JPH1074887A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法

Info

Publication number
JPH1074887A
JPH1074887A JP8231049A JP23104996A JPH1074887A JP H1074887 A JPH1074887 A JP H1074887A JP 8231049 A JP8231049 A JP 8231049A JP 23104996 A JP23104996 A JP 23104996A JP H1074887 A JPH1074887 A JP H1074887A
Authority
JP
Japan
Prior art keywords
substrate
chip
main surface
spacer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8231049A
Other languages
English (en)
Inventor
Takahisa Yoshimura
隆央 吉村
Mutsusada Itou
睦禎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8231049A priority Critical patent/JPH1074887A/ja
Publication of JPH1074887A publication Critical patent/JPH1074887A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 はんだボール形成面側へのチップ部品の実装
を可能とし、実装密度を向上する。 【解決手段】 基板１の相対向する一主面１ａ，１ｂに
チップ部品３，６，８，１１をそれぞれ搭載し、一主面
１ｂには搭載されるチップ部品８，１１よりも高さが高
いスペーサー１２，１３も搭載し、このスペーサー１
２，１３を、基板対向面となる一主面１２ａ，１３ａと
これに相対向する主面１２ｂ，１３ｂ間が導通されたも
のとし、スペーサー１２，１３上にはんだボール１７，
２１を配し、当該はんだボール１７，２１がスペーサー
１２，１３を介してチップ部品３，６，８，１１と接続
され、外部との接続端子として機能するようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上にベアチッ
プを搭載し、このベアチップと電気的に接続されるラン
ドを基板のベアチップ実装面と反対側の面に形成してお
き、上記ランド上に端子としてはんだボールを配した、
いわゆるボールグリッドアレイタイプの電子部品に関す
る。詳しくは、はんだボール形成面側にもベアチップを
実装可能とし、実装密度を向上させた電子部品に係わる
ものである。
【０００２】
【従来の技術】ＩＣパッケージ等の各種チップ部品がプ
リント配線がなされる基板に搭載されてなる電子部品に
おいては、面実装技術の急速な発展により、チップ部品
の高密度実装化が進められている。そこで、ＩＣパッケ
ージの小型化等が進められているものの、現在以上の高
密度実装化は難しい。これに対し、近年においては、Ｉ
ＣチップをＩＣパッケージから出して直接基板に実装す
る、いわゆるベア・チップ実装が検討されている。
【０００３】そして、上記のベア・チップ実装を行う方
法としては、例えば、ボールグリッドアレイ方式（以
下、ＢＧＡ方式と称する。）が挙げられる。上記ＢＧＡ
方式は、ベアチップとされるＩＣチップにおいて、プリ
ント配線がなされる基板をマザーボードと称されるプリ
ント配線板対向面側に配し、この基板のプリント配線板
対向面側にＩＣチップの端子部と接続されるとともに、
外部との接続端子となる第２のランドを形成し、この第
２のランドにはんだボールをマウントしたボールグリッ
ドアレイタイプの電子部品（以下、ＢＧＡと称する。）
を用意しておき、上記はんだボールを溶融固化させてＢ
ＧＡのランドとマザーボードと称されるプリント配線板
のランド間を接続し、当該プリント配線板上にＢＧＡを
実装するものである。すなわち、上記ＢＧＡにおいて
は、はんだボールが実質的な外部との接続端子として機
能することとなる。
【０００４】なお、上記ＢＧＡの基板においては、一主
面にＩＣチップの端子部に対応し、これに接続されるよ
うな第１のランドが形成され、相対向する主面に上記第
１のランドと配線回路パターンにより接続される第２の
ランドが形成されており、第１のランドにＩＣチップの
端子部を接続することによりＩＣチップの端子部と第２
のランドが接続されるようになされている。すなわち、
上記ＢＧＡ方式においては、ＩＣチップの端子部を基板
を介して外部に引き出すこととなり、外部との接続端子
となる第２のランドの形成位置を比較的自由に決定する
ことが可能である。
【０００５】上記ＢＧＡの具体的な形状としては、以下
に示すようなものが挙げられる。すなわち、図１７に示
すように、基板１０１の一主面１０１ａ側にＩＣチップ
のベアチップであるチップ部品１０２が搭載されてな
り、基板１０１の一主面１０１ａに相対向する他方の主
面１０１ｂ側にはんだボール１０３が形成されてなるも
のが挙げられる。上記チップ部品１０２はワイヤ１０４
によりワイヤボンディングされて基板１０１の一主面１
０１ａ上の図示しない配線回路パターンに接続されてお
り、この配線回路パターンは基板１０１の一主面１０１
ａに相対向する一主面１０１ｂに形成されている図示し
ないランドに接続されている。従って、チップ部品１０
２と一主面１０１ｂに形成されているランドは電気的に
接続されており、はんだボール１０３が外部との接続端
子として機能することとなる。
【０００６】このようなＢＧＡを一主面１０１ｂ側から
見た図を図１８に示すが、はんだボール１０３は例えば
図１８中に示すように、基板１０１の四辺に沿うように
して形成されている。
【０００７】また、図１７中に示すように、チップ部品
１０２に対してはこれを保護するために封止剤１０５を
配するようにしており、一主面１０１ａ側から見た図を
図１９に示すが、封止剤１０５はチップ部品１０２を完
全に覆うように配されている。
【０００８】そして、このようなＢＧＡは、図２０に示
すように、はんだボール１０３によりマザーボード１０
６の一主面１０６ａ上の図示しない配線回路パターン中
のランドに対してはんだ付けすることにより実装され
る。
【０００９】
【発明が解決しようとする課題】ところで、このような
ＢＧＡといった電子部品においては実装密度を更に向上
させることが望まれている。そこで、図１８に示すよう
な基板１０１の一主面１０１ｂ側のはんだボール１０３
が形成されていない部分へもチップ部品を搭載すること
が考えられている。しかしながら、現在、はんだボール
１０３の高さは７６０μｍ程度と非常に小さく、このは
んだボール１０３形成面側にチップ部品を搭載すると、
チップ部品の高さがはんだボール１０３の高さよりも高
い場合が多く、はんだボール１０３によるマザーボード
１０６へのはんだ付けが不可能となってしまい、実現は
困難である。
【００１０】さらには、様々な種類のチップ部品が実装
されるマルチ・チップ・モジュールにおいては、通常の
実装方法では小型化が困難で、上記のように基板の両面
への実装が強く望まれている。
【００１１】そこで本発明は、従来の実情に鑑みて提案
されたものであり、はんだボール形成面側へのチップ部
品の実装を可能とし、実装密度の向上を可能とする電子
部品及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上述の目的を達成するた
めに本発明の電子部品は、基板の両面にチップ部品を搭
載し、これらのうち一方の主面にはチップ部品よりも高
さが高いスペーサーも搭載し、このスペーサーを、基板
対向面とこれに相対向する主面間が導通されたものと
し、スペーサー上にはんだボールを配し、当該スペーサ
ーを介してチップ部品と接続され、外部との接続端子と
して機能するはんだボールを配するようにしたことを特
徴とするものである。
【００１３】このとき、上記スペーサーは、平面長方形
のチップ状部材であることが好ましく、基板上の必要な
部分のみに配されるようにすれば良い。
【００１４】また、本発明の電子部品を製造する製造方
法としては、基板の一方の主面上にチップ部品を搭載す
る工程と、基板の他方の主面上にチップ部品を搭載する
工程と、この主面上に、搭載されているチップ部品より
も高さが高く、基板対向面とこれに相対向する主面間が
導通されており、基板対向面に相対向する主面上にはん
だボールが配されてなるスペーサーを搭載する工程とを
有することを特徴とするものが挙げられる。
【００１５】そして、この製造工程中、基板の主面のう
ち、チップ部品とスペーサーが搭載される主面に、チッ
プ部品及びスペーサーをはんだ付けにより搭載する際に
は、これらの加熱処理を同時に行うことが好ましい。
【００１６】本発明の電子部品においては、基板の両面
にチップ部品を搭載し、この中の一方の主面側に、この
面に搭載されているチップ部品よりも高さが高いスペー
サーを搭載し、この上に外部との接続端子として機能す
るはんだボールを配することから、はんだボール形成面
側のチップ部品がはんだボールによるはんだ付けを妨げ
ることはない。
【００１７】また、このスペーサーを平面長方形のチッ
プ状部材とすれば、基板の必要な部分にのみスペーサー
を形成することが容易となる。
【００１８】
【発明の実施の形態】以下、本発明の具体的な実施の形
態について図面を参照しながら詳細に説明する。
【００１９】本例の電子部品は、図１に示すようなもの
である。すなわち、平面四角形の基板１の一主面１ａ側
に、はんだ２により固定されるとともに基板１の図示し
ない配線回路パターンに対して電気的な接続が確保され
ているチップ部品３や図示しないダイボンド剤により固
定されてワイヤ４により基板１の図示しない配線回路パ
ターンに対して電気的な接続が確保されて封止剤５によ
り封止されているＩＣ等のチップ部品６が搭載されてい
る。
【００２０】そして、本例の電子部品においては特に、
基板１の上記一主面１ａに相対向する一主面１ｂ側の略
中心部にも、はんだ７により固定されるとともに基板１
の図示しない配線回路パターンに対して電気的な接続が
確保されているチップ部品８や図示しないダイボンド剤
により固定されてワイヤ９により基板１の図示しない配
線回路パターンに対して電気的な接続が確保されて封止
剤１０により封止されているＩＣ等のチップ部品１１が
搭載されている。
【００２１】さらに、本例の電子部品においては、基板
１の一主面１ｂ側にチップ部品８及び封止剤１０により
封止された状態のチップ部品１１よりも高さが高い平面
長方形のスペーサー１２，１３が基板１の四辺を囲むよ
うにして（ただし、図１中においては、二辺のみを示
す。）配されている。
【００２２】上記スペーサー１２は、スルーホール１４
を有し、基板対向面となる一主面１２ａとこれに相対向
する主面１２ｂにそれぞれ形成されるランド１５，１６
間の電気的な接続が可能となされている。そして、基板
対向面となる一主面１２ａに相対向する主面１２ｂのラ
ンド１６上にはんだボール１７が配されている。
【００２３】一方のスペーサー１３も同様であり、スル
ーホール１８を有し、基板対向面となる一主面１３ａと
これに相対向する主面１３ｂにそれぞれ形成されるラン
ド１９，２０間の電気的な接続が可能となされている。
そして、基板対向面となる一主面１３ａに相対向する主
面１３ｂのランド２０上にはんだボール２１が配されて
いる。
【００２４】さらに、これらスペーサー１２，１３にお
いては、はんだ２２，２３により基板対向面となる一主
面１２ａ，１３ａ側のランド１５，１９が基板１の図示
しない配線回路パターンに接続されている。
【００２５】そして、基板１においては、チップ部品
３，６，８，１１から導出された端子がランド１５，１
９に接続されるような配線回路パターンが形成されてい
る。
【００２６】従って、各チップ部品３，６，８，１１か
ら導出された端子は基板１の一主面１ｂ側の図示しない
配線回路パターンに集積され、この配線回路パターンに
接続されるスペーサー１２，１３を介してスペーサー１
２，１３の表面に形成されて外部への接続端子として機
能するはんだボール１７，２１に接続されることとな
る。
【００２７】すなわち、本例の電子部品を基板１の一主
面１ｂ側から見ると、基板１の四辺に沿ってスペーサー
が配され、図１８に示したような形状にはんだボールが
形成されることとなる。そして、基板の略中心部のはん
だボールが形成されない部分にチップ部品８，１１が配
されていることとなる。
【００２８】本例の電子部品をマザーボードに搭載した
状態を図２に示す。本例の電子部品においては、はんだ
ボール１７，２１を溶融固化させることによりマザーボ
ード２４の一主面２４ａ上の図示しない配線回路パター
ンに電気的に接続するとともに固定して実装を行う。こ
のとき、本例の電子部品においては、はんだボール１
７，２１が一主面１ｂ側に配されるチップ部品８及び封
止剤１０により封止された状態のチップ部品１１よりも
高さが高いスペーサー１２，１３の上に配されており、
一主面１ｂ側にチップ部品８，１１を配しても、はんだ
ボール１７，２１によるはんだ付けを妨げることはな
い。
【００２９】従って基板１の両面にチップ部品を搭載す
ることが可能となり、実装密度を向上させることが可能
となる。
【００３０】また、本例の電子部品のようにスペーサー
１２，１３を平面長方形のチップ状部材とすれば、基板
１の必要な部分にのみスペーサー１２，１３を形成する
ことが可能であり、本例中に示したようにはんだボール
１７，２１を基板１の四辺に沿って形成するようにし、
その内側にチップ部品８，１１を配するようにする等、
形状の変更が容易である。
【００３１】次に、本例の電子部品の製造方法について
述べる。先ず、スペーサーの製造方法について述べる。
なお、ここではスペーサー１２を例にとって説明する。
すなわち、図３（ａ），（ｂ）に示すように、基板対向
面となる一主面１２ａからこれに相対向する一主面１２
ｂにわたって形成される貫通孔であり、内壁面に図示し
ない導電膜が形成されているスルーホール１４が形成さ
れ、このスルーホール１４の上下の開口部に対応する位
置に導電性を有する平面円形のパターンであるランド１
５，１６が形成されて一主面１２ａのランド１５と一主
面１２ｂのランド１６間の導通がなされたスペーサー１
２を用意する。なお、このスペーサー１２においては、
スルーホール１４の内部に紫外線硬化型樹脂等の樹脂２
５が充填されている。
【００３２】次いで、図４に示すように、基板対向面と
なる一主面１２ａと反対側の主面１２ｂの全面に図示し
ないフラックスを塗布してランド１６上にはんだボール
１７を載置する。その後、リフローと称される加熱処理
を行ってはんだボール１７とランド１６間を接続し、残
存フラックスの洗浄を行ってスペーサー１２を完成す
る。そして、これと同様にしてスペーサー１３も製造す
る。
【００３３】次に、図５に示すように相対向する一主面
１ａ，１ｂに図示しない所定の配線回路パターンが形成
され、必要に応じてこれらが接続されている基板１を用
意する。次に、この基板１のはんだボールを形成しない
側の面となる一主面１ａのはんだ付けによる実装を行う
チップ部品の実装位置に、例えばスクリーン印刷によ
り、クリームはんだ２６を塗布する。
【００３４】次に、図６に示すように、所定の位置に塗
布されたクリームはんだ２６上にはんだ付けにより実装
されるチップ部品３を載置する。そして、リフローと称
される加熱処理を行い、クリームはんだ２６を溶融固化
させて、図７に示すようにチップ部品３をはんだ２によ
り固定するとともに基板１の一主面１ａの図示しない配
線回路パターンと電気的な接続を確保してチップ部品３
を実装する。
【００３５】次に、図８に示すように、基板１の一主面
１ａ側にＩＣ等のチップ部品６を図示しないダイボンド
剤を塗布した上に載置し、これにキュアーと称される加
熱処理を例えば１２５℃×１時間の条件で施してチップ
部品６を基板１上に接着する。
【００３６】続いて、図９に示すように、チップ部品６
の端子と基板１の一主面１ａ上の図示しない配線回路パ
ターン間を金又はアルミニウム等よりなるワイヤー４に
よりワイヤボンディングして、これらの間の電気的な接
続を確保する。
【００３７】さらに、チップ部品６を樹脂である封止剤
により覆い、これにキュアーと称される加熱処理を施し
て、図１０に示すように、チップ部品６を封止剤５によ
り封止する。
【００３８】次に、基板１を裏返して、図１１に示すよ
うに、基板１の一主面１ａと相対向する一主面１ｂのは
んだ付けによる実装を行うチップ部品の実装位置に、例
えばスクリーン印刷により、クリームはんだ２７を塗布
し、スペーサーの実装位置にもクリームはんだ２８を塗
布する。
【００３９】続いて、図１２に示すように、基板１の一
主面１ｂのはんだ付けによる実装を行うチップ部品の実
装位置に塗布されたクリームはんだ２７の上にチップ部
品８を載置する。そして、リフローと称される加熱処理
を行い、クリームはんだ２７を溶融固化させて、図１３
に示すようにチップ部品８をはんだ７により固定すると
ともに基板１の一主面１ｂの図示しない配線回路パター
ンと電気的な接続を確保してチップ部品８を実装する。
【００４０】さらに、図１３中に示すように、基板１の
一主面１ｂ側にＩＣ等のチップ部品１１を図示しないダ
イボンド剤を塗布した上に載置し、これにキュアーと称
される加熱処理を例えば１２５℃×１時間の条件で施し
てチップ部品１１を基板１上に接着する。
【００４１】続いて、図１４に示すように、チップ部品
１１の端子と基板１の一主面１ｂ上の図示しない配線回
路パターン間を金又はアルミニウム等よりなるワイヤー
９によりワイヤボンディングして、これらの間の電気的
な接続を確保する。
【００４２】さらに、チップ部品１１を樹脂である封止
剤により覆い、これにキュアーと称される加熱処理を施
して、図１５に示すように、チップ部品１１を封止剤１
０により封止する。
【００４３】そして最後に、図１６に示すように、基板
１の一主面１ｂのスペーサー実装位置に配されているク
リームはんだ２８上に、先に述べた方法で製造されたス
ペーサー１２，１３を載置し、リフローと称される加熱
処理を行って、図１に示すような本例の電子部品を完成
する。
【００４４】本例の電子部品においては、スペーサー１
２，１３を平面長方形のチップ状部材としていることか
ら、通常のチップ部品と同様にしてスペーサー１２，１
３を基板上に配することが可能であり、従来の製造工程
を大幅に変更することなく、製造することが可能であ
る。
【００４５】また、本例の電子部品を製造する際に、基
板１の一主面１ｂ側のチップ部品８のリフローとスペー
サー１２，１３のリフローと称される加熱処理を同時に
行うようにしても良く、製造工程が短縮され、好まし
い。
【００４６】
【発明の効果】以上の説明からも明らかなように、本発
明の電子部品においては、基板の両面にチップ部品を搭
載し、この中の一方の主面側に、この面に搭載されてい
るチップ部品よりも高さが高いスペーサーを搭載し、こ
の上に外部との接続端子として機能するはんだボールを
配しており、はんだボール形成面側のチップ部品がはん
だボールによるはんだ付けを妨げることはなく、基板の
両面を使用して実装密度を向上することが可能となる。
【００４７】また、このスペーサーを平面長方形のチッ
プ状部材とすれば、基板の必要な部分にのみスペーサー
を形成することが容易となるとともに、製造工程を大幅
に変更することなく製造を行うことが可能であり、その
工業的価値は非常に高い。
【図面の簡単な説明】
【図１】本発明を適用した電子部品を示す要部概略断面
図である。
【図２】本発明を適用した電子部品をマザーボード上に
実装した状態を示す要部概略断面図である。
【図３】本発明を適用した電子部品の製造方法を工程順
に示すものであり、スペーサーを製造する工程を示す要
部概略平面図及び要部概略断面図である。
【図４】本発明を適用した電子部品の製造方法を工程順
に示すものであり、スペーサー上にはんだボールを配す
る工程を示す要部概略断面図である。
【図５】本発明を適用した電子部品の製造方法を工程順
に示すものであり、基板の一主面上にクリームはんだを
塗布する工程を示す要部概略断面図である。
【図６】本発明を適用した電子部品の製造方法を工程順
に示すものであり、クリームはんだ上にチップ部品を載
置する工程を示す要部概略断面図である。
【図７】本発明を適用した電子部品の製造方法を工程順
に示すものであり、チップ部品を実装する工程を示す要
部概略断面図である。
【図８】本発明を適用した電子部品の製造方法を工程順
に示すものであり、チップ部品を基板上に接着する工程
を示す要部概略断面図である。
【図９】本発明を適用した電子部品の製造方法を工程順
に示すものであり、チップ部品をワイヤボンディングす
る工程を示す要部概略断面図である。
【図１０】本発明を適用した電子部品の製造方法を工程
順に示すものであり、チップ部品を封止剤により封止す
る工程を示す要部概略断面図である。
【図１１】本発明を適用した電子部品の製造方法を工程
順に示すものであり、基板の他方の主面上にクリームは
んだを塗布する工程を示す要部概略断面図である。
【図１２】本発明を適用した電子部品の製造方法を工程
順に示すものであり、クリームはんだ上にチップ部品を
載置する工程を示す要部概略断面図である。
【図１３】本発明を適用した電子部品の製造方法を工程
順に示すものであり、チップ部品を実装する工程とチッ
プ部品を基板上に接着する工程を示す要部概略断面図で
ある。
【図１４】本発明を適用した電子部品の製造方法を工程
順に示すものであり、チップ部品をワイヤボンディング
する工程を示す要部概略断面図である。
【図１５】本発明を適用した電子部品の製造方法を工程
順に示すものであり、チップ部品を封止剤により封止す
る工程を示す要部概略断面図である。
【図１６】本発明を適用した電子部品の製造方法を工程
順に示すものであり、スペーサーを載置する工程を示す
要部概略断面図である。
【図１７】従来のＢＧＡの構造を示す要部概略断面図で
ある。
【図１８】従来のＢＧＡの構造を示す要部概略底面図で
ある。
【図１９】従来のＢＧＡの構造を示す要部概略平面図で
ある。
【図２０】従来のＢＧＡをマザーボード上に実装した状
態を示す要部概略断面図である。
【符号の説明】 １ 基板、１ａ，１ｂ 一主面、３，６，８，１１ チ
ップ部品、１２，１３スペーサー、１４，１８ スルー
ホール、１７，２１ はんだボール

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板の両面にチップ部品が搭載され、こ
    れらのうち一方の主面にはチップ部品よりも高さが高い
    スペーサーが搭載されており、このスペーサーにおいて
    は、基板対向面とこれに相対向する主面間が導通されて
    おり、当該スペーサーを介してチップ部品の外部との接
    続端子であるはんだボールが配されていることを特徴と
    する電子部品。
  2. 【請求項２】 スペーサーが平面長方形のチップ状部材
    であることを特徴とする請求項１記載の電子部品。
  3. 【請求項３】 基板の一方の主面上にチップ部品を搭載
    する工程と、 基板の他方の主面上にチップ部品を搭載する工程と、 この主面上に、搭載されているチップ部品よりも高さが
    高く、基板対向面とこれに相対向する主面間が導通され
    ており、基板対向面に相対向する主面上にはんだボール
    が配されてなるスペーサーを搭載する工程とを有するこ
    とを特徴とする電子部品の製造方法。
  4. 【請求項４】 基板の主面のうち、チップ部品とスペー
    サーが搭載される主面に、チップ部品及びスペーサーを
    はんだ付けにより搭載する際、これらの加熱処理を同時
    に行うことを特徴とする請求項３記載の電子部品の製造
    方法。
JP8231049A 1996-08-30 1996-08-30 電子部品及びその製造方法 Withdrawn JPH1074887A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8231049A JPH1074887A (ja) 1996-08-30 1996-08-30 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8231049A JPH1074887A (ja) 1996-08-30 1996-08-30 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1074887A true JPH1074887A (ja) 1998-03-17

Family

ID=16917491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8231049A Withdrawn JPH1074887A (ja) 1996-08-30 1996-08-30 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1074887A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000047027A1 (fr) * 1999-02-05 2000-08-10 Novatec S.A. Procede de realisation de modules electroniques a connecteur a billes ou a preformes integrees brasables sur circuit imprime et dispositif de mise en oeuvre
JP2005136380A (ja) * 2003-10-06 2005-05-26 Elpida Memory Inc 半導体部品の実装構造及び半導体装置
WO2007040193A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. ハイブリッド集積回路装置とその製造方法
KR100708050B1 (ko) * 2002-02-20 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지
WO2007111290A1 (ja) * 2006-03-28 2007-10-04 Sony Chemical & Information Device Corporation 電気部品付基板の製造方法
JP2011061132A (ja) * 2009-09-14 2011-03-24 Zycube:Kk インターポーザ
JP2011222791A (ja) * 2010-04-12 2011-11-04 Murata Mfg Co Ltd モジュール基板の製造方法
CN105960833A (zh) * 2014-12-26 2016-09-21 英特尔公司 为紧凑及改善的组装生产能力而采用有机支撑的组件架构

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2789541A1 (fr) * 1999-02-05 2000-08-11 Novatec Sa Soc Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
US7032306B1 (en) 1999-02-05 2006-04-25 Societe Novatec S.A. Method for producing module
WO2000047027A1 (fr) * 1999-02-05 2000-08-10 Novatec S.A. Procede de realisation de modules electroniques a connecteur a billes ou a preformes integrees brasables sur circuit imprime et dispositif de mise en oeuvre
KR100708050B1 (ko) * 2002-02-20 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2005136380A (ja) * 2003-10-06 2005-05-26 Elpida Memory Inc 半導体部品の実装構造及び半導体装置
US7733668B2 (en) 2005-10-03 2010-06-08 Rohm Co., Ltd. Hybrid integrated circuit device and method for manufacturing same
WO2007040193A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. ハイブリッド集積回路装置とその製造方法
JP2007103553A (ja) * 2005-10-03 2007-04-19 Rohm Co Ltd ハイブリッド集積回路装置とその製造方法
KR101001816B1 (ko) * 2005-10-03 2010-12-15 로무 가부시키가이샤 하이브리드 집적 회로 장치와 그 제조 방법
JP2007266249A (ja) * 2006-03-28 2007-10-11 Sony Chemical & Information Device Corp 電気部品付基板の製造方法
WO2007111290A1 (ja) * 2006-03-28 2007-10-04 Sony Chemical & Information Device Corporation 電気部品付基板の製造方法
US8402645B2 (en) 2006-03-28 2013-03-26 Sony Chemical & Information Device Corporation Method for producing an electric component-mounted substrate
TWI392422B (zh) * 2006-03-28 2013-04-01 索尼化學資訊設備股份有限公司 具電氣零件之基板之製造方法
JP2011061132A (ja) * 2009-09-14 2011-03-24 Zycube:Kk インターポーザ
JP2011222791A (ja) * 2010-04-12 2011-11-04 Murata Mfg Co Ltd モジュール基板の製造方法
CN105960833A (zh) * 2014-12-26 2016-09-21 英特尔公司 为紧凑及改善的组装生产能力而采用有机支撑的组件架构
EP3227917A4 (en) * 2014-12-26 2018-10-03 Intel Corporation Assembly architecture employing organic support for compact and improved assembly throughput
US10368439B2 (en) 2014-12-26 2019-07-30 Intel Corporation Assembly architecture employing organic support for compact and improved assembly throughput

Similar Documents

Publication Publication Date Title
US6084308A (en) Chip-on-chip integrated circuit package and method for making the same
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US7772687B2 (en) Multiple electronic component containing substrate
US20020089050A1 (en) Semiconductor device
US5849608A (en) Semiconductor chip package
US20030209785A1 (en) Semiconductor package having solder joint of improved reliability
JPH11312780A (ja) 半導体装置およびその製造方法
US5841198A (en) Ball grid array package employing solid core solder balls
JPH06506319A (ja) リードレス・パッド・アレイ・チップ・キャリア
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP3171176B2 (ja) 半導体装置およびボール・グリッド・アレイ製造方法
JP4038021B2 (ja) 半導体装置の製造方法
US20060022316A1 (en) Semiconductor package with flip chip on leadless leadframe
JP2001298102A (ja) 機能素子の実装構造およびその製造方法
JP2907195B2 (ja) 半導体装置の製造方法
JP3423174B2 (ja) チップ・オン・ボード実装構造およびその製造方法
JP3623641B2 (ja) 半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH03157959A (ja) 実装構造及び製造方法
KR20020028473A (ko) 적층 패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
JPS62219531A (ja) 半導体集積回路装置
JP3647665B2 (ja) 半導体装置の製造方法
KR100648044B1 (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031104