JPH03107919A - 液晶表示素子上に表示される画像の画像輪郭の急峻化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は液晶表示素子上に表示される画像の画像輪郭の
急峻化回路に関する。

（従来の技術） 映像信号（画像信号）による画像を液晶表示素子で表示
させるようにした各種の機器、あるいは液晶表示素子を
ライトバルブとして用いて、映像信号によって制御され
ている液晶表示素子により光源の光を強度変調して、液
晶表示素子から出射された光を投影光学系を介してスク
リーンに結像させて、映像信号と対応する画像をスクリ
ーン上に投影させるようにした画像投影機などが実用さ
れるようになった。

ところで、液晶表示素子はサーモトロピック液晶を用い
て特定な表示モードによる表示動作が行われるように１
例えばネマティック相の液晶分子の配向の状態を電界に
よって変化させるようにしている。

液晶表示モードが例えばツィステッドネマテインク電界
効果モードの場合における液晶表示素子の動作は、一対
の基板間にツィステッドネマティック配向されているネ
マティック液晶分子の光の伝播モードが、所謂、導波管
モードの条件を満足するようにして行われる。

（発明が解決しようとする課題） 液晶表示素子ではそれに使用されている液晶のもってい
る粘性のために、電界の変化に対する液晶分子の配向の
変化に遅れが生じるために、立上がり時間と立下がり時
間が大きい、すなわち、過渡応答特性が悪く、また、液
晶に電界を与える電極間の静電容量が大きく、液晶駆動
回路も含めた電気的な特性も高域信号成分に対する応答
が遅いために、液晶表示素子に表示される画像は画像の
画像輪郭がぼけた状態のものになり易い。

それで、従来から液晶表示素子に表示される画像はそれ
の画像輪郭を明確にするために、例えば映像信号に映像
信号の１次像分信号を加算したり。

あるいは第４図に例示されているようなコサインフィル
タ型の輪郭強調回路を用いるなどして画像輪郭を強調す
るようにしていた。

第４図において１は映像信号の入力端子、３゜４は遅延
回路、２５は減算器、２４は入力信号の振幅を２倍にす
る係数回路、２６は加算器であって、入力端子１に供給
された映像信号Ｓａ（第５図の（ａ））は遅延回路３に
入力されるとともに。

減算器２５に減数信号Ｓａとして供給される。

前記した遅延回路３を通過した信号ｓｂ（第５図の（ｂ
））は本線信号ｓｂとして加算器２６に与えられている
とともに係数回路２４と遅延回路４にも供給されている
。

前記の遅延回路４から出力された信号Ｓｅ（第５図の（
Ｃ））は減算回路２５に減数信号として供給され、また
、前記した係数回路２４の出力信号（信号ｓｂの２倍の
大きさの信号）は、減算回路２５に被減数信号として供
給される。

それで、前記した減算回路２５からは第５図の（ｄ）に
示されるような信号Ｓｄが出力されて加算器２６に供給
されることにより、前記の加算器からは第５図の（ｅ）
に示されるような信号Ｓｓが出力される。第５図中のτ
は遅延回路３，４の遅延時間である。

この第５図の（ａ）に示されるような信号Ｓｓは。

画像の輪郭を強調しているものになっているが、波形図
からも明らかなように１画像の縁部にアンダーシュート
とオーバーシュートとが生じるために表示された画像の
輪郭に不自然な白い帯または黒い帯が現われるために画
質が悪化する。

また、前記した画像の縁部におけるアンダーシュートと
オーバーシュートとの存在により、関連する回路ではダ
イナミックレンジの大きなものが必要とされるが、液晶
の駆動回路のダイナミックレンジは構成素子の特性から
余り大きなダイナミツクレンジを期待できないので、前
記した第４図示のような構成態様の輪郭強調回路を用い
たとしても輪郭強調には限界がある。

（課題を解決するための手段） 本発明は映像信号を１次微分して映像信号の１次微分信
号を得る手段と、順次の１水平走査期間中に所定の個数
のパルスが時間軸上に現われるような予め定められた基
準の繰返し周期を有していて液晶表示素子の駆動回路に
供給されるべく用意されている駆動パルスの周期を、前
記した映像信号の１次微分信号における正の勾配の期間
と対応する期間を第１の期間とし、また、前記した映像
信号の１次微分信号における負の勾配の期間と対応する
期間を第２の期間としたときに、前記した第１の期間と
第２の期間との合計の期間中における駆動パルスの個数
が一定になされる状態において、映像信号の１次微分信
号の勾配と対応して前記した第１の期間においては基準
の繰返し周期よりも短く、前記した第２の期間において
は基準の２繰返し周期よりも長く変化させるようにする
手段とを備えてなる液晶表示素子上に表示される画像の
画像輪郭の急峻化回路、及び映像信号を１次微分して映
像信号の１次微分信号を得る手段と、アナログ・デジタ
ル変換器に供給されるべき予め定められた基準の繰返し
周期を有する標本化パルスの周期を、前記した映像信号
の１次微分信号における正の勾配の期間と対応する期間
を第１の期間とし、また、前記した映像信号の１次微分
信号における負の勾配の期間と対応する期間を第２の期
間としたときに、前記した第１の期間と第２の期間との
合計の期間中における標本化パルスの個数が一定になさ
れる状態において、映像信号の１次微分信号の勾配と対
応して前記した第１の期間においては基準の繰返し周期
よりも短く、前記した第２の期間においては基準の繰返
し周期よりも長く変化させるようにする手段と、所定量
の時間遅延が与えられた映像信号をアナログ・デジタル
変換器に供給する手段と、前記したアナログ・デジタル
変換器から出力されたデジタル画像データをデジタル・
メモリに記憶する手段と、前記したデジタル・メモリか
ら一定の繰返し周期を有する前出しパルスでデジタル画
像データを読出した後にデジタル・アナログ変換して液
晶表示素子で表示の対象とされる映像信号とする手段と
を備えてなる液晶表示素子上に表示される画像の画像輪
郭の急峻化回路を提供する。

（作用） 映像信号を１次微分して映像信号の１次微分信号を発生
させ、また、順次の１水平走査期間中に所定の個数のパ
ルスが時間軸上に現われるような予め定められた基準の
繰返し周期を有しているパルスを液晶表示素子の駆動回
路に供給すべき駆齢、パルスとして用意する。

前記した映像信号の１次微分信号における正の勾配の期
間と対応する期間を第１の期間とし、また、前記した映
像信号の１次微分信号における負の勾配の期間と対応す
る期間を第２の期間としたときに、前記した第１の期間
と第２の期間との合計の期間中における駆動パルスの個
数が一定になされる状態において、映像信号の１次微分
信号の勾配と対応して前記した第１の期間においては基
準の繰返し周期よりも短く、前記した第２の期間におい
ては基準の繰返し周期よりも長く変化させるように、例
えば、前記した駆動パルスを前記した映像信号の１次微
分信号によって位相変調して前記した駆動パルスの周期
を変化させて、それを液晶表示素子の駆動回路に供給す
ると、液晶表示素子において空間的に一定の間隔に配列
されている状態の画素によって表示される画像は１画像
の輪郭が急峻化された状態のものになされる。

前記した液晶表示素子上に表示される画像の画像輪郭の
急峻化回路は、液晶表示素子の駆動回路に対して供給さ
れる駆動パルスを映像信号の１次微分信号によって位相
変調させるようにした場合についての説明であったが、
液晶表示素子の駆動回路に対して供給される駆動パルス
としては一定の繰返し周期のものを用い、映像信号を１
次微分信号によって位相変調しても液晶表示素子におい
て空間的に一定の間隔に配列されている状態の画素によ
って表示される画像は、画像の輪郭が急峻化された状態
のものになされる。

すなわち、映像信号を１次微分して映像信号の１次微分
信号を発生させて、アナログ・デジタル変換器に供給さ
れるべき予め定められた基準の繰返し周期を有する標本
化パルスの周期を、前記した映像信号の１次微分信号に
おける正の勾配の期間と対応する期間を第１の期間とし
、また、前記した映像信号の１次微分信号における負の
勾配の期間と対応する期間を第２の期間としたときに。

前記した第１の期間と第２の期間との合計の期間中にお
ける標本化パルスの個数が一定になされる状態において
、映像信号の１次微分信号の勾配と対応して前記した第
１の期間においては基準の繰７返し周期よりも短く、前
記した第２の期間においては基準の緑返し周期よりも長
く変化させるように、標本化信号を１次微分信号によっ
て位相変調する。

所定量の時間遅延が与えられた映像信号を、前記のよう
に周期が可変されている標本化信号が供給されているア
ナログ・デジタル変換器に供給して標本化量子化してデ
ジタル画像データを発生させ、それをデジタル・メモリ
に記憶させ、前記したデジタル・メモリから一定の繰返
し周期を有する読出しパルスでデジタル画像データを読
出した後にデジタル・アナログ変換して液晶表示素子で
表示の対象とされる映像信号とするのである。

（実施例） 以下、添付図面を参照して本発明の液晶表示素子上に表
示される画像の画像輪郭の急峻化回路の具体的な内容に
ついて詳細に説明する。

第１図及び第３図はそれぞれ本発明の液晶表示素子上に
表示される画像の画像輪郭の急峻化回路の実施例のブロ
ック図であり、また、第２図は動作説明用の波形図であ
る。

第１図及び第３図において、１は映像信号の入力端子、
２は水平走査周期の信号、例えば水平同期信号の入力端
子、３．４は遅延回路、５は減算器、６は微分回路、７
，１６はサンプルホールド回路、８，１７はローパスフ
ィルタ、９は加算器、１０．１８は電圧制御発振器、１
１．１９は分周器、１２．２０は台形波発生器、１３は
液晶表示素子の駆動回路、１４は液晶表示素子、１５は
駆、動パルスの入力端子、２１はＡＤ変換器、２２はメ
モリ、２３はＤＡ変換器である。

まず、第１図示の実施例において入力端子１に供給され
た映像信号Ｓａ（第２図の（ａ））は遅延回路３に入力
されるとともに、減算１６５に被減数信号Ｓａとして供
給される。

前記した遅延回路３を通過した信号Ｓｂ（第２図の（ｂ
））は本線信号ｓｂとして液晶表示素子の駆動回路１３
に供給されるとともに遅延回路４にも供給されている。

前記の遅延回路４から出力された信号Ｓｃ（第２図の（
Ｃ））は減算回路５に減数信号として供給される。それ
で、前記した減算回路５からは第２図の（ｄ）に示され
るような１次微分信号Ｓｄが出力され、それが微分回路
６に供給される。それにより前記した微分回路６からは
第２図の（６）に示されるような信号Ｓｓが出力されて
加算器９に供給される。

前記した加算器９は、入力端子２から水平走査周期の信
号ｓｈが供給されているサンプルホールド回路７→ロー
パスフイルタ８→電圧制御発振塁１０→分周器１１→台
形波発生回路１２→サンプルホールド回路７→からなる
一巡の回路からなる周知のフェーズロックドループ（以
下、ＰＬＬのように記載されることもある）中に設けら
れているから、前記のように微分回路６から加算器９に
供給された第２図の（ｅ）に示されるような信号Ｓｅは
、前記したＰＬＬ中の電圧制御発振器１０の発振周波数
を変化させる。

ところで１周波数変調器として動作する電圧制御発振器
１０に対し、加算器９を介して供給されている第２図の
（ｅ）に示されている信号Ｓｓは。

既述のように入力映像信号Ｓａが１次微分された信号、
すなわち、映像信号の１次微分信号Ｓｄであるが１周知
のように周波数変調器の入力変調波が微分されてから周
波数変調□□□に供給された場合には１周波数変調器か
らは入力変調波によって位相変調されている状態の信号
が出力されるから、前記した第１図中において周波数変
調器として動作している電圧制御発振器１０からは、Ｐ
ＬＬの一巡のループの動作によって電圧制御発振器１０
から発生される信号（基準の繰返し周期のパルス）が映
像信号Ｓａの１次微分信号Ｓｄによって位相変調された
状態の信号が出力されることになる。

したがって、前記したＰＬＬ中の電圧制御発振器１０か
ら液晶表示素子の駆動回路１３に供給される駆動パルス
は、ＰＬＬの一巡のループの動作によって電圧制御発振
器１０から発生される信号（基準の繰返し周期のパルス
）は、順次の１水平走査期間中に所定の個数のパルスを
時間軸上に生じさせるような予め定められた基準の繰返
し周期番有しているパルスが、前記した映像信号Ｓａの
１次微分信号Ｓｄにおける正の勾配の期間と対応する期
間を第１の期間とし、負の勾配の期間と対応する期間を
第２の期間としたときに、前記した第１の期間と第２の
期間との合計の期間中における駆動パルスの個数が一定
になされる状態において。

映像信号Ｓａの１次微分信号Ｓｄの勾配と対応して前記
した第１の期間においては基準の繰返し周期よりも短く
、前記した第２の期間においては基準の繰返し周期より
も長く変化している状態のパルスとなされる。

液晶表示素子の駆動回路１３には、遅延回路３から出力
された本線信号ｓｂと、ＰＬＬ中の電圧制御発振器１０
から出力された駆動パルスとが供給されるが、第２図の
（ｆ）は前記した本線信号Ｓｂと駆動パルスとの時間軸
上での関係を例示した図であり、第２図の（ｆ）におけ
る小さな黒丸印は順次の駆動パルスの時間位置を示して
いる。

第２図の（ｆ）にはＰＬＬ中の電圧制御発振器１０から
出力された駆動パルスの周期は、入力の映像信号Ｓａの
１次微分信号Ｓｄにおける正の勾配の期間と対応する第
１の期間中には基準の繰返し周期よりも繰返し周期が短
くなされ、また、入力の映像信号Ｓａの１次微分信号Ｓ
ｄにおける負の勾配の期間と対応する第２の期間中には
基準の繰返し周期よりも繰返し周期が長くなされている
ことが示されている。

すなわち１画像の輪郭の部分における黒レベルからグレ
ーレベルにおいては密にサンプリングされ、また画像の
輪郭の部分におけるグレーレベルから白レベルにおいて
は疎にサンプリングされる。

ところで、液晶表示素子における画素は第２図の（ｇ）
における小さな黒丸印の横方向における間隔（図中の各
黒丸印の位置でそれぞれ垂線を引いたとした場合におけ
る各垂線の間隔）のように空間的に１直線上に一定な間
隔で配列されている。

そして、前記の第２図の（ｆ）における小さな黒丸印で
示している順次の駆動パルスと、空間的に一直線上に一
定の間隔で配置されている液晶表示素子における順次の
画素とは、それぞれ１対１に対応するものである（第２
図の（ｆ）と第２図の（ｇ）との間に示しである矢印は
、前記の対応関係を示したものである）から、液晶表示
素子における順次の画素によって表示される画像の輪郭
は第２図の（ｇ）に示されるように、もとの映像信号の
立上がり立下がりに比べて立上がり立下がりが急峻なも
のになる。

すなわち、映像信号における黒レベルからグレーレベル
の部分は時間軸伸長されて、その部分に対応する画像の
縁部の傾斜は緩やかになり、また。

映像信号におけるグレーレベルから自レベルの部分は時
間軸圧縮されて、その部分に対応する画像の縁部の傾斜
は急峻なものになって、液晶表示素子における順次の画
素により表示される画像の輪郭は、第２図の（ｇ）に示
されるようにもとの映像信号の立上がり立下がりに比べ
て立上がり立下がりが急峻なものになるのである。

次に、第３図に示されている実施例について説明する。

第３図示の実施例において入力端子１に供給された映像
信号Ｓａ（第２図の（ａ））は遅延回路３に入力される
とともに、減算器５に被減数信号Ｓａとして供給される
。

前記した遅延回路３を通過した信号ｓｂ（第２図の（ｂ
））は本線信号ｓｂとしてＡＤ変換器２１に供給される
とともに遅延回路４にも供給されている。前記の遅延回
路４から出力された信号ＳＯ（第２図の（Ｃ））は減算
回路５に減数信号として供給され、減算回路５からは第
２図の（ｄ）に示されるような１次微分信号Ｓｄが出力
される。

微分回路６から出力された第２図の（ｓ）に示されるよ
うな信号Ｓｅが加算器９に供給され、それにより、入力
端子２から水平走査周期の信号ｓｈが供給されているサ
ンプルホールド回路７→ローパスフイルタ８→電圧制御
発振器１０→分周器１１→台形波発生回路１２→サンプ
ルホールド回路７→からなる一巡の回路からなる周知の
ＰＬＬ中に設けられている電圧制御発振器１０からは、
ＰＬＬの一巡のループの動作によって電圧制御発振［１
１０から発生される信号（基準の繰返し周期の標本化信
号）が映像信号Ｓａの１次微分信号Ｓｄによって位相変
調された状態の信号が出力され、それはＡＤ変換器２１
に標本化信号（サンプリングパルス）として供給される
。

前記したＰＬＬ中の電圧制御発振器１０からＡＤ変換＄
２１に供給される標本化信号は、ＰＬＬの一巡のループ
の動作によって電圧制御発振器１０から発生されるサン
プリングパルス（基準の繰返し周期のサンプリングパル
ス）は、順次の１水平走査期間中に所定の個数のパルス
を時間軸上に生じさせるような予め定められた基準の繰
返し周期を有しているサンプリングパルスが、前記した
映像信号Ｓａの１次微分信号Ｓｄにおける正の勾配の期
間と対応する期間を第１の期間とし、負の勾配の期間と
対応する期間を第２の期間としたときに、前記した第１
の期間と第２の期間との合計の期間中におけるサンプリ
ングパルスの個数が一定になされる状態において、映像
信号Ｓａの１次微分信号Ｓｄの勾配と対応して前記した
第１の期間においては基準の１ｍ返し周期よりも短く、
前記した第２の期間においては基準の機返し周期よりも
長く変化している状態−のサンプリングパルスとなされ
る。

それで、ＡＤ変換器２１において遅延回路３から出力さ
れた本線信号ｓｂに対して行われるＡＤ変換動作は、Ｐ
ＬＬ中の電圧制御発振器１０から出力されたサンプリン
グパルスによって行われるから、ＡＤ変換器２１で−は
本線線信号ｓｂに対する標本化の抽出は入力の映像信号
Ｓａの１次微分信号ａｄにおける正の勾配の期間と対応
する第１の期間中には基準のサンプリングパルスの繰返
し周期よりも繰返し周期が短いサンプリングパルスで行
われ、また、入力の映像信号Ｓａの１次微分信号Ｓｄに
おける負の勾配の期間と対応する第２の期間中には基準
のサンプリングパルスの繰返し周期よりも繰返し周期が
長いサンプリングパルスで行われることになる。

すなわち、画像の輪郭の部分における黒レベルからグレ
ーレベルにおいては密にサンプリングされ、また画像の
輪郭の部分におけるグレーレベルから自レベルにおいて
は疎にサンプリングされる。

前記したＡＤ変換器２１から出力されたデジタル画像デ
ータはメモリ２２に記憶される。前記したメモリ２２に
記憶されたデジタル画像データは。

入力端子２から水平走査周期の信号ｓｈが供給されてい
るサンプルホールド回路１６→ローパスフイルタ１７→
電圧制御発振＠１８→分周器１９→台形波発生回路２０
→サンプルホールド回路１６→からなる一巡の回路から
なる周知のＰＬＬ中に設けられている電圧制御発振器１
８から出力された一定の繰返し周期のパルスを読出しパ
ルスとして読出される。

したがって、前記したメモリ２２から読出された映像信
号は、黒レベルからグレーレベルの部分は時間軸伸長さ
れた状態になされており、また、映像信号におけるグレ
ーレベルから白レベルの部分は時間軸圧縮された状態に
なされている。

そして、前記のメモリ２２から一定の繰返し周期の読出
しパルスによって続出されたデジタル画像データは、Ｄ
Ａ変換＠２３によってアナログ信号形態の映像信号とな
されて液晶表示素子の駆動回路１３に供給される。液晶
表示素子の駆動回路１３には端子１５から所定の一定の
繰返し周期の駆動パルスが供給されている。

それにより、第３図示の実施例の場合にも既述した第１
図示の実施例の場合と同様に、液晶表示素子における順
次の画素によって表示される画像の輪郭は第２図の（ｇ
）に示されるように、もとの映像信号の立上がり立下が
りに比べて立上がり立下がりが急峻なものになる。

すなわち、映像信号における黒レベルからグレーレベル
の部分は時間軸伸長されて、その部分に対応する画像の
縁部の傾斜は緩やかになり、また。

映像信号におけるグレーレベルから自レベルの部分は時
間軸圧縮されて、その部分に対応する画像の縁部の傾斜
は急峻なものになって、液晶表示素・子における順次の
画素により表示される画像の輪郭は、第２図の（ｇ）に
示されるようにもとの映像信号の立上がり立下がりに比
べて立上がり立下がりが急峻なものになるのである。

（発明の効果） 以上、詳細に説明したところから明らかなように、本発
明の液晶表示素子上に表示される画像の画像軸郭の急峻
化回路は、液晶表示素子の駆動回路に供給する駆動パル
スとして、映像信号を１次微分して得た映像信号の１次
微分信号における正の勾配の期間と対応する第１の期間
と、前記した映像信号の１次微分信号における負の勾配
の期間と対応する第２の期間との合計の期間中における
駆動パルスの個数が一定になされる状態において。

映像信号の１次微分信号の勾配と対応して前記した第１
の期間においては駆動パルスの繰返し周期を基準の繰返
し周期よりも短く、第２の期間においては駆動パルスの
繰返し周期を基準の繰返し周期よりも長く変化させるよ
うにしたり、ＡＤ変換器に供給する予め定められた基準
の繰返し周期を有するサンプリングパルスの周期を、前
記した映像信号の１次微分信号における正の勾配の期間
と対応する第１の期間と、負の勾配の期間と対応する第
２の期間の合計の期間中におけるサンプリングパルスの
個数が一定になされる状態において。

映像信号の１次微分信号の勾配と対応して前記した第１
の期間においては基準の繰返し周期よりも短く、前記し
た第２の期間においては基準の繰返し周期よりも長く変
化させるようにし、ＡＤ変換器からの出力を記憶したメ
モリから一定の纏返し周期で読出すようにすることによ
り、液晶表示素子において空間的に一定の間隔に配列さ
れている状態の液晶表示素子における順次の画素によっ
て表示される画像の輪郭が、映像信号における黒レベル
からグレーレベルの部分は時間軸伸長されて、その部分
に対応する画像の縁部の傾斜は緩やかになり、また、映
像信号におけるグレーレベルから白レベルの部分は時間
軸圧縮されて、その部分に対応する画像の縁部の傾斜は
急峻なものになり。

第２図の（ｇ）に示されるようにもとの映像信号の立上
がり立下がりに比べて立上がり立下がりが急峻なものに
なるようにしたものであって１本発明では画像の輪郭に
アンダーシュートやオーバーシュートを生じさせないた
めに、従来手段の適用の問題になっていた表示された画
像の輪郭に不自然な白い帯または黒い帯が現われて画質
が悪化させるようなことがなく、また１画像の縁部にア
ンダーシュートとオーバーシュートが生じないから、関
連する回路としてダイナミックレンジの大きなものが必
要とされることもなく、本発明によれば既述した問題点
は良好に解決できる。

【図面の簡単な説明】 第１図及び第３図はそれぞれ本発明の液晶表示素子上に
表示される画像の画像輪郭の急峻化回路の実施例のブロ
ック図、第２図及び第５図は動作説明用の波形図、第４
図は従来例の回路図である。 １・・・映像信号の入力端子、２・・・水平走査周期の
信号の入力端子、３，４・・・遅延回路、５・・・減算
器、６・・・微分回路、７．１６・・・サンプルホール
ド回路。 ８．１７・・・ローパスフィルタ、９・・・加算器、１
０゜１８・・・電圧制御発振器、１１，１９・・・分周
器、１２．２０・・・台形波発生器、１３・・・液晶表
示素子の駆動回路、１４・・・液晶表示素子、１５・・
・駆動パルスの入力端子、２１・・・ＡＤ変換器、２２
・・・メモリ、２３・・・ＤＡ変換器、

Claims (1)

1. 【特許請求の範囲】 １、映像信号を１次微分して映像信号の１次微分信号を
   得る手段と、順次の１水平走査期間中に所定の個数のパ
   ルスが時間軸上に現われるような予め定められた基準の
   繰返し周期を有していて液晶表示素子の駆動回路に供給
   されるべく用意されている駆動パルスの周期を、前記し
   た映像信号の１次微分信号における正の勾配の期間と対
   応する期間を第１の期間とし、また、前記した映像信号
   の１次微分信号における負の勾配の期間と対応する期間
   を第２の期間としたときに、前記した第１の期間と第２
   の期間との合計の期間中における駆動パルスの個数が一
   定になされる状態において、映像信号の１次微分信号の
   勾配と対応して前記した第１の期間においては基準の繰
   返し周期よりも短く、前記した第２の期間においては基
   準の繰返し周期よりも長く変化させるようにする手段と
   を備えてなる液晶表示素子上に表示される画像の画像輪
   郭の急峻化回路 ２、映像信号を１次微分して映像信号の１次微分信号を
   得る手段と、アナログ・デジタル変換器に供給されるべ
   き予め定められた基準の繰返し周期を有する標本化パル
   スの周期を、前記した映像信号の１次微分信号における
   正の勾配の期間と対応する期間を第１の期間とし、また
   、前記した映像信号の１次微分信号における負の勾配の
   期間と対応する期間を第２の期間としたときに、前記し
   た第１の期間と第２の期間との合計の期間中における標
   本化パルスの個数が一定になされる状態において、映像
   信号の１次微分信号の勾配と対応して前記した第１の期
   間においては基準の繰返し周期よりも短く、前記した第
   ２の期間においては基準の繰返し周期よりも長く変化さ
   せるようにする手段と、所定量の時間遅延が与えられた
   映像信号をアナログ・デジタル変換器に供給する手段と
   、前記したアナログ・デジタル変換器から出力されたデ
   ジタル画像データをデジタル・メモリに記憶する手段と
   、前記したデジタル・メモリから一定の繰返し周期を有
   する読出しパルスでデジタル画像データを読出した後に
   デジタル・アナログ変換して液晶表示素子で表示の対象
   とされる映像信号とする手段とを備えてなる液晶表示素
   子上に表示される画像の画像輪郭の急峻化回路