JPH03108355A - 半導体層中にドープされた領域を製造する方法 - Google Patents

半導体層中にドープされた領域を製造する方法

Info

Publication number
JPH03108355A
JPH03108355A JP2241024A JP24102490A JPH03108355A JP H03108355 A JPH03108355 A JP H03108355A JP 2241024 A JP2241024 A JP 2241024A JP 24102490 A JP24102490 A JP 24102490A JP H03108355 A JPH03108355 A JP H03108355A
Authority
JP
Japan
Prior art keywords
doped region
layer
epitaxial layer
substrate
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2241024A
Other languages
English (en)
Inventor
Christl Lauterbach
クリストル、ラウターバツハ
Josef-Georg Bauer
ヨーゼフゲオルク、バウエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH03108355A publication Critical patent/JPH03108355A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/174—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being Group III-V material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体層中にドープされた領域を製造する方
法に関する。
〔従来の技術〕
種々異なる半導体デバイスを基板に集積する場合、個々
の成分に対して必要とされる積層の互換性が問題となる
。ｍ−ｖ族半導体において、局部的なドーピング領域を
製造する従来の方法は拡散又はイオン注入法である。こ
れらの技術は電気絶縁作用を有する領域を形成するのに
使用される。
この措置により漏話並びにデバイスの相互干渉は著しく
減少させることができる。
種々異なる半導体層内にドープされた領域を実現するに
は多くの場合極めて経費が嵩む、これがエピタキシャル
層内に必要とされる場合には多くの場合エピタキシャル
成長工程を中断することが必要となる。すなわち第１の
エピタキシャル成長後に層の成長を中断し、構造化され
た酸化物又は窒化物層を用いて局部的な領域をドーピン
グする。
このマスクを除去した後、エピタキシャル成長を続行す
る。この中断はドーパントにより半導体内部を不本意に
汚染する危険性があり、これは半導体層の質を低下させ
る。更にこの局部的なドーピング領域からは次の高温処
理によって隣接する半導体層中に多くの場合有害である
電荷担体の拡散が誘発される。
〔発明が解決しようとする課題〕
本発明の課題は、層を成長させるエピタキシャル処理を
中断することなく、半導体デバイスのエピタキシャルに
成長させた半導体層中にドーピング領域を製造する方法
を提供することにある。
〔課題を解決するための手段〕 この課題は、請求項１に記載した特徴を有する方法によ
り解決される。他の実施態様は請求項２以下に記載され
ている。
〔作用効果〕
本発明による製造方法は、高温処理過程ですでにデバイ
ス中に施されているドーピングが隣接する半導体層に拡
散するという事実を利用している。
本明細書に記載した方法ではこの拡散を、エピタキシャ
ル層中にドープされた領域を形成する目的で利用する。
この高温処理は例えば以後のエピタキシャル成長工程、
以後の拡散工程又は注入後の半導体の急速完全硬化処理
である。この拡散によって先行の又は後続の半導体層を
ドーピングすることができる。
〔実施例］ 次に第１図ないし第３図に基づき本発明による製造方法
を例示的に詳述する。
第１図は半導体物質（例えば１ｎＰ）からなる基板ｌを
示すものであり、その上に第１エピタキシヤル１１２及
び場合によっては他のエピタキシャル層３．４．５を成
長させる。この第１エピタキシャル層２は第１のドープ
された領域８を有する。
本発明方法はまた、他のエピタキシャル層３．４．５が
この第１のエピタキシャル層２の前にか又は後に成長さ
れている場合に相応して使用することができるか又は第
１のエピタキシャル層２は他のエピタキシャル層３．４
．５の間に存在していてもよい、第１のドープされた領
域８を第１エピタキシャル層２内にドーピングさせるた
めに、基板１中に第２のドープされた領域７を形成する
が、これは例えばドーパントを拡散又は注入法により導
入することによって、第１エピタキシャル層２を成長さ
せる前に行うことができる。
第２図には第１エピタキシヤルＮ２及び他のエピタキシ
ャル層３．４．５を有するデバイスが横断面図で示され
ている。エピタキシャル処理及びその除虫じる基板１の
発熱により、ドーパントの一部を第２のドープされた領
域７から第１エピタキシャル層２の第１のドープされた
領域８に拡散させる。第３図は第１のドープされた領域
８を有する機能素子が分離溝６によって、基板１上に施
された他の各ｍ能素子から分離されている完成されたデ
バイスを示すものである。この場合第１エピタキシャル
層２は緩衝層として直接基板１上にあり、またこれは第
１のエピタキシャル成長層でもある。ドーパントとして
はＩｎＰに対しては例えば亜鉛を使用することができる
。
本発明による製造方法は種々異なる混晶組成を成長させ
る場合に特に有利に使用される。ＩｎＰからなる基板１
を使用する例では例えばＩ　ｎＧａＡｓからなる三元層
を成長させることができる（第２図及び第３図中の層３
）、三元材料の拡散係数は二元１ｎＰとは異なることか
ら、基板ｌから第１エピタキシャル層２へのドーパント
の拡散は、三元材料からなるこの特殊な他のエピタキシ
ャル層３で阻止される。従って拡散工程を第１のドープ
された領域８で制御することが可能である。１つの領域
のみではなく、このようにして数種の、例えば種々異な
るエピタキシャル層中の局部的に限定された領域もドー
ピングすることができる。
この利点はエピタキシャル処理を中断することな〈実施
し得ることである０種々異なるエピタキシャル層中に数
箇所のドープされた領域を有する複雑な構造物の場合、
このエピタキシャル処理は従来の製造方法に比べて中断
回数を少なくすることことができる。例えば中心部のエ
ピタキシャル層（例えば第２図の層３）にドーパントを
施すことも可能である。その後拡散によりその上及び下
に存在する層にドープされた領域を形成することもでき
るが、その際これらのドープされた領域のドーピング濃
度及び横方向への広がりもまた異なるドーピング係数を
有する限定層によって制御することができる。ドープす
べき領域のドーピング濃度及びドーピングプロフィルは
高温処理の時間及びその際調整された温度によって制御
することができる。
【図面の簡単な説明】
第１図及び第２図は２つの異なる処理工程後における本
発明で加工された半導体デバイスを示す横断面図、第３
図は本発明による製造方法で製造された完成デバイスの
横断面図である。 １・・・基板 ２・・・第１エピタキシャル層 ３．４．５・・・他のエピタキシャル層６・・・分離溝 ７・・・第２のドープされた領域 ８・・・第１のドープされた領域

Claims (1)

  1. 【特許請求の範囲】 １）エピタキシャル層（２）以外の箇所に存在する半導
    体物質中にドーパントを注入し、高温処理によりドーパ
    ントをエピタキシャル層（２）中に拡散させ、ドープさ
    れた領域（８）を形成させる形式の半導体デバイスのエ
    ピタキシャル層（２）中にドープされた領域（８）を製
    造する方法において、少なくとももう１つのエピタキシ
    ャル層（３）を成長させ、このもう１つのエピタキシャ
    ル層（３）が、注入されたドーパントの拡散をこのもう
    １つのエピタキシャル層（３）で遮断する組成を有して
    いることを特徴とする半導体デバイスのエピタキシャル
    層（２）中にドープされた領域を製造する方法。 ２）エピタキシャル層（２）がＩｎＰであり、もう１つ
    のエピタキシャル層（３）がＩｎＧａＡｓであることを
    特徴とする請求項１記載の方法。 ３）エピタキシャル層（２、３、４、５）の成長を中断
    することなく行うことを特徴とする請求項１又は２記載
    の方法。
JP2241024A 1989-09-15 1990-09-11 半導体層中にドープされた領域を製造する方法 Pending JPH03108355A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89117139.9 1989-09-15
EP89117139A EP0417348A1 (de) 1989-09-15 1989-09-15 Verfahren zur Herstellung eines dotierten Bereiches in einer Halbleiterschicht

Publications (1)

Publication Number Publication Date
JPH03108355A true JPH03108355A (ja) 1991-05-08

Family

ID=8201896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2241024A Pending JPH03108355A (ja) 1989-09-15 1990-09-11 半導体層中にドープされた領域を製造する方法

Country Status (2)

Country Link
EP (1) EP0417348A1 (ja)
JP (1) JPH03108355A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585305A (en) * 1991-08-29 1996-12-17 Shin-Etsu Handotai Co. Ltd. Method for fabricating a semiconductor device
JP2534945B2 (ja) * 1991-08-29 1996-09-18 信越半導体株式会社 半導体素子の製造方法
DE19533206A1 (de) * 1995-09-08 1997-03-13 Daimler Benz Ag Planare PIN-Diode und Verfahren zu deren Herstellung
US9766171B2 (en) 2014-03-17 2017-09-19 Columbia Insurance Company Devices, systems and method for flooring performance testing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3629681A1 (de) * 1986-09-01 1988-03-10 Licentia Gmbh Photoempfaenger
DE3629685C2 (de) * 1986-09-01 2000-08-10 Daimler Chrysler Ag Photoempfänger

Also Published As

Publication number Publication date
EP0417348A1 (de) 1991-03-20

Similar Documents

Publication Publication Date Title
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
EP0430275A2 (en) Doping method of barrier region in semiconductor device
US5358890A (en) Process for fabricating isolation regions in a semiconductor device
JP3016371B2 (ja) 光検出器の製造方法
KR100189739B1 (ko) 반도체 기판에 삼중웰을 형성하는 방법
JPH08321511A (ja) 垂直型バイポーラトランジスタの製造方法
KR950008848B1 (ko) 붕소 주입 제어 방법
JPH03108355A (ja) 半導体層中にドープされた領域を製造する方法
US6077744A (en) Semiconductor trench MOS devices
JPS59189677A (ja) 半導体装置の製造方法
KR100187680B1 (ko) 반도체 소자의 제조방법
EP0594340B1 (en) Method for forming a bipolar transistor
JPH0648690B2 (ja) 半導体装置の製造方法
JPH02159070A (ja) 半導体装置とその製造方法
JPH01319969A (ja) 半導体装置の製造方法
KR0178994B1 (ko) 접합격리영역 형성방법
JPS6238869B2 (ja)
EP0482829A1 (en) Method for forming a composite oxide over a heavily doped region
WO1981001911A1 (en) Method for achieving ideal impurity base profile in a transistor
JPS63204648A (ja) バイポ−ラトランジスタの製造方法
JPH04283935A (ja) 半導体装置の製造方法
JPH02170542A (ja) 半導体装置の製造方法
KR100196509B1 (ko) 모스트랜지스터 제조방법
KR0151122B1 (ko) 바이폴라소자의 제조방법
JPH04262538A (ja) 半導体装置とその製造方法