JPH03108796A - 多層電子回路基板 - Google Patents

多層電子回路基板

Info

Publication number
JPH03108796A
JPH03108796A JP1247048A JP24704889A JPH03108796A JP H03108796 A JPH03108796 A JP H03108796A JP 1247048 A JP1247048 A JP 1247048A JP 24704889 A JP24704889 A JP 24704889A JP H03108796 A JPH03108796 A JP H03108796A
Authority
JP
Japan
Prior art keywords
electronic circuit
sintered body
circuit board
porous
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1247048A
Other languages
English (en)
Other versions
JP2803755B2 (ja
Inventor
Kiyotaka Tsukada
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1201757A priority Critical patent/JP2787953B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1247048A priority patent/JP2803755B2/ja
Priority to US07/556,521 priority patent/US5144536A/en
Priority to KR1019900011819A priority patent/KR100211852B1/ko
Priority to DE69008963T priority patent/DE69008963T2/de
Priority to EP90114875A priority patent/EP0411639B1/en
Publication of JPH03108796A publication Critical patent/JPH03108796A/ja
Application granted granted Critical
Publication of JP2803755B2 publication Critical patent/JP2803755B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は2表面に導電性回路等の膜状素子を形成した。
放熱性、信頼性に優れた多層状の電子回路基板に関する
〔従来技術〕
近年、電子回路基板としては種々のものが知られ、かつ
実用化されており1例えばガラス・エポキシ複合体、ア
ルミナ質焼結体およびムライト質焼結体等を基板材料と
する電子回路基板が提案され使用されている。そして、
高集積化を促進する1つの方法として、シリコン集積回
路などを直接基板に搭載する実装方法が検討されている
しかしながら、ガラス・エポキシ複合体はシリコン集積
回路と熱膨張率が大きく異なるため、該基板に直接搭載
することのできるシリコン集積回路は極めて小さいもの
に限られている。そればかりでなく、ガラス・エポキシ
複合体のみからなる基板は1回路形成工程において寸法
が変化し易いため、特に微細で精密な回路が要求される
基板には適用が困難である。
また、これらの基板は、樹脂の割合が大きいため1熱伝
導率が高々0.5w/m−にと小さく近年の高密度のシ
リコン集積回路や抵抗部品などによる発熱に対して、充
分な放熱能ノコを有していない。
また アルミナ質焼結体やムライl−質焼結体は硬度が
高く機械加工性に劣る。そのため1例えばスルーホール
等を設けるような磯波加工が必要な場合には、生成形体
の段階で加工した後焼成する方法が行われている。しか
し、焼成時の収縮を均一に生しさせることは困難であり
、特に高い寸法精度を要求されるものや寸法の大きなも
のを製造することは困難であった。
そこで これらの問題に対処するため、特開昭61、−
287190号あるいは特開昭64−82689号には
、多孔質セラミック焼結体の気孔に樹脂を含浸した基板
が提案されている。
この基板は、セラミックの気孔率を種々変化させること
で、実装する部品9例えばシリコン集積回路等の熱膨張
に合わせたもので、低膨張で寸法安定性に優れている。
また9m械加工が容易で大型化及び軽量化に対応できる
一方、近年は、高集積化のために、電子回路基板を複数
枚重ねて多層電子回路基板とすることが多用されている
また、チップ抵抗、コンデンサー等のチンプ部品に代わ
り、これら素子を膜状に回路」二に形成した膜状素子を
有する電子回路基板が開発されている。
このように、膜状の導電性回路、抵抗体、コンデンサー
等の膜状素子を形成することにより、電子回路基板の小
型化、軽量化が図られる。
(解決しようとする課題〕 しかしながら、上記の多孔質セラミックー樹脂含浸基板
に膜状素子を形成した電子回路基板は使用上の信頼性に
乏しい。
即ち、上記の樹脂含浸多孔質セラミック基板では、その
表面に形成した膜状素子が樹脂上に形成されるため、樹
脂の挙動により膜状素子が著しく影響を受ける。例えば
、高湿度、高温度により上記樹脂と接触している膜状素
子の初期特性1例えば、抵抗値、コンデンサー容量が大
きく変動するという大きな欠点がある。
また、複数枚の電子回路基板を積層してなる多層電子回
路基板においては、各電子回路基板の電子回路から発生
ずる熱を効率良く外部へ放出させる必要がある。特に多
層となるほど、各基板の電子回路から発生ずる熱は外部
へ放出され難くなる。
本発明は、かかる従来の問題点に鑑み、上記の樹脂含浸
多孔質セラミック焼結体基板の長所を生かした。耐高温
度性、耐高温度性及び放熱性に優れた。信頼性の高い多
層電子回路基板を提供しようとするものである。
〔課題の解決手段〕
本発明は、多孔質セラミック焼結体の表面に膜状の導電
性回路、抵抗体、コンデンサー等の膜状素子を直接形成
すると共に該多孔質セラミンク焼結体に放熱体を接着し
た電子回路基板を作製しその後該電子回路基板を積層す
ると共に該電子回路基板の間に無機質又は金属の多孔質
中間層を介在させて接着し1次いで上記多孔質セラミン
ク焼結体の気孔内に樹脂を充填してなることを特徴とす
る多層電子回路基板にある。
本発明において最も注目すべきことは、多孔質セラミン
ク焼結体の表面に直接膜状素Yを形成すると共に該焼結
体に放熱体を接着した電子回路基板を複数枚用い、これ
らの間に前記多孔質中間層を介在させて、積層、接着し
2次いで前記焼結体の気孔内に樹脂を含浸したことであ
る。
即ち9本発明の電子回路基板においては、多孔質セラミ
ック焼結体の表面の気孔及び凹凸に、導電性回路等の膜
状素子がくさび状に入り込んで直接密着している。また
、放熱体も、直接に、或いは接着層を介して、上記気孔
及び凹凸にくさび状に入り込んで密着している。一方、
膜状素子形成部分以外の気孔内には1電子回路基板を積
層した後に樹脂が充填される。
多孔質セラミック焼結体の表面に導電性回路等の膜状素
子を形成する方法としては、まずセラミックの生成形体
に膜状素子を形成する粒子を含んだペーストを、印刷な
どの方法により塗布し1次いでセラミックの生成形体を
焼結体が形成される温度で焼成する方法がある。
また、他の方法としては、まず多孔質セラミック焼結体
を作成しておいた後、その表面に前記ペーストを塗布し
1次いで焼つける方法がある。
更に、多孔質セラミック焼結体の表面に回路となる部分
以外をマスクして、蒸着、スパッター等により導電性回
路等の膜状素子を形成し、その後前記マスクを除去する
方法がある。
いずれの方法においても、多孔質セラミック焼結体と膜
状素子が、直接密着していることが重要である。
」二連のように多孔質セラミックと膜状素子が直接密着
していることで、膜状素子は温度、湿度などの環境変化
に対して極めて安定になる。
ここに膜状素子とは、前記のごとき導電性回路膜状抵抗
体、膜状コンデンサーなど、基板上に膜状に形成する電
子部品をいう。また、これらの膜状素子は、電子回路基
板の片面又は両面に形成する。
放熱体としては、後述するごとき、セラミック焼結体、
ダイヤモンド、金属膜などがある。またこれらの放熱体
は、多孔質セラミック焼結体に直接、或いは接着層を介
して接着する。
即ち、多孔質セラミック焼結体の表面に直接放熱体を接
着する方法としては、セラミックの生成形体に予めざく
りやバンチングによる開口部を設けておき、一方で準備
しておいた放熱体を該開口部に挿入し2次いでこれらを
焼結することで前記放熱体を焼締め、嵌合する。また、
ホントプレス等により、加圧しながら接合する方法があ
る。」二足放熱体としては、高放熱性セラミック焼結体
であるアルミナ、炭化ケイ素、窒化アルミニウム。
酸化へリリウムなどのセラミック焼結体がある。
また、他の方法としては多孔質セラミック焼結体の表面
に、CVDなどにより、高放熱性セラミック例えば、ダ
イヤモンド、炭化ケイ素、窒化アルミニウムなどの膜状
放熱体を形成する方法がある。更には、溶射、蒸着、ス
パッタリングにより各種の金属或いは無機質膜の放熱体
を形成する方法がある。
一方、多孔質セラミック焼結体と放熱体とを接着する接
着剤としては、金属或いは/及び無機材料の接着剤があ
る。
かかる接着剤による接着方法としては、セラミンク焼結
体に予め、上記接着剤の粉末を塗布しておき、前記放熱
体を接触して配置した後、上記接着剤粉末が溶融する温
度まで、加熱する方法がある。この時、多孔質セラミッ
ク焼結体と放熱体とは、その熱膨張率が、近い方が良い
が、そうで無い場合には放熱体を小片として、熱膨張差
を小さくする。或いは、金属と無機材料粉末の割合を変
えて熱膨張率を調節したり、金属或いば/及び無機材料
の層を数段階に炭化さセて形成し、多孔質セラミック焼
結体と放熱体との中間的な熱膨張率とし2両者の熱応力
を緩和することが好ましい。
なお、前記金属あるいは/及び無機材料からなる接着剤
層は、なるべく、緻密質であることが好ましい。この理
由は優れた放熱性を発揮させるためである。そのために
は、気孔率は30%以下であることが好ましい。
また、上記多孔質セラミック焼結体の材質としては、コ
ージェライト、アルミナ、窒化アルミニウム、ムライト
、チタン酸マグネシウム、ヂタン酸アルミニウム、二酸
化ケイ素、酸化鉛、酸化亜鉛、酸化へリリウム、酸化錫
、酸化バリウム5酸化マグネシウム、酸化カルシウムの
いずれか少なくとも1種を主成分とするセラミックスな
どがある。この中、コージェライトは、熱膨張率がシリ
コン集積回路のそれに近く、好ましい材料である。
本発明において、前記多孔質セラミック焼結体は、平均
気孔径が0.2μm以上であることが好ましい。この理
由は、平均気孔径が0.2μmよりも小さいと、前記放
熱体と多孔質セラミック焼結体との密着力が低下するか
らである。即ち、密着力向上のための模効果が低下する
ためである。
また2本発明においては、気孔率が5%(容量比)以上
であることが好ましい。この理由は、気孔率が5%より
小さいと、前記放熱体と多孔Mセラミック焼結体との接
触面積が小さくなり、接着力が低下するからである。
しかして、上記のごとく放熱体と膜状素子とを設けた電
子回路基板は、その複数枚を積層状に重ね、これらの間
を前記多孔質中間層により接合して多層体とし、その後
多孔質セラミック焼結体の気孔に樹脂を含浸させて、多
層電子回路基板とする(第1図参照)。
即ち、」二足積層体は、上記電子回路基板の間に多孔質
中間層を介在させて各基板間を接着することにより形成
する。
」二足多孔質中間層としては、ガラス等の無機質又は金
属の多孔質体を用いる。かかる多孔質中間層としては、
比較的融点の低いガラス、或いはセラミンク、アルミニ
ウム、金、銀、銅、タングステンなどがある。また、上
記のごとく多孔質状とするためには1例えば粉末状の粒
子を基板面に塗布して、基板を重ね合わゼた後、融点以
下の温度で加熱焼結する手段を用いる。また、このよう
に中間層を多孔質とするのは、後工程で多孔質焼結体基
板の中に樹脂を含浸させ易くするためである。
また、該多孔質中間層の気孔率は、熱伝導率の低下を防
止する点と、熱膨張差から生ずる応力を緩和する理由か
ら、5〜50%であることが好ましい。
また、かかる多孔質中間層は、電子回路基板の生成形体
を積層して高温に焼成することにより形成することもで
きる。つまり、各電子回路基板はセラミックでできてい
るため、この焼成により両型子回路基板間が焼結し合っ
て多孔質中間層を形成する。
なお、上記多孔質中間層として金属を用いる場合、該中
間層に面する基板面」−に前記膜状素子がある場合には
1両者の間に電気絶縁層を介在さ−ける。
上記焼結体中に含浸させる樹脂としては、エポキシ樹脂
、ポリイミド樹脂、トリアジン樹脂、ポリハラハン酸樹
脂、ポリアミドイミド樹脂、シリコン樹脂、エポキシシ
リコン樹脂、アクリル酸樹脂、メタクリル酸樹脂、アニ
リン酸樹脂、フェノル樹脂、ウレタン系樹脂、フラン系
樹脂、フッ2 素樹脂などがある。
また、これら樹脂を多孔質焼結体中に含浸させる方法と
しては、樹脂を加熱溶融しておき、この中に電子回路基
板の積層体を浸漬する方法がある。
また、樹脂を溶媒に溶かして含浸させる方法、モノマー
状態の樹脂を含浸させた後ポリマー化する方法などがあ
る。この含浸により、多孔質中間層の気孔も−F記樹脂
により含浸される。
また5積層体の接着は、実施例に示すごとく加圧焼成、
多孔質中間層の焼イ」等により行う。
また、上記のごとくして得た多層電子回路基板の表面に
は、絶縁層を設け、その」−に更に導体層を形成するこ
ともできる(第4図参照)。
上記絶縁層としては、樹脂又は樹脂と無機稲科との複合
+Aを用いる。該樹脂としては、エボギシ樹脂、フェノ
ール樹脂、ポリイミド樹脂などを用いる。樹脂と無機+
A Flとの複合相としてGJ  エポキシ樹脂とガラ
スファイバー、ガラス粒子入りポリイミド樹脂などを用
いる。
上記導体層とは、電子回路導体をいう。該導体層の形成
方法としては1例えば金層箔をラミ不1・する方法、蒸
着法、スパッタリング法がある。
なお、上記のごとく形成した多層電子回路裁板に対して
は、樹脂を充填した後にスルーポールを形成し、無電解
消メツキ等で回路間の導通を取ることができる。
(作用及び効果) 本発明の多層電子回路基板は、各電子回路基板が、多孔
質セラミック焼結体の表面に、膜状素子を直接形成させ
ているため、膜状素子が上記焼結体の粒子の間にくさび
状に強固に密着、結合している。そのため、膜状素子が
剥離することはない。
また、膜状素子が形成されていない部分は、気孔内に樹
脂が充填されているので、耐高湿度性、耐高温度性にも
優れている。
また、放熱体も、同様に多孔質セラミック焼結体に密着
接合さセているため、焼結体の粒子間にくさび状に強固
に結合している。そのため、基板上の膜状素子から発生
ずる熱を効率良く放熱体に伝熱させることができる。
また、樹脂を充填させることで基板全体の強度を増加さ
せ1割れに(くすると同時に機械加工を容易にし、カケ
、チッピング等の加工欠陥を防くことができる。また、
気体の透過を防ぎ使用環境からの影響を低減することに
効果的である。
また、積層されている各電子回路基板の間は前記多孔質
中間層によって接着されている。そして該多孔質中間層
は、無機質又は金属により構成しであるので伝熱性が良
い。それ故、各電子回路基板で発生した熱は多孔質中間
層からも外部へ効率良く放熱される。
また このように放熱性に優れているので1本発明の多
層電子回路基板は発熱量の大きいシリコン集積回路や高
抵抗素子を数多(搭載することができ、小型化、高集積
化に対処することができる。
また、電源モジュールや赤外線発生装置等の発熱の大き
な装置の電子回路基板としても有用である。
したがって2本発明によれば、耐高温度性、耐高温度性
、放熱性及び機械加工性に優れた。信頼性の高い多層電
子回路基板を提供することができ〔実施例〕 第1実施例 本発明の実施例にかかる多層電子回路基板につき、第1
図〜第3図を用いて説明する。
該多層電子回路基板は、第1図に示すごとく中央の電子
回路基板52の上下に電子回路基板51.53を積層し
、これらの間に多孔質中間層6を介設して、一体向に接
着し、更にその上下の表面に絶縁層3を介して導体層3
5を形成し、8層回路としたものである。各電子回路基
板は、下記のごとく、放熱体を有する。
上記電子回路基板51ば、第2図に示すごとく基板とし
ての多孔質セラミック焼結体11の表側面に2膜状導電
性回路512と膜状抵抗体513を、また裏側面にも同
様に膜状素子を密着形成したものである。また、上記多
孔質セラミンク焼結体11には、その裏側面にザグリ加
工して設けた凹所16内にガラス接着剤48を介して金
属放熱体41を接合し、また開口部J7にはセラミック
5 放熱体42を接合している。更に、多孔質セラミック焼
結体11の表側面には、金属接着剤49を介して金属放
熱体43を接合している。
また 」二足膜状素子の密着状態は、第3図に示すごと
く、多孔質セラミンク焼結体】1を構成する多数のセラ
ミック粒子10の間の凹凸表面部分に、膜状導電性回路
512.膜状抵抗体513の下面がくさび状に喰い込ん
だ状態にある。
また、第4図に示すごとく、金属放熱体41を接合して
いる接着剤48も、多孔質セラミック焼結体1】のセラ
ミック粒子10の間に、くさび状に密着接合している。
また、第5図に示すごとく、多孔質セラミック焼結体1
1の開口部17とセラミック放熱体42の間も、該放熱
体42の側面が上記開口部17のセラミック粒子100
間にくさび状に密着接合している。
更に、第6図に示すごとく、金属放熱体43を接合して
いる接着剤49と多孔質セラミック焼結体]1との間も
、該接着剤49がセラミ・ンク粒子10の間にくさび状
に接合している。
また、多孔質セラミック焼結体11の内部においては 
セラミック粒子10の間に形成された気孔内に、積層後
において含浸された樹脂14が充填されている(第3図
参照)。多孔質中間層6の気孔内にも、同様に樹脂が含
浸されている。
また 他の電子回路基板52.53においても上記電子
回路基板51と同様である。即ち、上記の各電子回路基
板51,52.53は、膜状導電性回路512,522
.532.膜状抵抗体513 523 533を、その
表面に形成している。
また 各電子回路基板は、上記のごとく放熱体をイ1す
る。また、電子回路基板5]、、52.53における膜
状導電性回路、膜状抵抗体の間、更に最表面の導体層3
5との間には、基板一基板導通スルーボール55.基板
内スルーホール57がそれぞれ設けである。
また、各電子回路基板51..52.53の間には多孔
質中間層6が介在されている。上記多孔質中間層は、セ
ラミック系飼料で構成されCいる。
また、該多層電子回路基板は、積層体とした後に、その
全体を溶融樹脂中に浸漬して該樹脂を含浸させているの
で、その表面が該樹脂により被覆された状態にある。
しかして2本実施例にかかる多層電子回路基板は、それ
を構成する各電子回路基板に密着性良く膜状素子、放熱
体が接合してあり、また各電子回路基板の間には伝熱性
の良い多孔質中間層が配置されている。また、多孔質セ
ラミック焼結体の気孔内には樹脂が含浸されている。そ
れ故、該多層電子回路基板は、耐高温度性、耐高温度性
、放熱性及び機械加工性に優れ、信頼性が高い。
第2実施例 前記第1実施例に示したものとIIJの8N回路の多層
電子回路基板(第1図参照)を作製し、テストを行った
該多層電子回路基板は、まず電子回路基板Aと電子回路
基板Bとを作製しておき、電子回路基板への上下に電子
回路基板B、Bを積層することにより作製した。
即し、電子回路基板Aを作製するため、平均粒径が1.
8μmのコージェライト粉末100重量部に対してポリ
ビニールアルコール2重量部、ポリエチレングリコール
1重量部、ステアリン酸05重量部及び水100重量部
を配合し、ボールミル中で3時間混合した後、噴霧乾燥
した。
この乾燥物を適量採取し、金属製押し型を用いて]、O
t/cJの圧力で成形し、大きさが220mmX 25
0mmX 1 、 2mm、密度]、5g/cJ(60
vo 1%)のセラミックス生成形体を得た。
この生成形体に穴明けをし、20X20mmの開口部を
設けた。
一方、放熱体42(第2図参照)を作るため平均粒径が
0.30μmのアルミナ粉末100重量部とポリアクリ
ル酸エステル12重量部、ポリエステル分散剤1重量部
、ジブチルフタレート2重量部及び酢酸エチル50重量
部を配合し ポルミル中で3時間混合した後、シート成
形し生成形体を得た。この生成形体を空気中で1650
°Cで焼成した。
9 0 その結果、密度4.02g/cゴ、気孔率0.2%の緻
密質アルミナ焼結体を得た。その後、19゜2X19.
2mmに切断し、放熱体42となして前記コージェライ
ト生成形体の開口部17に装填した(第2図参照)。
次いで1 このコージェライト成形体を空気中1400
 ’Cで焼成して、多孔質コージェライト焼結体を形成
した。
得られた多孔質コージェライ1〜焼結体は、厚み0.2
5mm、密度1.8g/cIl−気孔率30%平均気孔
径3.2μmであった。
また、前記緻密質アルミナ焼結体からなる放熱体と多孔
質コージェライト焼結体との接合強度は8.9kg/m
m2と極めて強固に接合していた。
次いで、この多孔質コージェライト焼結体の表面に 平
均粒径11μmの銀−パラジウム粒子を48%含んだ粘
度80Pa・Sのペーストを、325メツシユのスクリ
ーンで印刷を行い、導体回路を形成した。次いで、平均
粒径16μmの酸化ルテニウム粒子を38%含んだ粘度
170PaSのペーストを、325メソシユのスクリー
ンで印刷を行い、前記導体上に薄膜の抵抗体を形成した
以上により、電子回路基板Aを作製した。
次に、電子回路基板Bを作製するため、平均粒径が0.
68μmのアルミナ粉末50重量部に対して、平均粒径
が0.3271mのアルミナ粉末50重量部とポリアク
リル酸エステル12重量部ポリエステル分散剤1重量部
、ジブチルフタレート2重量部及び酢酸エチル50重量
部を配合しボールミル中で3時間混合した後、ソート成
形した。
この生成形体に20X20m、深さ0.2mmのざくり
を行い、凹所16(第2図参照)を形成した。
次いで、このものを空気中、1550°Cで1時間焼成
して多孔質アルミナ焼結体とした。
該焼結体は、厚み0.45mm、密度2.9[/cJ気
孔気孔率25平、平均気孔径09μmであった。
この多孔質アルミナ焼結体の表面に、前記多孔質コージ
エライI・焼結体の表面に印刷したと同様の銀−パラジ
ウム粒子を塗布し回路を形成した。
次いで、平均粒径16μmの酸化ルテニウム粒子を38
%含んだ粘度170Pa−sのペーストを325メツシ
ユのスクリーンで印刷を行い、前記導体上に薄膜の抵抗
体を形成した。
次いで、前記多孔質アルミナ焼結体のざくり凹所16に
、接着剤としてのKz OS i 07−PbO系の平
均粒径13μmのガラス粉末を厚み30μmに置き、そ
の上に放熱体41 (第2図参照)としての42アロイ
板にッケルー鉄合金)を置き、加熱し、固定した。なお
、4270イ板の表面は、り1コム酸で粗化しである。
以上により、電子回路基板Bを作製した。
次に、前記多孔質コージェライト焼結体からなる電子回
路基板A(第2層)と、前記多孔質アルミナ焼結体から
なる電子回路基板B(第1.第3層)を前記第1図のよ
うに3層に積層した。
このとき、多孔質中間層6(第1図参照)を形成するた
め、各層間に平均粒径13μmのA120z−3i02
−Tie2系セラミック粉末を約100μm塗布し、各
焼結体を張り合わせた。これを空気中で820°Cで焼
きつりだ。この時の代表的抵抗値は1350Ω/口であ
った。
この結果、第1.第3層の多孔質アルミナ焼結体にガラ
スを介して接着された放熱体と、多孔質アルミナ焼結体
との密着強度は4.3kg/mm2であり、接着層の気
孔率は13%であった。
また、多孔質中間層は、平均気孔径、気孔率が5.0μ
m335%の多孔質層であり、焼結体間の密着度は2.
 5kg/mm2で良好な密着性を有していた。
次いで、放熱板を接着するために、この積層体の表裏面
に、まずスパッタリングにより、2%2mmの正方形を
した95%5n−5%Pb半田を縦横各5個づつ14X
14mmの正方形に配列した。
次いで、15X15mmの厚さ1 mmの放熱用銅板を
前記半田面に装着して、260’Cで加熱して接着した
。この密着強度は12kg/mm”で、半田は約3 6%の気孔を有して接着していた。
次いで、前記積層体の表裏に、0.05mmのBTレジ
ン系プリプレグと18μmの銅箔を配置し真空プレスを
行って表裏に更に2層の導体層を形成した。
次いで、直径0.40mmのダイヤモンドドリルで表裏
及び中間層まで穴明けし、同様にして15μmの無電解
銅メツキを施して導通をとった後表裏導体層をエツチン
グにより回路形成を行った。
次に、二液性のエポキシ樹脂を含浸し1硬化して多層電
子回路基板を得た。この含浸ば、基板を真空下におき、
脱泡した樹脂を真空下で含浸し次いで熱硬化する方法に
より行った。
このようして得られた多層電子回路基板は8層回路であ
り、総厚みは1.55mmで極めて薄いものであった。
しかも、この多層電子回路基板は1 cf当たり膜状の
抵抗体が35個、コンデンザー素子が8個内蔵された極
めて実装密度の高いものであった。
また、この多N電子回路基板の全体の熱伝導率は4 8w/m−にであり、極めて熱放散性に優れていた。
この多層電子回路基板につき、20°Cで30秒260
 ’Cで30秒のオイルデイツプ繰り返し耐熱試験を実
施した。その結果、500サイクルでも断線、基板間剥
離或いは放熱体の剥諦などの不良は何ら発生しなかった
また、この多層電子回路基板を85°C85%RHで1
000時間、高温、高温寿命試験を行ったところ、抵(
〕゛[値の変化率は、0.1.8%で極めて安定であっ
た。
また、前記の多層電子回路基板においては、それぞれ長
さ350mm、幅250mmの基板に、12万穴以上の
穴明を行うごとができた。このように本発明の電子回路
基板は強度が高<、m液加工性に優れている。
〔比較例〕
また 比較のために2」二足第2実施例において放熱体
を多孔質セラミック焼結体と直接接続するごとなく ま
た金属あるいは無機材料の接着剤で接着することなく、
単に含浸樹脂で接着した。そして、第2実施例と同様の
多層電子回路基板を製造した。その結果1全体の熱伝導
率は2.6W/m−にであった。
また放熱体を使用しなかった時は全体の熱伝導率は0.
9W/m−にであった。いずれも、第2実施例の場合に
比して、放熱性が悪いことが分る。
更に、比較のために、上記第2実施例と同様にして多孔
質コージェライト焼結体を製作した後すくに同様の二液
性のエポキシ樹脂を含浸し、同時に銅箔を積層して基板
を得た。次いで、エツチングにより回路形成を行った。
この時のビール強度は1 、 8 kg / cmで、
低かった。
【図面の簡単な説明】
第1図〜第6図は第1実施例の多層電子回路基板を示し
、第1図はその断面図、第2図は1つの電子回路基板の
断面図、第3図〜第6図は膜状素子、各放熱体と多孔質
セラミック焼結体との接合状態を示す要部拡大断面図で
ある。 10、、、 セラミック粒子 11、、、多孔質セラミック焼結体 14、、、樹脂 336.絶縁層、   35.、、導体層41.42,
43.、、放熱体 51 52 53 電子回路基板 522.532.、  膜状導電性回路513.523
,533゜8.膜状抵抗体素子619.多孔質中間層  12

Claims (2)

    【特許請求の範囲】
  1. (1)多孔質セラミック焼結体の表面に膜状の導電性回
    路,抵抗体,コンデンサー等の膜状素子を直接形成する
    と共に該多孔質セラミック焼結体に放熱体を接着した電
    子回路基板を作製し,その後該電子回路基板を積層する
    と共に該電子回路基板の間に無機質又は金属の多孔質中
    間層を介在させて接着し,次いで上記多孔質セラミック
    焼結体の気孔内に樹脂を充填してなることを特徴とする
    多層電子回路基板。
  2. (2)第1請求項において,多層電子回路基板は,その
    表面に樹脂又は樹脂と無機材料の複合材とからなる絶縁
    層を介して,導体層を形成していることを特徴とする多
    層電子回路基板。
JP1247048A 1989-08-03 1989-09-22 多層電子回路基板 Expired - Lifetime JP2803755B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1201757A JP2787953B2 (ja) 1989-08-03 1989-08-03 電子回路基板
JP1247048A JP2803755B2 (ja) 1989-09-22 1989-09-22 多層電子回路基板
US07/556,521 US5144536A (en) 1989-08-03 1990-07-24 Electronic circuit substrate
KR1019900011819A KR100211852B1 (ko) 1989-08-03 1990-08-01 전자회로기판 및 그 제조 방법
DE69008963T DE69008963T2 (de) 1989-08-03 1990-08-02 Elektronisches Schaltungssubstrat.
EP90114875A EP0411639B1 (en) 1989-08-03 1990-08-02 Electronic circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1247048A JP2803755B2 (ja) 1989-09-22 1989-09-22 多層電子回路基板

Publications (2)

Publication Number Publication Date
JPH03108796A true JPH03108796A (ja) 1991-05-08
JP2803755B2 JP2803755B2 (ja) 1998-09-24

Family

ID=17157640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1247048A Expired - Lifetime JP2803755B2 (ja) 1989-08-03 1989-09-22 多層電子回路基板

Country Status (1)

Country Link
JP (1) JP2803755B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JP2001223298A (ja) * 1999-12-01 2001-08-17 Ibiden Co Ltd パッケージ基板
JP2011212944A (ja) * 2010-03-31 2011-10-27 Canon Inc 液体吐出ヘッド及びその製造方法
JP4858538B2 (ja) * 2006-02-14 2012-01-18 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP4862893B2 (ja) * 2006-06-02 2012-01-25 株式会社村田製作所 多層セラミック電子部品およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JP2001223298A (ja) * 1999-12-01 2001-08-17 Ibiden Co Ltd パッケージ基板
JP4858538B2 (ja) * 2006-02-14 2012-01-18 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP4862893B2 (ja) * 2006-06-02 2012-01-25 株式会社村田製作所 多層セラミック電子部品およびその製造方法
JP2011212944A (ja) * 2010-03-31 2011-10-27 Canon Inc 液体吐出ヘッド及びその製造方法
US9421765B2 (en) 2010-03-31 2016-08-23 Canon Kabushiki Kaisha Method of manufacturing liquid discharging head

Also Published As

Publication number Publication date
JP2803755B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
KR100211852B1 (ko) 전자회로기판 및 그 제조 방법
US8304661B2 (en) Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
US6753483B2 (en) Printed circuit board and method of manufacturing the same
US20050230848A1 (en) Component built-in module and method for producing the same
US6245171B1 (en) Multi-thickness, multi-layer green sheet lamination and method thereof
KR19990037057A (ko) 다중 밀도의 세라믹 구조물 및 그의 제조방법
JPS62126694A (ja) 電子回路用多層基板
JPH03108796A (ja) 多層電子回路基板
JP2002111219A (ja) 電気素子内蔵型配線基板およびその製造方法
JP2803754B2 (ja) 多層電子回路基板
JP2001015872A (ja) 配線基板用絶縁シートおよびそれを用いた配線基板の製造方法
JP2803752B2 (ja) 多層電子回路基板
JP2803751B2 (ja) 多層電子回路基板
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
US6245185B1 (en) Method of making a multilayer ceramic product with thin layers
JP2753741B2 (ja) 電子回路基板の製造方法
JP2007227881A (ja) 複合配線基板及びその製造方法
JP2753744B2 (ja) 電子回路基板の製造方法
JP2753743B2 (ja) 電子回路基板の製造方法
JP2003007367A (ja) 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
JP2006173240A (ja) セラミック基板の製造方法
JP2681328B2 (ja) 回路基板の製造方法
JP2004356308A (ja) 配線基板用絶縁層及びそれを用いた配線基板とその製造方法
JPWO2009151006A1 (ja) セラミック成形体の製造方法
JPH0221157B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12