JPH03109652A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、予め定められたプログラムをプロセッサに実
行させることにより所望のデータ処理を可能とするデー
タ処理装置、更には障害発生を検知する機能を備えたデ
ータ処理装置に係り、例えばマイクロコンピュータシス
テムに適用して有効な技術に関する。

〔従来技術〕

記憶装置内に格納されたプログラムあるいはデータを参
照して動作するマイクロコンピュータシステムにおいて
信頼性の向上は重要な問題である。

この信頼性を向上させる方法としてハードウェアの冗長
構成が知られ、この冗長構成としてプロセッサ（中央処
理装置）の二重化方式が挙げられる。

この方式では、二つのプロセッサを並列接続し、一方を
通常処理用とし、他方を障害監視用に機能させる。通常
処理用プロセッサと障害監視用プロセッサとは平行して
動作するが、障害監視用プロセッサは、システムバスへ
の出力を行うことなく、通常処理用プロセッサの動作状
態と自分自身の動作状態とをバスサイクル毎に比較する
。そしてこの比較において動作状態が等しければ正常動
作と判断し、逆に動作状態が異なれば障害発生と判断す
る。

尚、プロセッサの二重構成の方式について記載された文
献の例としては、昭和６３年１１月１日にＣＱ出版株式
会社より発行された「インタフェース（Ｎα１３８．Ｐ
１６６〜Ｐ１７０）Ｊがある。

〔発明が解決しようとする課題〕

しかしながら上記したプロセッサの二重方式によれば、
障害発生検知のために通常処理用プロセッサと障害監視
用プロセッサとに同一プログラムを実行させる必要があ
り、このために、例えば当該プログラムを格納するメモ
リ等の障害により通常処理用プロセッサが予期せぬ動作
をした場合でも、かかる現象は障害監視用プロセッサに
おいても生ずることになるから、結局通常処理用プロセ
ッサと障害発生用プロセッサとの動作状態は等しくなり
１本来異常動作であるにもかかわらず、障害発生を検知
することができない。

本発明の目的は、障害発生検知機能の向上を図ったデー
タ処理装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、システム異常動作の判別状態が予め格納され
た記憶手段、及びこの記憶手段内の判別情報とプロセッ
サの動作状態とを比較する比較部を含んで成る障害検知
手段を設けてデータ処理装置を構成したものである。

ここで、障害発生の際にプログラムの暴走を防ぐには、
障害発生が検知された場合に上記プロセッサに対して割
込みを要求する割込み要求部を設けるとよい。また、障
害発生の際に障害発生検知手段において独自にエラー処
理を可能とするには、上記プロセッサとは別に、所定の
エラー処理を実行するプロセッサを障害発生検知手段内
に設けるとよい。そして障害発生検知手段及びこの障害
発生検知手段を含むシステム全体の信頼性を更に向上さ
せるには、システム完成後に上記記憶手段を読出し専用
とし、システム異常動作判別情報の書換えを阻止するよ
うにするとよい。

〔作　用〕

上記した手段によれば、障害発生検知に際して参照させ
るシステム異常判別情報が記憶手段に格納されることに
よりその内容が予め特定され、このことが、適確な障害
発生検知を可能とするように作用し、障害発生検知機能
の向−ヒを達成する。

〔実　施　例〕

第」−図には本発明の一実施例であるマイクロコンピュ
ータが示される。

同図に示されるマイクロコンピュータは、特に制限され
ないが、プロセッサ（中央処理装置）１゜メモリ２．Ｉ
／○（インプット／アウトプット）３、及び障害検知手
段４をシステムバス５によって結合して成る。メモリ３
には所定のプログラム及び参照用データが格納されてお
り、プロセッサ１はこのメモリ３内のプログラムを順次
実行し、また必要に応じて参照用データを参照すること
により所望のデータ処理を行う。Ｘ１０３には図示しな
い外部装置例えばデイスプレィやキーボードなどが接続
され、この外部装置とシステムバス５との間でデータの
入出力が可能とされている。

尚、上記システムバス５には、アドレスバス（Ａ−ＢＵ
Ｓ）、コントロールバス（Ｃ−ＢＵＳ）データバス（Ｄ
−ＢＵＳ）が含まれる。

上記障害検知手段４は、上記プロセッサ１の動作状態を
監視することにより障害発生を検知する機能を有し、特
に制限されないが、入力ボート８゜比較条件記憶部９．
比較部１０２割込み要求部１１、プロセッサ１２．及び
ローカルメモリ１３を含んで成る。

丘記入力ボート８は、特に制限されないが、アドレスバ
スＡ−ＢＵＳ上のアドレス信号の一部例えばＡ１５〜Ａ
９及びリード・ライト（Ｒ／Ｗ）信号をアドレスストロ
ーブ信号に同期して障害検知手段４内に取込む機能を有
する。そしてこの入力ポート８を介して取込まれた信号
は、比較部１０において、比較条件記憶部９の記憶情報
と比較されるようになっている。この比較条件記憶部９
には、システム異常判別情報すなわち正常動作時には生
じ得ないシステムバス状態の情報が書込まれており、上
記比較部１０は、入力ポート８からの信号状態と比較条
件記憶部９内の判別情報とを比較することにより障害発
生を検知し、その検知結果として出力信号１−４をアサ
ートする。

上記比較情報記憶部９には複数のレジスタが適用され、
特に制限されないが、第２図に示されるように、上記入
力ポート８からの入力信号に対応する期待論理値列Ａ、
Ｂの組合せを一組の比較条件とする複数組の比較条件が
予め書込まれる。例えば第３図のアドレスマツプに示さ
れるように、域をシステムエリア、その他をユーザエリ
アとした場合に、このシステムエリアへのデータ書込み
は当然にシステム異常動作となり、このような動作を障
害発生として検知可能とするには、第２図における比較
条件１のように期待論理値列Ａとしてｒｌｌ、ｏｏｏｏ
ｏｏＪを、期待論理値列ＢとしてｒｌｌｌｌｌｌｌＯＪ
をそれぞれ比較条件記憶部９内に書込んでおけばよい。

期待論理値列Ａにおいて、Ａ１５〜Ａ９すなわちｒｌｌ
ｏｏｏｏｏＪは第３図におけるシステムエリアの下限ア
ドレスＨ’　Ｃ００Ｏに対応し、また期待論理値列Ｂに
おいて、Ａ１５〜Ａ９すなわちｒｌｌｌｌ−１１１」は
第３図におけるシステムエリアの上限アドレスＨ’　Ｆ
ＦＦＦに対応する。尚、期待論理値列Ａ。

Ｂにおいて最終ビット「０」はライトサイクルを示して
いる。このようにすれば、プロセッサ１によりシステム
エリア例えばＨ’ＥＯＯＯへのライトサイクルが実行さ
れた場合、アドレスバスＡ−ＢＵＳの状態のうち上位２
ビツトが比較条件における上位２ビツト（Ａ１５＝１．
Ａ１４＝１）と一致し、またライトサイクルゆえにＲ／
Ｗ信号がｒＯＪでありこれが比較条件における最終ビッ
ト「０」と一致することにより、当該実行サイクルがシ
ステムエリアへのライトサイクルであること、すなわち
障害発生が検知され、出力信号１４がアサートされる。

尚、上記の例では、システムエリアへのライトサイクル
であることが確認できればよいので、アドレスＡ１３〜
Ａ９の状態は少なくとも比較部１０において実質的な意
味を持たない。

ここで、上記比較条件記憶部９及び比較部１゜が、それ
ぞれ本発明における記憶手段及び比較手段に該当する。

尚、比較条件記憶部９は、システム完成後に読出し専用
メモリとされることで記憶内容の書換えが不能とされる
。

比較部１０の出力信号１４がアサートされると。

割込み要求部１１からプロセッサ１に割込み要求がなさ
れ、この要求によってプロセッサ１での処理は所定の割
込み処理に移行され、その動作が停サートされると、障
害検知手段４内のプロセッサ１２は、ローカルメモリ１
３内の所定のプログラムを実行することによりシステム
バス５のバス権を獲得し、障害発生についてのエラー処
理を実行する。このエラー処理には、ｌ１０４を介して
図示しないデイスプレィなどにエラーメツセージを表示
するための処理が含まれる。

本実施例システムは一枚の基板によって形成することも
できるが、障害検知手段４をシステム本体とは別個の基
板によって形成するようにしてもよい。例えば第４図に
示されるように、マイクロコンピュータシステムにおけ
るプロセッサ搭載用ソケット（ソケットと略称する）１
７を利用して障害検知手段４をシステム本体に付加する
ようにすれば、既存のシステム本体の改造を伴うことな
く障害検知手段４の付加が可能となる。

すなわち、障害検知手段４を形成するための基板１８に
は、入力ポート８や比較部１０などを形成するための半
導体集積回路２０．比較条件記憶ぺを形成するための半
導体メモリ２１・及び障害検知手段４を形成するための
図示しないその他の半導体集積回路などが搭載され、更
にはシステム全体におけるプロセッサ１が載置されてお
り、このプロセッサ１から引出された端子が、システム
本体の基板１６に取付けられたソケット１７に装着され
る。プロセッサ１は基板１８において入力ポート８２割
込み要求部１１．及びプロセッサ１２に接続されること
で、それらとの間での信号のやりとりが可能とされる。

上記実施例によれば以下の作用効果を得ることができる
。

（１）システム異常判別情報が比較条件記憶部９に予め
格納されることにより、この記憶内容が特定され、しか
もこの記憶内容は、例えばメモリ２内のプログラム書換
えなどによってプロセッサ１が期待と異なる動作をした
場合でもその影響を受けずに済む。このため、メモリ２
内のプログラムが書換えられたり破壊された場合、それ
は比較部１０における比較動作しこより確実に検知され
、障害検知機能の向上が図れる。

（２）障害発生が検知された場合にプロセッサ１に対し
て割込みを要求する割込み要求部１１を設けたことによ
り、障害発生の際のプロセッサ１の動作を停止させるこ
とができ、プログラムの暴走を排除できる。

（３）また、障害検知手段４内にプロセッサ１２を設け
たことにより、障害発生が検知された際に障害検知手段
４において独自にエラー処理を行うことができる。

（４）更に、システム完成後に比較条件記憶部９を読出
し専用メモリとすることで、システム異常動作判別情報
の書換えが阻止されることから、障害発生検知手段４を
含むシステム全体の信頼性を更に向上させることができ
る。

（５）そして、システム本体とは別個の基板を用いて障
害発生検知手段４を形成し、それをプロセッサ１のソケ
ット１７を用いてシステム本体に付加することにより、
既存のシステム本体を改造することなく、システム全体
の信頼性の向上を図ることができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更可能であ
る。

例えば障害発生が検知された際にプロセッサ１の動作を
停止し、当該システムにおける通常の処理をプロセッサ
１２に代行させるようにしてもよい。また、アドレスバ
スＡ−ＢＵＳにおける最下位アドレスと最上位アドレス
についての比較条件を比較条件記憶部９に書込むように
してもよい。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、障害発生検知に際して参照されるシステム異
常判別情報が記憶手段に予め格納されることによりその
内容が特定されるので、この記憶内容に基づいて障害発
生の検知を適確に行うことができ、障害発生検知機能の
向上を図ることができろ。

【図面の簡単な説明】

第１図は本発明の一実施例であるマイクロコンピュータ
システムのブロック図、 第２図は本実施例システムにおける比較条件記憶部の記
憶内容の一例を示す説明図、 第３図は本実施例システムにおけるメモリのアドレスマ
ツプ説明図。 第４図は本実施例システム本体への障害検知手段の搭載
例を示す斜視図である。 １．１２・・・プロセッサ、４・・・障害検知手段、９
・・・比較条件記憶部、１０・・・比較部、１１・・・
割込み要求部。 第 １ 図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、予め定められたプログラムを実行することにより所
   望のデータ処理を可能とするプロセッサと、このプロセ
   ッサの動作状態を監視することにより障害発生を検知す
   る障害検知手段とを備えたデータ処理装置であって、上
   記障害検知手段は、システム異常動作の判別情報が予め
   格納された記憶手段、及びこの判別情報と上記プロセッ
   サの動作状態とを比較することにより障害発生を検知す
   る比較手段を含むデータ処理装置。 ２、上記障害検知手段は、障害発生が検知された場合に
   上記プロセッサに対して割込みを要求する割込み要求部
   を含む請求項１記載のデータ処理装置。 ３、上記障害検知手段は、障害発生が検知された場合に
   所定のエラー処理を実行するプロセッサを含む請求項１
   又は２記載のデータ処理装置。 ４、上記記憶手段はシステム完成後に読出し専用とされ
   る請求項１、２又は３記載のデータ処理装置。