JPH03109741A - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JPH03109741A JPH03109741A JP24783189A JP24783189A JPH03109741A JP H03109741 A JPH03109741 A JP H03109741A JP 24783189 A JP24783189 A JP 24783189A JP 24783189 A JP24783189 A JP 24783189A JP H03109741 A JPH03109741 A JP H03109741A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- electrode layer
- transfer electrode
- film
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ゲート絶縁膜が酸化膜のみから形成され、そ
の酸化膜上に複数の転送電極が形成される電荷転送装置
の製造方法に関するものである。
の酸化膜上に複数の転送電極が形成される電荷転送装置
の製造方法に関するものである。
本発明は、半導体基板上に第一の転送電極層と第二の転
送電極層を有する電荷転送装置の製造方法において、半
導体基板上にゲート酸化膜を介して互いに間隔をあけた
パターンで上記第一の転送電極層を形成し、露出した上
記ゲート酸化膜を除去した後、８００〜９５０℃で酸化
して、上記第一の転送電極層の表面と上記ゲート酸化膜
を除去した領域にそれぞれ所望の膜厚の酸化膜を形成し
、次いで、上記第一の転送電極層のパターンの間の上記
酸化膜上に上記第二の転送電極層を形成することにより
、電荷転送部のポテンシャルのばらつきがなく、信号電
荷の転送が良好に行われる電荷転送装置が製造されるも
のである。
送電極層を有する電荷転送装置の製造方法において、半
導体基板上にゲート酸化膜を介して互いに間隔をあけた
パターンで上記第一の転送電極層を形成し、露出した上
記ゲート酸化膜を除去した後、８００〜９５０℃で酸化
して、上記第一の転送電極層の表面と上記ゲート酸化膜
を除去した領域にそれぞれ所望の膜厚の酸化膜を形成し
、次いで、上記第一の転送電極層のパターンの間の上記
酸化膜上に上記第二の転送電極層を形成することにより
、電荷転送部のポテンシャルのばらつきがなく、信号電
荷の転送が良好に行われる電荷転送装置が製造されるも
のである。
インターライン型、フレームインターライン型のＣＯＤ
は、入射光を光電変換する受光部と読み出し部より読み
出された信号電荷を垂直方向に転送するために受光部に
沿って配設される垂直電荷転送部（Ｖレジスタ）とを有
する構造とされる。
は、入射光を光電変換する受光部と読み出し部より読み
出された信号電荷を垂直方向に転送するために受光部に
沿って配設される垂直電荷転送部（Ｖレジスタ）とを有
する構造とされる。
第２図は従来のＣＯＤの一例を示す図であり、垂直電荷
転送部の転送方向の断面図である。第２図に示すよう４
に、シリコン基板１０１上には、ゲート絶縁膜を介して
互いに間隔を空けたパターンで第一のポリシリコン層１
０５が形成される。ゲート絶縁膜は、所謂ＭＯＮＯ３構
造であって、シリコン基板１０１の表面を酸化して形成
されるシリコン酸化膜１０２とそのシリコン酸化膜１０
２上に積層されるシリコン窒化膜１０３及びシリコン窒
化膜１０３の熱酸化により形成される薄いシリコン酸化
膜１０４からなる。そして、第一のポリシリコン層１０
５の表面にはシリコン酸化膜１０６が形成される。
転送部の転送方向の断面図である。第２図に示すよう４
に、シリコン基板１０１上には、ゲート絶縁膜を介して
互いに間隔を空けたパターンで第一のポリシリコン層１
０５が形成される。ゲート絶縁膜は、所謂ＭＯＮＯ３構
造であって、シリコン基板１０１の表面を酸化して形成
されるシリコン酸化膜１０２とそのシリコン酸化膜１０
２上に積層されるシリコン窒化膜１０３及びシリコン窒
化膜１０３の熱酸化により形成される薄いシリコン酸化
膜１０４からなる。そして、第一のポリシリコン層１０
５の表面にはシリコン酸化膜１０６が形成される。
シリコン酸化膜１０６は通常の酸化（酸化温度は約１０
００″Ｃ程度）によって形成されるが、この酸化工程で
、第一のポリシリコン層１０５のパターンの間のゲート
絶縁膜の膜厚が変化しないことが要求される。故に、ゲ
ート絶縁膜として耐酸化性に優れたシリコン窒化膜１０
３を用いることにより、ゲート絶縁膜が殆ど酸化されな
い構造とされる。
００″Ｃ程度）によって形成されるが、この酸化工程で
、第一のポリシリコン層１０５のパターンの間のゲート
絶縁膜の膜厚が変化しないことが要求される。故に、ゲ
ート絶縁膜として耐酸化性に優れたシリコン窒化膜１０
３を用いることにより、ゲート絶縁膜が殆ど酸化されな
い構造とされる。
そして、第一のポリシリコン１１０５の酸化によって膜
厚が変化しなかったゲート絶縁膜上に第二のポリシリコ
ン層１０７が形成される。
厚が変化しなかったゲート絶縁膜上に第二のポリシリコ
ン層１０７が形成される。
〔発明が解決しようとする５題〕
ところが、上述のＭＯＮＯ５構造では、シリコン窒化膜
の所謂メモリ効果が問題となる。即ち、最近の半導体製
造プロセスにおいては、プラズマ装置等の電子を扱う製
造装置が多用されてきており、この為に、ウェハー中に
電子が入り込み、シリコン窒化膜１０３の界面等に電子
がトラップされる。その結果、垂直電荷転送部では最初
の設計値からポテンシャルのズレが生じ、所望のＣＣＤ
動作が行えない等の問題が生じる。
の所謂メモリ効果が問題となる。即ち、最近の半導体製
造プロセスにおいては、プラズマ装置等の電子を扱う製
造装置が多用されてきており、この為に、ウェハー中に
電子が入り込み、シリコン窒化膜１０３の界面等に電子
がトラップされる。その結果、垂直電荷転送部では最初
の設計値からポテンシャルのズレが生じ、所望のＣＣＤ
動作が行えない等の問題が生じる。
そこで、本発明は、上述の従来の実情に鑑みて提案され
たものであうで、電荷転送部のポテンシャル変動がなく
、信号電荷が良好に転送される電荷転送装置の製造方法
を提供することを目的きする。
たものであうで、電荷転送部のポテンシャル変動がなく
、信号電荷が良好に転送される電荷転送装置の製造方法
を提供することを目的きする。
上述の目的を達成するために、本発明の電荷転送装置の
製造方法は、半導体基板上に酸化膜を形成する工程と、
その酸化股上に第一の転送電極層を形成して該第一の転
送電極層を互いに間隔を空けたパターンにバターニング
する工程と、その第一の転送電極層のパターンの間で露
出する酸化膜を除去する工程と、８００〜９５０°Ｃで
酸化を行って上記第一の転送電極層を覆う酸化膜を形成
すると共に、上記酸化膜が除去された領域に上記第一の
転送電極層の下部の酸化膜と略等しい膜厚の酸化膜を形
成する工程と、上記第一の転送電極層のパターンの間の
酸化膜上に第二の転送電極層を形成し、パターニングす
る工程とを有することを特徴とする。
製造方法は、半導体基板上に酸化膜を形成する工程と、
その酸化股上に第一の転送電極層を形成して該第一の転
送電極層を互いに間隔を空けたパターンにバターニング
する工程と、その第一の転送電極層のパターンの間で露
出する酸化膜を除去する工程と、８００〜９５０°Ｃで
酸化を行って上記第一の転送電極層を覆う酸化膜を形成
すると共に、上記酸化膜が除去された領域に上記第一の
転送電極層の下部の酸化膜と略等しい膜厚の酸化膜を形
成する工程と、上記第一の転送電極層のパターンの間の
酸化膜上に第二の転送電極層を形成し、パターニングす
る工程とを有することを特徴とする。
なお、第一の転送電極層及び第二の転送電極層の材料と
しては、該材料の熱酸化によって上記酸化膜が得られる
ような材料であれば良く、例えばポリシリコン層等が使
用可能である。
しては、該材料の熱酸化によって上記酸化膜が得られる
ような材料であれば良く、例えばポリシリコン層等が使
用可能である。
本発明の電荷転送装置は、従来のＭＯＮＯ３構造と異な
り、転送電極のゲート絶縁膜が酸化膜のみとされる。従
って、シリコン窒化膜による電子のトラップ現象が防止
されるので、電荷転送部のポテンシャル変動が起こる虞
れがない。
り、転送電極のゲート絶縁膜が酸化膜のみとされる。従
って、シリコン窒化膜による電子のトラップ現象が防止
されるので、電荷転送部のポテンシャル変動が起こる虞
れがない。
また、第一の転送電極層の表面を熱酸化して形成される
酸化膜は転送電極同士の間のリーク電流の発圧を防止す
るために、充分な膜厚であることが要求される。一方、
この熱酸化によって露出した半導体基板上に形成される
酸化膜は、既に形成された第一の転送電極層の下部の酸
化膜と等しい膜厚でなければならない。ところが、酸化
温度が約ｔｏｏｏ°Ｃ程度である通常の熱酸化では、−
度でそれぞれの領域に所定の膜厚の酸化膜を形成するこ
とは不可能である。
酸化膜は転送電極同士の間のリーク電流の発圧を防止す
るために、充分な膜厚であることが要求される。一方、
この熱酸化によって露出した半導体基板上に形成される
酸化膜は、既に形成された第一の転送電極層の下部の酸
化膜と等しい膜厚でなければならない。ところが、酸化
温度が約ｔｏｏｏ°Ｃ程度である通常の熱酸化では、−
度でそれぞれの領域に所定の膜厚の酸化膜を形成するこ
とは不可能である。
そこで、酸化温度をより低温である８００〜９５０°Ｃ
に制御する。これにより、第一の転送電極層の表面の酸
化速度は半導体基板の表面の酸化速度より大きくなる。
に制御する。これにより、第一の転送電極層の表面の酸
化速度は半導体基板の表面の酸化速度より大きくなる。
このような酸化速度の差を利用することにより、所望の
膜厚の酸化膜を形成することが可能とされ、第二の転送
電極層のゲート絶縁膜は第一の転送電極層の下部のゲー
ト絶縁膜と膜厚が等しくされる。
膜厚の酸化膜を形成することが可能とされ、第二の転送
電極層のゲート絶縁膜は第一の転送電極層の下部のゲー
ト絶縁膜と膜厚が等しくされる。
（実施例）
本発明の好適な実施例を図面を参照しながら説明する。
本実施例は、２層のポリシリコン層をバターニングして
転送電極が形成される電荷転送装置を製造する例である
。
転送電極が形成される電荷転送装置を製造する例である
。
先ず、第１図（ａ）に示すように、単結晶シリコンから
なるシリコン基板１上に通常の熱酸化により所定の膜厚
ｄ、のシリコン酸化膜２を形成する。
なるシリコン基板１上に通常の熱酸化により所定の膜厚
ｄ、のシリコン酸化膜２を形成する。
その膜厚ｄ１はゲート酸化膜として機能するための厚み
とされる。このシリコン酸化Ｍ２上全面にポリシリコン
層を例えばＣＶＤ法により、成長させる。ポリシリコン
層の成長後、レジスト層の選択露光、現像によりマスク
を形成し、そのマスクを用いて例えばＲＩＥ法によって
バターニングする。そのポリシリコン層をバターニング
して得られる第一の転送電極層３のパターンは、第二の
転送電極の分だけ互いに間閘を空けたパターンとされる
。
とされる。このシリコン酸化Ｍ２上全面にポリシリコン
層を例えばＣＶＤ法により、成長させる。ポリシリコン
層の成長後、レジスト層の選択露光、現像によりマスク
を形成し、そのマスクを用いて例えばＲＩＥ法によって
バターニングする。そのポリシリコン層をバターニング
して得られる第一の転送電極層３のパターンは、第二の
転送電極の分だけ互いに間閘を空けたパターンとされる
。
次に、第１図（ｂ）に示すように、上記第一の転送電極
層３のパターンの間で露出したシリコン酸化膜２をエツ
チング除去する。このエツチングによって上記第一の転
送電極層３の下部のシリコン酸化膜２が残存し、第一の
転送電極層３の間ではシリコン基板１が露出する。その
残存するシリコン酸化膜２は第一の転送電極３のゲート
絶縁膜として機能することになる。
層３のパターンの間で露出したシリコン酸化膜２をエツ
チング除去する。このエツチングによって上記第一の転
送電極層３の下部のシリコン酸化膜２が残存し、第一の
転送電極層３の間ではシリコン基板１が露出する。その
残存するシリコン酸化膜２は第一の転送電極３のゲート
絶縁膜として機能することになる。
続いて、第１図（ｃ）に示すように、第一の転送電極層
３上を含む全面を８００〜９５０°Ｃで酸化して、シリ
コン酸化膜４を形成する。このシリコン酸化膜４はシリ
コン酸化Ｍ２が除去された領域ではシリコン基板１の表
面が酸化され、それ以外の領域では第一の転送電極層３
をなすポリシリコン層が酸化されたものである。シリコ
ン酸化膜４は温度制御による単結晶シリコンとポリシリ
コン層の酸化速度の差を利用してそれぞれの領域におい
て所望の膜厚に形成される。例えば、シリコン酸化膜２
の膜厚ｄ１が５００λ程度である時、８００〜９５０°
Ｃの温度制御を行ワて、シリコン酸化膜２が除去された
単結晶のシリコン基板１を酸化して得られる酸化膜の膜
厚ｄ２が５００人程変色あり、ポリシリコン層である第
一の転送電極層３を酸化して得られる酸化膜の膜ｒ！ｉ
、ｄ、が１５００人であるシリコン酸化膜４が形成され
る。
３上を含む全面を８００〜９５０°Ｃで酸化して、シリ
コン酸化膜４を形成する。このシリコン酸化膜４はシリ
コン酸化Ｍ２が除去された領域ではシリコン基板１の表
面が酸化され、それ以外の領域では第一の転送電極層３
をなすポリシリコン層が酸化されたものである。シリコ
ン酸化膜４は温度制御による単結晶シリコンとポリシリ
コン層の酸化速度の差を利用してそれぞれの領域におい
て所望の膜厚に形成される。例えば、シリコン酸化膜２
の膜厚ｄ１が５００λ程度である時、８００〜９５０°
Ｃの温度制御を行ワて、シリコン酸化膜２が除去された
単結晶のシリコン基板１を酸化して得られる酸化膜の膜
厚ｄ２が５００人程変色あり、ポリシリコン層である第
一の転送電極層３を酸化して得られる酸化膜の膜ｒ！ｉ
、ｄ、が１５００人であるシリコン酸化膜４が形成され
る。
このような比較的低い温度の酸化によって、シリコン酸
化膜２が除去された領域におけるシリコン酸化１１１４
の膜厚ｄ工は第一の転送電極層３の下部のシリコン酸化
膜２の膜厚ｄ１と等しくされ、且つ、第一の転送電極層
３の表面のシリコン酸化ｌＩ！４の膜厚ｄ、は層間の耐
圧を得るのに充分な膜厚とされる。酸化温度を調節する
こで膜厚の比がｄｔ ／ｄ３ ＝１／２〜！／７とされ
るようにシリコン酸化膜４を形成することが可能である
。ここで、温度調節は、ｄｘ／ｄｓの値が大きい場合は
酸化温度を高＜＃Ｎ節し、逆に小さい場合には８００°
Ｃに近い温度を用いる。
化膜２が除去された領域におけるシリコン酸化１１１４
の膜厚ｄ工は第一の転送電極層３の下部のシリコン酸化
膜２の膜厚ｄ１と等しくされ、且つ、第一の転送電極層
３の表面のシリコン酸化ｌＩ！４の膜厚ｄ、は層間の耐
圧を得るのに充分な膜厚とされる。酸化温度を調節する
こで膜厚の比がｄｔ ／ｄ３ ＝１／２〜！／７とされ
るようにシリコン酸化膜４を形成することが可能である
。ここで、温度調節は、ｄｘ／ｄｓの値が大きい場合は
酸化温度を高＜＃Ｎ節し、逆に小さい場合には８００°
Ｃに近い温度を用いる。
このような酸化温度の調節により、シリコン酸化膜４の
膜厚ｄ２が第一の転送電極Ｎ３の下部シリコン酸化膜２
の膜厚ｄ１ と等しくされるので、それぞれの電荷転送
部のポテンシャルが等しくされる。また同時に、転送電
極間の耐圧も得られる。
膜厚ｄ２が第一の転送電極Ｎ３の下部シリコン酸化膜２
の膜厚ｄ１ と等しくされるので、それぞれの電荷転送
部のポテンシャルが等しくされる。また同時に、転送電
極間の耐圧も得られる。
次に、全面にポリシリコン層を例えばＣＶＤ法により、
成長させる。ポリシリコン層の成長後、レジスト層の選
択露光、現像によりマスクを形成し、そのマスクを用い
て例えばＲＩＥ法によってパターニングする。第１図（
ｄ）に示すように、そのポリシリコン層の端部が第一の
転送電極層３と重なるようなパターンで第一の転送電極
Ｎ３の間のシリコン酸化膜２上に第二の転送電極層５が
形成される。そして、第二の転送電極層５上を含む全面
を酸化して熱酸化膜６を形成する。
成長させる。ポリシリコン層の成長後、レジスト層の選
択露光、現像によりマスクを形成し、そのマスクを用い
て例えばＲＩＥ法によってパターニングする。第１図（
ｄ）に示すように、そのポリシリコン層の端部が第一の
転送電極層３と重なるようなパターンで第一の転送電極
Ｎ３の間のシリコン酸化膜２上に第二の転送電極層５が
形成される。そして、第二の転送電極層５上を含む全面
を酸化して熱酸化膜６を形成する。
以上のように、本実施例の電荷転送装置の製造方法によ
れば、ゲート絶縁膜にシリコン窒化膜を用いないので、
電子のトラップ現象による電荷転送部のポテンシャル変
動が生じる虞がない、また、温度制御を行って所要の膜
厚のゲート酸化膜が形成されるので、転送電極間の耐圧
が確保されると同時に、信号電荷が良好に転送される電
荷転送装置が得られる。
れば、ゲート絶縁膜にシリコン窒化膜を用いないので、
電子のトラップ現象による電荷転送部のポテンシャル変
動が生じる虞がない、また、温度制御を行って所要の膜
厚のゲート酸化膜が形成されるので、転送電極間の耐圧
が確保されると同時に、信号電荷が良好に転送される電
荷転送装置が得られる。
〔発明の効果］
本発明の電荷転送装置の製造方法によれば、従来のＭＯ
ＮＯ３構造を有する電荷転送部では、不可避的に生じた
トラップ現象によるポテンシャル変動が防止される。こ
のため、電荷転送装置の転送効率が向上する。また、転
送電極のゲート絶縁膜は・−層の酸化膜のみとされるの
で、製造工程が簡略化される。
ＮＯ３構造を有する電荷転送部では、不可避的に生じた
トラップ現象によるポテンシャル変動が防止される。こ
のため、電荷転送装置の転送効率が向上する。また、転
送電極のゲート絶縁膜は・−層の酸化膜のみとされるの
で、製造工程が簡略化される。
第１図（ａ）乃至第１図（ｄ）は本発明の電荷転送装置
の製造方法にかかる一例を作業工程順に説明するための
それぞれ工程断面図である。 第２図は従来の電荷転送装置の断面図である。 ｌ・・・シリコン基板 ２．４・・・シリコン酸化膜 ３・・・第一の転送電極層 ５・・・第二の転送電極層 ６・・・熱酸化膜
の製造方法にかかる一例を作業工程順に説明するための
それぞれ工程断面図である。 第２図は従来の電荷転送装置の断面図である。 ｌ・・・シリコン基板 ２．４・・・シリコン酸化膜 ３・・・第一の転送電極層 ５・・・第二の転送電極層 ６・・・熱酸化膜
Claims (1)
- 【特許請求の範囲】 半導体基板上に酸化膜を形成する工程と、 その酸化膜上に第一の転送電極層を形成して該第一の転
送電極層を互いに間隔を空けたパターンにパターニング
する工程と、 その第一の転送電極層のパターンの間で露出する酸化膜
を除去する工程と、 ８００〜９５０℃で酸化を行って上記第一の転送電極層
を覆う酸化膜を形成すると共に、上記酸化膜が除去され
た領域に上記第一の転送電極層の下部の酸化膜と略等し
い膜厚の酸化膜を形成する工程と、 上記第一の転送電極層のパターンの間の酸化膜上に第二
の転送電極層を形成し、パターニングする工程とを有す
ることを特徴とする電荷転送装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24783189A JPH03109741A (ja) | 1989-09-22 | 1989-09-22 | 電荷転送装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24783189A JPH03109741A (ja) | 1989-09-22 | 1989-09-22 | 電荷転送装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03109741A true JPH03109741A (ja) | 1991-05-09 |
Family
ID=17169323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24783189A Pending JPH03109741A (ja) | 1989-09-22 | 1989-09-22 | 電荷転送装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03109741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188106A (ja) * | 2008-02-05 | 2009-08-20 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
-
1989
- 1989-09-22 JP JP24783189A patent/JPH03109741A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188106A (ja) * | 2008-02-05 | 2009-08-20 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0472763A (ja) | 半導体装置およびその製造方法 | |
| JPH03109741A (ja) | 電荷転送装置の製造方法 | |
| JPS61174666A (ja) | 半導体装置 | |
| KR100236910B1 (ko) | 고집적 반도체 기억소자의 메모리셀어레이 제조방법 | |
| JPH1131812A (ja) | 電荷転送装置およびその製造方法 | |
| KR100311490B1 (ko) | 고체촬상소자의제조방법 | |
| JPH0684939A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPH0832058A (ja) | 半導体装置の製造方法 | |
| TW442970B (en) | Manufacturing method of split-gate flash memory having periphery transistor | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS63308385A (ja) | 埋込みゲ−ト型電界効果トランジスタの製造方法 | |
| JPH03156956A (ja) | 半導体装置の製造方法 | |
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPH0349236A (ja) | Ｍｏｓトランジスタの製造方法 | |
| WO1981001485A1 (en) | Narrow channel field effect semiconductor devices and methods for making | |
| JP2663516B2 (ja) | 半導体素子の製造方法 | |
| KR19980053674A (ko) | 반도체 소자의 제조방법 | |
| JPS616866A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPH02304937A (ja) | Ｍｏｓ型電界効果トランジスタの形成法 | |
| KR20000052050A (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| JPH01173645A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| KR19980058389A (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH0513471A (ja) | 電荷転送装置の製造方法 | |
| JPS63144544A (ja) | 半導体素子間分離領域の形成方法 |