JPH03109794A - チップ部品実装電子回路 - Google Patents
チップ部品実装電子回路Info
- Publication number
- JPH03109794A JPH03109794A JP24838689A JP24838689A JPH03109794A JP H03109794 A JPH03109794 A JP H03109794A JP 24838689 A JP24838689 A JP 24838689A JP 24838689 A JP24838689 A JP 24838689A JP H03109794 A JPH03109794 A JP H03109794A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- chip component
- chip parts
- electronic circuit
- sintered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は基板上にチップ部品が実装された電子回路、例
えば第３図に示すように、基板２上に形成された導体パ
ターン４にチップ部品６が電気的接続を維持して取付け
られているハイブリッドＩＣの改良に関する。
えば第３図に示すように、基板２上に形成された導体パ
ターン４にチップ部品６が電気的接続を維持して取付け
られているハイブリッドＩＣの改良に関する。
［従来の技術１
従来のチップ部品実装電子回路は、基板に形成された導
体パターンに外部電極を有するチップ部品が半田付によ
って取付けられていた。これは例えば特開昭５５−６８
６９８号公報に開示されている。
体パターンに外部電極を有するチップ部品が半田付によ
って取付けられていた。これは例えば特開昭５５−６８
６９８号公報に開示されている。
［発明が解決しようとする課題］
第５図は従来の接合方法によった場合のチップ部品取付
部の断面を示したものであり、基板２上に形成された導
体パターン４に外部電極６ａを有するチップ部品６が半
田８によって取付けられている。
部の断面を示したものであり、基板２上に形成された導
体パターン４に外部電極６ａを有するチップ部品６が半
田８によって取付けられている。
一般に導体パターンはＡｑ（銀）を含むものであり、／
ｌとＰｄ（パラジウム）とで組成されることが多い。ま
たチップ部品の電極もＡｑ−Ｐｄ組成をもつ。一方、半
田はＰｂ（鉛）−８ｎ（スズ）の組成をもつ。ここでＡ
ｇと３ｎは拡散し易い金属であり、半田付の過程で導体
パターン４と半田８間及び半田８と電ａｊ６ａｌＡにＡ
Ｑ−３ｒｌが相互に拡散したＡｇ−８ｎ層１０，１０が
形成され易い。ＡＱ−８ｎはＡｇ−Ｐｄに比べると固く
て脆い性質を持っているため、この部分では僅かの応力
によりクラックが入り易くなる。さらに半田付終了後加
熱・冷却試験を実施すると前記相互拡散が促進される。
ｌとＰｄ（パラジウム）とで組成されることが多い。ま
たチップ部品の電極もＡｑ−Ｐｄ組成をもつ。一方、半
田はＰｂ（鉛）−８ｎ（スズ）の組成をもつ。ここでＡ
ｇと３ｎは拡散し易い金属であり、半田付の過程で導体
パターン４と半田８間及び半田８と電ａｊ６ａｌＡにＡ
Ｑ−３ｒｌが相互に拡散したＡｇ−８ｎ層１０，１０が
形成され易い。ＡＱ−８ｎはＡｇ−Ｐｄに比べると固く
て脆い性質を持っているため、この部分では僅かの応力
によりクラックが入り易くなる。さらに半田付終了後加
熱・冷却試験を実施すると前記相互拡散が促進される。
法衣に示すように、半田と他の物質の各熱膨脹率に差異
があり、その差に伴う熱応力の発生は避けられず、この
熱応力発生が繰り返されていると接合強度の低下と応力
集中とによって導体パターンにクラックが発生し、断線
が生じ易い。
があり、その差に伴う熱応力の発生は避けられず、この
熱応力発生が繰り返されていると接合強度の低下と応力
集中とによって導体パターンにクラックが発生し、断線
が生じ易い。
本発明の目的は異種金属の拡散によって生じる接合強度
の低下を防止して、より信頼性の高いチップ部品を実装
した電子回路を提供することにある。
の低下を防止して、より信頼性の高いチップ部品を実装
した電子回路を提供することにある。
［課題を解決するための手段］
上記目的を実現するために、本発明では基板と、該基板
上に形成された導体パターンと、該基板上に実装された
チップ部品とを有し、該チップ部品は該導体パターンに
対し、該導体パターンと同一組成を有する焼結体ににっ
て電気的、機械的に接続されているチップ部品実装電子
回路を創作した。
上に形成された導体パターンと、該基板上に実装された
チップ部品とを有し、該チップ部品は該導体パターンに
対し、該導体パターンと同一組成を有する焼結体ににっ
て電気的、機械的に接続されているチップ部品実装電子
回路を創作した。
［作 用］
本発明に係るチップ部品実装電子回路によると、チップ
部品は導体パターンに対し、該導体パターンと同一組成
を有する焼結体によって取付けられている。このため異
種金属の拡散にょ全接合強度の低下が生じることはない
。また半田が使用されていないために熱応力による応力
集中の度合を低下させることができ、クラックの発生を
防止することができる。
部品は導体パターンに対し、該導体パターンと同一組成
を有する焼結体によって取付けられている。このため異
種金属の拡散にょ全接合強度の低下が生じることはない
。また半田が使用されていないために熱応力による応力
集中の度合を低下させることができ、クラックの発生を
防止することができる。
［実施例］
次に本発明を具現化した一実施例について説明する。
第４図は製造工程を示す図であり、それで得られる電子
回路のチップ部品取付部の拡大断面が第１図に示される
。工程Ｓ１ではアルミナ基板２上に所望のパターンでＡ
ａ−Ｐｄペーストが印刷され、Ｓ２で乾燥された後Ｓ３
で焼成され、アルミナ基板２上に導体パターン４が所望
のパターンで形成される。工程Ｓ４では所望の抵抗値を
もつペーストが所望の位置、形状で導体パターン４が形
成されているアルミナ基板２上に印刷される。これは工
程Ｓ５で乾燥される。
回路のチップ部品取付部の拡大断面が第１図に示される
。工程Ｓ１ではアルミナ基板２上に所望のパターンでＡ
ａ−Ｐｄペーストが印刷され、Ｓ２で乾燥された後Ｓ３
で焼成され、アルミナ基板２上に導体パターン４が所望
のパターンで形成される。工程Ｓ４では所望の抵抗値を
もつペーストが所望の位置、形状で導体パターン４が形
成されているアルミナ基板２上に印刷される。これは工
程Ｓ５で乾燥される。
一方、同上工程とは別に、チップ部品６の取付準備が実
施される。ここでチップ部品６とは例えばアルミナ系抵
抗体のブロック、あるいはチタン酸バリウム系の１電休
のブロックであり、それ自体としては電極を有していな
い。そこで同ブロックに電極を形成するため、及び同電
極を介してチップ部品６を導体パターン４に取付けるた
めに第２図に模式的に示すように、同上チップ部品に形
成する電極の位置を△ｑ−Ｐｄペースト中に浸漬する（
工程８６）、このペーストは工程１で用いるものと同一
のものである。この状態のチップ部品６を工程Ｓ５で乾
燥処理が終了した基板の所望位置に実装する（工程８７
）。チップ部品６が載置された状態で基板は焼成される
（工程Ｓ８）。
施される。ここでチップ部品６とは例えばアルミナ系抵
抗体のブロック、あるいはチタン酸バリウム系の１電休
のブロックであり、それ自体としては電極を有していな
い。そこで同ブロックに電極を形成するため、及び同電
極を介してチップ部品６を導体パターン４に取付けるた
めに第２図に模式的に示すように、同上チップ部品に形
成する電極の位置を△ｑ−Ｐｄペースト中に浸漬する（
工程８６）、このペーストは工程１で用いるものと同一
のものである。この状態のチップ部品６を工程Ｓ５で乾
燥処理が終了した基板の所望位置に実装する（工程８７
）。チップ部品６が載置された状態で基板は焼成される
（工程Ｓ８）。
この焼成工程では工程Ｓ４で印刷された抵抗体が焼成さ
れると同時に、■稈Ｓ６でデツプ部品６の電極位置に塗
布されていたＡｏ−Ｐｄペーストが焼成されてチップ部
品６には電極が形成されるとともに導体パターン４に固
定される。このようにして得られた取付部の拡大断面が
第１図に示される。
れると同時に、■稈Ｓ６でデツプ部品６の電極位置に塗
布されていたＡｏ−Ｐｄペーストが焼成されてチップ部
品６には電極が形成されるとともに導体パターン４に固
定される。このようにして得られた取付部の拡大断面が
第１図に示される。
工程８９〜１１は任意のものであり、必要に応じてチッ
プ部品に保護膜が形成される。
プ部品に保護膜が形成される。
工程８１２はチップ部品の抵抗値を所望の値に調整する
工程であり、チップ部品の外周に溝を形成することによ
り所望抵抗値に調整される。なおチップ部品が誘電体の
場合は所望のコンデンサ容量となるようにチップ外周が
削り込まれる。
工程であり、チップ部品の外周に溝を形成することによ
り所望抵抗値に調整される。なおチップ部品が誘電体の
場合は所望のコンデンサ容量となるようにチップ外周が
削り込まれる。
工程３２０，２１．２２は従来方法によるときの製造工
程であり、この場合工程Ｓ６．７は実施されない。
程であり、この場合工程Ｓ６．７は実施されない。
工程８２０ではチップ部品を実装する位置に半田を印刷
し、ついでチップ部品を実装した後工程８２２で全体を
加熱して半田付を行なう。
し、ついでチップ部品を実装した後工程８２２で全体を
加熱して半田付を行なう。
従来の方法によると、工程８３，８．２２の少なくとも
３回の加熱工程が必要であったのに対し、本実施例の方
法によると８３．８の２回の加熱で済むことが認められ
る。
３回の加熱工程が必要であったのに対し、本実施例の方
法によると８３．８の２回の加熱で済むことが認められ
る。
なお本実施例、は−枚の基板上に多数の電子回路単位を
作成する場合を示しているので工程８１３で電子回路単
位毎に分割されて工程３１４で完成品が１ｑられる。
作成する場合を示しているので工程８１３で電子回路単
位毎に分割されて工程３１４で完成品が１ｑられる。
さて、本実施例による電子回路では第１図によく示され
ているようにチップ部品６がＡｑ−Ｐｄ系の焼結体によ
ってＡｇ−Ｐｄ系の導体パターンに接続されている。こ
のため、異種金属の拡散現象は生じず、それに伴う接合
強度の低下は生じない。
ているようにチップ部品６がＡｑ−Ｐｄ系の焼結体によ
ってＡｇ−Ｐｄ系の導体パターンに接続されている。こ
のため、異種金属の拡散現象は生じず、それに伴う接合
強度の低下は生じない。
［発明の効果］
本発明によると、チップ部品が導体パターンに対して導
体パターンと同一組成をもつ焼結体によって取付けられ
る。このため接合部において異種金属の拡散が生じて接
合強度が低下することはなく、信頼性の高い接合が（ｑ
られる。これにより加熱・冷却が繰返される厳しい使用
環境のもとにあっても、信頼して用いることができる。
体パターンと同一組成をもつ焼結体によって取付けられ
る。このため接合部において異種金属の拡散が生じて接
合強度が低下することはなく、信頼性の高い接合が（ｑ
られる。これにより加熱・冷却が繰返される厳しい使用
環境のもとにあっても、信頼して用いることができる。
第１図は本発明に係るチップ部品取付部の拡大断面図、
第２図はチップ部品の取付けのためにペースト中に浸漬
する様子を示す図、第３図は本発明が適用されるハイブ
リッド【Ｃの一例を示す図、第４図は本発明の電子回路
を完成するための■稈図、第５図は従来品のチップ部品
取付部の拡大断面図である。 ２・・・基板 ４・・・導体パターン ６・・・チップ部品 １４・・・焼 結 体
第２図はチップ部品の取付けのためにペースト中に浸漬
する様子を示す図、第３図は本発明が適用されるハイブ
リッド【Ｃの一例を示す図、第４図は本発明の電子回路
を完成するための■稈図、第５図は従来品のチップ部品
取付部の拡大断面図である。 ２・・・基板 ４・・・導体パターン ６・・・チップ部品 １４・・・焼 結 体
Claims (1)
- 【特許請求の範囲】 基板と、 該基板上に形成された導体パターンと、 該基板上に実装されたチップ部品とを有し、該チツプ部
品は該導体パターンに対し、該導体パターンと同一組成
を有する焼結体によつて電気的、機械的に接続されてい
るチップ部品実装電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24838689A JPH03109794A (ja) | 1989-09-25 | 1989-09-25 | チップ部品実装電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24838689A JPH03109794A (ja) | 1989-09-25 | 1989-09-25 | チップ部品実装電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03109794A true JPH03109794A (ja) | 1991-05-09 |
Family
ID=17177334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24838689A Pending JPH03109794A (ja) | 1989-09-25 | 1989-09-25 | チップ部品実装電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03109794A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006027876A1 (ja) * | 2004-09-03 | 2006-03-16 | Murata Manufacturing Co., Ltd. | チップ型電子部品を搭載したセラミック基板及びその製造方法 |
| WO2006030562A1 (ja) * | 2004-09-13 | 2006-03-23 | Murata Manufacturing Co., Ltd. | チップ型電子部品内蔵型多層基板及びその製造方法 |
-
1989
- 1989-09-25 JP JP24838689A patent/JPH03109794A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006027876A1 (ja) * | 2004-09-03 | 2006-03-16 | Murata Manufacturing Co., Ltd. | チップ型電子部品を搭載したセラミック基板及びその製造方法 |
| KR100853144B1 (ko) * | 2004-09-03 | 2008-08-20 | 가부시키가이샤 무라타 세이사쿠쇼 | 칩형 전자부품을 탑재한 세라믹 기판 및 그 제조방법 |
| WO2006030562A1 (ja) * | 2004-09-13 | 2006-03-23 | Murata Manufacturing Co., Ltd. | チップ型電子部品内蔵型多層基板及びその製造方法 |
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000031022A (ko) | 어레이형 다중 칩 부품 | |
| JP3661160B2 (ja) | サーミスタ | |
| JPH03109794A (ja) | チップ部品実装電子回路 | |
| JPH0818285A (ja) | 表面実装部品の実装装置とその実装方法 | |
| JPH0410601A (ja) | 厚膜抵抗部品及びその製造方法 | |
| JPH02250392A (ja) | 配線基板の製造方法 | |
| JPH05283280A (ja) | チップ型積層セラミックコンデンサ | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH07211509A (ja) | チップ抵抗器とその製造方法 | |
| JPS63169798A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JP2000068103A (ja) | チップ型電子部品 | |
| KR940002597Y1 (ko) | 칩형 저항기 | |
| JP3457247B2 (ja) | セラミック回路基板 | |
| JP2748180B2 (ja) | 集積回路パッケージの製造法 | |
| JPH05343604A (ja) | ハイブリッドｉｃとその製造方法 | |
| JP2000173805A (ja) | ヒューズ付き抵抗器とその製造方法 | |
| JPH0298187A (ja) | 厚膜集積回路およびその製造方法 | |
| JP2000188203A (ja) | 抵抗器およびその製造方法 | |
| JP2005150652A (ja) | 回路基板 | |
| JPH04125994A (ja) | セラミック多層基板およびその製造方法 | |
| JPH0818240A (ja) | 厚膜回路基板 | |
| JPH05144602A (ja) | 角形チツプ抵抗器 | |
| JPH02296312A (ja) | 電子部品およびその製造方法 |