JPH03110558U - - Google Patents
Info
- Publication number
- JPH03110558U JPH03110558U JP1859690U JP1859690U JPH03110558U JP H03110558 U JPH03110558 U JP H03110558U JP 1859690 U JP1859690 U JP 1859690U JP 1859690 U JP1859690 U JP 1859690U JP H03110558 U JPH03110558 U JP H03110558U
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- output terminal
- input terminal
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
第１図は本考案の一実施例を示す回路図、第２
図は従来の積分回路図、第３図は従来の比例積分
回路図である。 ＯＰ……演算増幅器、Ｒｉ……入力抵抗、Ｒｆ
……帰還抵抗、Ｃｆ……帰還コンデンサ、Ｄ１，
Ｄ２……ダイオード、ＳＷｒ……ＦＥＴスイツチ
。
図は従来の積分回路図、第３図は従来の比例積分
回路図である。 ＯＰ……演算増幅器、Ｒｉ……入力抵抗、Ｒｆ
……帰還抵抗、Ｃｆ……帰還コンデンサ、Ｄ１，
Ｄ２……ダイオード、ＳＷｒ……ＦＥＴスイツチ
。
Claims (1)
- 信号入力端子と演算増幅器の入力端子間に接続
された入力回路と、前記演算増幅器の反転入力端
子と出力端子間に接続されたリセツト用アナログ
スイツチと、前記演算増幅器の出力端子と信号出
力端子間に接続されたダイオードと、前記演算増
幅器の入力端子と信号出力端子間に接続された帰
還回路とを備えたことを特徴とする演算回路のリ
セツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1859690U JPH03110558U (ja) | 1990-02-26 | 1990-02-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1859690U JPH03110558U (ja) | 1990-02-26 | 1990-02-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110558U true JPH03110558U (ja) | 1991-11-13 |
Family
ID=31521750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1859690U Pending JPH03110558U (ja) | 1990-02-26 | 1990-02-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110558U (ja) |
-
1990
- 1990-02-26 JP JP1859690U patent/JPH03110558U/ja active Pending