JPH03110623A - Interface connection method - Google Patents
Interface connection methodInfo
- Publication number
- JPH03110623A JPH03110623A JP24876189A JP24876189A JPH03110623A JP H03110623 A JPH03110623 A JP H03110623A JP 24876189 A JP24876189 A JP 24876189A JP 24876189 A JP24876189 A JP 24876189A JP H03110623 A JPH03110623 A JP H03110623A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- host computer
- dma
- data
- graphic terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
Description
〔産業上の利用分野］
本発明は、１６ビットパラレルインタフェースとグラフ
ィックターミナルとの接続に関する。
〔従来の技術］
従来、ＤＥＣ社製ＤＲＩＩ−Ｗ又はＤＲＶｌｌ−ＷＡ、
もしくはその他のメーカー製のＤＲｌｌ−Ｗ又はＤＲＶ
ＩＩ−Ｗ、ｌ、：準拠した１６ビットパラレルインタフ
ェースが知られていた。しかし、これらとグラフィック
ターミナルを接続する方法は存在しなかった。そのため
、これの接続方法が要望されていた。
ここで、ＤＲＩＩ−Ｗについて説明すると、これは、Ｄ
ＥＣ社製の汎用ユニバス、ダイレクトメモリアクセス（
Ｄ′ＭＡ）デバイスでＶＡＸコンピュータ又はＦＤＰ−
１１のコンピュータのユニバスに接続して使用される１
６ビットパラレルインタフェースの名称である。また、
ＤＲＶＩ １−ＷＡは、内部で接続される相手がＱバス
である以外はＤＲＩＩ−Ｗと同様の機能を有している。
［発明が解決しようとする課題〕
本発明は上記の要望を満たすことを目的としており、Ｄ
ＲＩＩ−Ｗ又はＤＲＶＩＩ−ＷＡ及びそれらに準拠した
インタフェースから、グラフィックターミナルへのデー
タ転送を行うこと、及びグラフィックターミナルから、
ＤＲｌｌ−Ｗ又はＤＲＶＩＩ−ＷＡ及びそれらに準拠し
たインクフェースへのデータ転送を行うことを目的とし
ている。[Industrial Field of Application] The present invention relates to a connection between a 16-bit parallel interface and a graphic terminal. [Prior art] Conventionally, DEC's DRII-W or DRVll-WA,
or DRll-W or DRV made by other manufacturers
II-W,l,: compliant 16-bit parallel interfaces were known. However, there was no way to connect these to a graphic terminal. Therefore, there has been a demand for a connection method for this. Here, to explain DRII-W, this is D
EC's general-purpose unibus, direct memory access (
D'MA) device on a VAX computer or FDP-
1 used by connecting to the Unibus of 11 computers
This is the name of the 6-bit parallel interface. Also,
DRVI 1-WA has the same functions as DRII-W except that the Q bus is connected internally. [Problem to be solved by the invention] The present invention aims to satisfy the above requirements, and
Transferring data from RII-W or DRVII-WA and interfaces compliant therewith to a graphic terminal, and from the graphic terminal,
The purpose is to transfer data to DRll-W or DRVII-WA and an ink face that is compliant with them.
【課題を解決するための手段］
本発明は、上記目的を達成するために、１６ビットパラ
レルインタフェースを有するホストコンピュータとグラ
フィックターミナルを接続する方法として、ホストコン
ピュータからグラフィックターミナルにデータ転送を行
う場合は、ホストコンピュータより送るデータの転送レ
ングスを１ワードのＤＭＡ転送でグラフィックターミナ
ルに通知したのち、その通知した転送要分のデータをＤ
ＭＡ転送で送信し、また、グラフィックターミナルから
ホストコンピュータにデータ転送を行う場合は、グラフ
ィックターミナルより送るデータの転送レングスを１ワ
ードのＤＭＡ転送でホストコンピュータに通知したのち
、その通知した転送要分のデータをＤＭＡ転送で送信す
るインクフェース接続方法を採用した。
【実施例】
第１図は本発明の実施例を表わしたものである。第１図
（ａ）はホストコンピュータ（ＤＲｌｌ−Ｗ又はＤＲＶ
ＩＩ−ＷＡ及びそれらに準拠したインタフェース）から
、グラフィックターミナルへのデータ転送手順を表わし
、第１図（ｂ）は、グラフィックターミナルからホスト
コンピュータ（ＤＲＩＩ−Ｗ又はＤＲＶｌｌ−ＷＡ及び
それらに準拠したインタフェース）へのデータ転送手順
を表わしたもので、各々は一体となって本発明の方法を
示すものである６次に本発明の実施例について図面を参
照して説明する。
第１図（ａ）ステップｌでは、ホストコンピュータ（Ｄ
ＲＩＩ−Ｗ又はＤＲＶＩＩ−ＷＡ及びそれらに準拠した
インタフェース）より、グラフィックターミナルに転送
するデータの転送長を、１ワードグラフイツクターミナ
ルにＤＭＡ転送により転送する。ここで、通知する転送
長を１ワードとしたのはＤＲｌｌ−Ｗ及びＤ ＲＶ １
１−ＷＡ（７）仕様による。ステップ２において、ホス
トコンピュータのＤＭＡカウンタに、ステップｌでグラ
フィックターミナルにＤＭＡ転送した値と同じ値を転送
長としてセットする。ステップ３ではグラフィックター
ミナル側のＤＭＡカウンタにステップｌでホストコンピ
ュータより転送されてきた値を転送長としてセットする
。ステップ２、ステップ３で、双方のＤＭＡカウンタに
ＤＭＡの転送長がセットされた後、ステップ４でホスト
コンビニーりよりグラフィックターミナルに対し、カウ
ンタにセットした転送要分のデータのＤＭＡ転送を行う
、尚、ＤＭＡ転送の開始は、ホストコンピュータ側で制
御するＤＭＡ動作中を示す信号線がアサートされること
をきっかけとする。ステップ５で、データの転送が終了
したことを通知するために、ホストコンピュータ側で制
御するＤＭＡ動作中を示す信号線がネゲートされ、１回
のデータ転送が終了する。
第１図（ｂ）ステップ６では、グラフィックターミナル
側で制御する、グラフィックターミナルよりホストコン
ピュータに転送データが有ることを示す信号線をアサー
トする。ステップ７ではホストコンピュータが、グラフ
ィックターミナルからの転送データが有ることを認識す
ると、転送レングスを読むために、ホストコンピュータ
側で制御するＤＭＡ動作中を示す信号線がアサートされ
るので、グラフィックターミナルよりホストコンピュー
タに転送するデータの転送長を、１ワードホストコンピ
ユータにＤＭＡ転送する。ここで通知する転送長を１ワ
ードとしたのはＤＲＩＩ−Ｗ及びＤＲＶ１１＝ＷＡの仕
様による。ステップ８においてグラフィックターミナル
のＤＭＡカウンタに、ステップ７でホストコンピュータ
にＤＭＡ転送した値と同じ値を、転送長としてセットす
る。ステップ９では、ホストコンピュータのＤＭＡカウ
ンタに、ステップ７で、グラフィックタ−ミナルより転
送されてきた値を転送長としてセットする。ステップ８
、ステップ９で双方のＤＭＡのカウンタにＤＭＡの転送
長がセットされた後、ステップｌＯでグラフィックター
ミナルよりホストコンピュータに対しカウンタにセット
した転送長分のデータのＤＭＡ転送を行う、なおりＭＡ
転送の開始はホストコンピュータ側で制御するＤＭＡ動
作中を示す信号線がアサートされることをきっかけとす
る。ステップ１１でグラフィックターミナルより、ホス
トコンピュータに転送データが有ることを示す信号線を
ネゲートする。ステップ１２でデータの転送が終了した
ことを通知するために、ホストコンピュータ側で制御す
るＤＭＡ動作中を示す信号線をネゲートされ、１回のデ
ータ転送が終了したことを通知する。なお、第２図は、
上記本発明の実施例を実行するための内部ブロック図で
ある。
［発明の効果］
以上説明したように、本発明によって、ＤＥＣ社製ＤＲ
ＩＩ−Ｗ又はＤＲＶＩＩ−ＷＡ及びその他ツメーカー（
７）ＤＲＩＩ−Ｗ又はＤＲＶｌｌ−ＷＡ準拠のインタフ
ェースを代表とする１６ビットパラレルインタフェース
に、グラフィックターミナルを接続することが可能とな
った。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a method for connecting a host computer and a graphic terminal having a 16-bit parallel interface, in which data is transferred from the host computer to the graphic terminal. , notifies the graphic terminal of the transfer length of the data to be sent from the host computer using 1-word DMA transfer, and then transfers the notified data to the D.
When transmitting data using MA transfer, or when transmitting data from a graphic terminal to a host computer, the host computer is notified of the transfer length of the data to be sent from the graphic terminal using a 1-word DMA transfer, and then the length of the transmitted data is An ink face connection method is used to transmit data using DMA transfer. Embodiment FIG. 1 shows an embodiment of the present invention. Figure 1(a) shows the host computer (DRll-W or DRV).
FIG. 1(b) shows the data transfer procedure from the graphic terminal to the host computer (DRII-W or DRVll-WA and the interface compliant therewith). 6, each of which collectively represents the method of the present invention.Embodiments of the present invention will now be described with reference to the drawings. In step l of FIG. 1(a), the host computer (D
The transfer length of the data to be transferred to the graphic terminal is transferred from the RII-W or DRVII-WA and an interface conforming thereto to the 1-word graphic terminal by DMA transfer. Here, the transfer length to be notified is 1 word for DRll-W and DRV1.
1-WA (7) According to specifications. In step 2, the same value as the value transferred by DMA to the graphic terminal in step 1 is set as the transfer length in the DMA counter of the host computer. In step 3, the value transferred from the host computer in step 1 is set as the transfer length in the DMA counter on the graphic terminal side. After the DMA transfer length is set in both DMA counters in steps 2 and 3, in step 4, the host convenience store performs DMA transfer of the data of the transfer length set in the counters to the graphic terminal. Note that the start of DMA transfer is triggered by assertion of a signal line indicating that a DMA operation is in progress, which is controlled by the host computer. In step 5, in order to notify that the data transfer has ended, a signal line indicating that the DMA operation is in progress, which is controlled by the host computer, is negated, and one data transfer ends. In step 6 of FIG. 1(b), a signal line controlled by the graphic terminal side indicating that there is data to be transferred from the graphic terminal to the host computer is asserted. In step 7, when the host computer recognizes that there is data to be transferred from the graphic terminal, the signal line indicating that the DMA operation controlled by the host computer is in progress is asserted in order to read the transfer length. The transfer length of the data to be transferred to the computer is transferred by DMA to a 1-word host computer. The reason why the transfer length notified here is one word is due to the specifications of DRII-W and DRV11=WA. In step 8, the same value as the value transferred by DMA to the host computer in step 7 is set as the transfer length in the DMA counter of the graphic terminal. In step 9, the value transferred from the graphic terminal in step 7 is set as the transfer length in the DMA counter of the host computer. Step 8
, After the DMA transfer length is set in the counters of both DMAs in step 9, in step IO, the DMA transfer of data corresponding to the transfer length set in the counter is performed from the graphic terminal to the host computer.
The start of transfer is triggered by assertion of a signal line indicating that a DMA operation is in progress, which is controlled by the host computer. In step 11, the graphic terminal negates the signal line indicating that there is data to be transferred to the host computer. In step 12, in order to notify that the data transfer has been completed, the signal line indicating that the DMA operation is being controlled by the host computer is negated, thereby notifying that one data transfer has been completed. In addition, Figure 2 shows
FIG. 2 is an internal block diagram for implementing the embodiment of the present invention. [Effects of the Invention] As explained above, the present invention enables the DEC company's DR
II-W or DRVII-WA and other manufacturers (
7) It is now possible to connect a graphic terminal to a 16-bit parallel interface, typically an interface compliant with DRII-W or DRVll-WA.
第１図（ａ）、（ｂ）は、本発明を示すフローチャート
、
第２図は本発明を実行するための内部ブロック図を示す
。
・・・ホストコンピュータより転送長
を１ワ一ドＤＭＡ転送する。
・・・ホストコンピュータのＤＭＡカ
ウンタを転送長分セット
・・・グラフィックターミナルのＤＭ
Ａカウンタを転送長分セット
・・・ホストコンピュータよりグラフ
ィックターミナルに転送長分の
データをＤＭＡ転送する。
５・・・・・終了処理
６・・・・・グラフィックターミナルよりホストコンピ
ュータに転送データ
有りの信号をセット
７・・・・・グラフィックターミナルよりデータ転送長
を１ワ一ドＤＭＡ転
送する。
８・・・・・グラフィックターミナルのＤＭＡカウンタ
を転送長分セット
９・・・・・ホストコンピュータのＤＭＡカウンタを転
送長分セット
ｌＯ・・・・・グラフィックターミナルよりホストコン
ピュータに転送長分の
データをＤＭＡ転送する。
１１・・・・・グラフィックターミナルよりホストコン
ピュータに転送データ
有りの信号をリセット
１２・・・・・終了処理
２１・・・・・ホストコンピュータ
２２・・・・・１６ビツトパラレルインクフエ２３ ・
・ ・ ・
２４ ・ ・ ・ ・
２５ ・ ・ ・ ・
２６ ・ ・ ・ ・
２７、３０ ・
２８、２９ ・
３ ｌ ・ ・ ・ ・
一ス
・グラフィックターミナル
・ＣＰＵ
・ＤＭＡ
・メモリ
・送信レジスタ
・受信レジスタ
・内部バス
以FIGS. 1(a) and 1(b) are flowcharts showing the present invention, and FIG. 2 is an internal block diagram for carrying out the present invention. ...The host computer performs a 1-word DMA transfer of the transfer length. ...Set the DMA counter of the host computer for the transfer length...Set the DMA counter of the graphic terminal for the transfer length...Transfer data for the transfer length from the host computer to the graphic terminal by DMA. 5...End processing 6...Set a signal from the graphic terminal to the host computer indicating that there is data to be transferred 7...Transfer the data transfer length by 1 word by DMA from the graphic terminal. 8...Set the DMA counter of the graphic terminal for the transfer length 9...Set the DMA counter of the host computer for the transfer length lO...Send the data for the transfer length from the graphic terminal to the host computer Perform DMA transfer. 11...Reset the signal indicating there is data to be transferred from the graphic terminal to the host computer 12... Termination processing 21... Host computer 22... 16-bit parallel ink interface 23.
... Internal bus
Claims (1)
ピュータとグラフィックターミナルを接続する方法とし
て、ホストコンピュータからグラフィックターミナルに
データ転送を行う場合は、ホストコンピュータより送る
データの転送レングスを１ワードのＤＭＡ転送でグラフ
ィックターミナルに通知したのち、その通知した転送長
分のデータをＤＭＡ転送で送信し、また、グラフィック
ターミナルからホストコンピュータにデータ転送を行う
場合は、グラフィックターミナルより送るデータの転送
レングスを１ワードのＤＭＡ転送でホストコンピュータ
に通知したのち、その通知した転送長分のデータをＤＭ
Ａ転送で送信するインタフェース接続方法。As a method for connecting a host computer with a 16-bit parallel interface and a graphic terminal, when data is transferred from the host computer to the graphic terminal, the transfer length of the data sent from the host computer is notified to the graphic terminal by 1-word DMA transfer. Later, the data corresponding to the notified transfer length is sent by DMA transfer, and when data is transferred from the graphic terminal to the host computer, the transfer length of the data sent from the graphic terminal is sent to the host computer by 1-word DMA transfer. After notification, DM the data for the notified transfer length.
Interface connection method for sending by A transfer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24876189A JPH03110623A (en) | 1989-09-25 | 1989-09-25 | Interface connection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24876189A JPH03110623A (en) | 1989-09-25 | 1989-09-25 | Interface connection method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110623A true JPH03110623A (en) | 1991-05-10 |
Family
ID=17182985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24876189A Pending JPH03110623A (en) | 1989-09-25 | 1989-09-25 | Interface connection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110623A (en) |
-
1989
- 1989-09-25 JP JP24876189A patent/JPH03110623A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6618788B1 (en) | ATA device control via a packet-based interface | |
| EP0185676B1 (en) | Data processor having dynamic bus sizing | |
| CN114564427B (en) | A bus bridge, system and method from AHB bus to I2C bus | |
| JP6317520B2 (en) | Protocol converter between CPCI bus and ISA bus and conversion method thereof | |
| US5444860A (en) | Translator system for message transfers between digital units operating on different message protocols and different clock rates | |
| JPH03110623A (en) | Interface connection method | |
| JP2008502977A (en) | Interrupt method for bus controller | |
| JPS6378257A (en) | Input-output controller | |
| CN100380354C (en) | Data communication method between computing core and external interface | |
| JPS6126706B2 (en) | ||
| KR950009576B1 (en) | Bus interface device | |
| EP3819776B1 (en) | Method and apparatus for aborting blocked bus access between a master controller and connected peripherals | |
| JPH03139753A (en) | Computer-system | |
| JP2537541B2 (en) | DMA control system | |
| CA1233265A (en) | Data processor having multiple bus cycle operand cycles | |
| JP2008502980A (en) | Bus controller for transferring data | |
| CN121478688A (en) | A data transmission method, a programmable logic controller system, and an electronic device. | |
| JP2948380B2 (en) | Data communication device | |
| JPH0540728A (en) | Bus control method | |
| JPH03293856A (en) | Image reader | |
| JP3442099B2 (en) | Data transfer storage device | |
| JPH0227460A (en) | Interruption holding register control system | |
| JPH0373050A (en) | Serial write data transfer system | |
| JPS60246149A (en) | data transmission equipment | |
| JPH1141297A (en) | DMA controller using programmable sequencer |