JPH03110623A - インタフェース接続方法 - Google Patents
インタフェース接続方法Info
- Publication number
- JPH03110623A JPH03110623A JP24876189A JP24876189A JPH03110623A JP H03110623 A JPH03110623 A JP H03110623A JP 24876189 A JP24876189 A JP 24876189A JP 24876189 A JP24876189 A JP 24876189A JP H03110623 A JPH03110623 A JP H03110623A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- host computer
- dma
- data
- graphic terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野］
本発明は、１６ビットパラレルインタフェースとグラフ
ィックターミナルとの接続に関する。 〔従来の技術］ 従来、ＤＥＣ社製ＤＲＩＩ−Ｗ又はＤＲＶｌｌ−ＷＡ、
もしくはその他のメーカー製のＤＲｌｌ−Ｗ又はＤＲＶ
ＩＩ−Ｗ、ｌ、：準拠した１６ビットパラレルインタフ
ェースが知られていた。しかし、これらとグラフィック
ターミナルを接続する方法は存在しなかった。そのため
、これの接続方法が要望されていた。 ここで、ＤＲＩＩ−Ｗについて説明すると、これは、Ｄ
ＥＣ社製の汎用ユニバス、ダイレクトメモリアクセス（
Ｄ′ＭＡ）デバイスでＶＡＸコンピュータ又はＦＤＰ−
１１のコンピュータのユニバスに接続して使用される１
６ビットパラレルインタフェースの名称である。また、
ＤＲＶＩ １−ＷＡは、内部で接続される相手がＱバス
である以外はＤＲＩＩ−Ｗと同様の機能を有している。 ［発明が解決しようとする課題〕 本発明は上記の要望を満たすことを目的としており、Ｄ
ＲＩＩ−Ｗ又はＤＲＶＩＩ−ＷＡ及びそれらに準拠した
インタフェースから、グラフィックターミナルへのデー
タ転送を行うこと、及びグラフィックターミナルから、
ＤＲｌｌ−Ｗ又はＤＲＶＩＩ−ＷＡ及びそれらに準拠し
たインクフェースへのデータ転送を行うことを目的とし
ている。
ィックターミナルとの接続に関する。 〔従来の技術］ 従来、ＤＥＣ社製ＤＲＩＩ−Ｗ又はＤＲＶｌｌ−ＷＡ、
もしくはその他のメーカー製のＤＲｌｌ−Ｗ又はＤＲＶ
ＩＩ−Ｗ、ｌ、：準拠した１６ビットパラレルインタフ
ェースが知られていた。しかし、これらとグラフィック
ターミナルを接続する方法は存在しなかった。そのため
、これの接続方法が要望されていた。 ここで、ＤＲＩＩ−Ｗについて説明すると、これは、Ｄ
ＥＣ社製の汎用ユニバス、ダイレクトメモリアクセス（
Ｄ′ＭＡ）デバイスでＶＡＸコンピュータ又はＦＤＰ−
１１のコンピュータのユニバスに接続して使用される１
６ビットパラレルインタフェースの名称である。また、
ＤＲＶＩ １−ＷＡは、内部で接続される相手がＱバス
である以外はＤＲＩＩ−Ｗと同様の機能を有している。 ［発明が解決しようとする課題〕 本発明は上記の要望を満たすことを目的としており、Ｄ
ＲＩＩ−Ｗ又はＤＲＶＩＩ−ＷＡ及びそれらに準拠した
インタフェースから、グラフィックターミナルへのデー
タ転送を行うこと、及びグラフィックターミナルから、
ＤＲｌｌ−Ｗ又はＤＲＶＩＩ−ＷＡ及びそれらに準拠し
たインクフェースへのデータ転送を行うことを目的とし
ている。
【課題を解決するための手段］
本発明は、上記目的を達成するために、１６ビットパラ
レルインタフェースを有するホストコンピュータとグラ
フィックターミナルを接続する方法として、ホストコン
ピュータからグラフィックターミナルにデータ転送を行
う場合は、ホストコンピュータより送るデータの転送レ
ングスを１ワードのＤＭＡ転送でグラフィックターミナ
ルに通知したのち、その通知した転送要分のデータをＤ
ＭＡ転送で送信し、また、グラフィックターミナルから
ホストコンピュータにデータ転送を行う場合は、グラフ
ィックターミナルより送るデータの転送レングスを１ワ
ードのＤＭＡ転送でホストコンピュータに通知したのち
、その通知した転送要分のデータをＤＭＡ転送で送信す
るインクフェース接続方法を採用した。 【実施例】 第１図は本発明の実施例を表わしたものである。第１図
（ａ）はホストコンピュータ（ＤＲｌｌ−Ｗ又はＤＲＶ
ＩＩ−ＷＡ及びそれらに準拠したインタフェース）から
、グラフィックターミナルへのデータ転送手順を表わし
、第１図（ｂ）は、グラフィックターミナルからホスト
コンピュータ（ＤＲＩＩ−Ｗ又はＤＲＶｌｌ−ＷＡ及び
それらに準拠したインタフェース）へのデータ転送手順
を表わしたもので、各々は一体となって本発明の方法を
示すものである６次に本発明の実施例について図面を参
照して説明する。 第１図（ａ）ステップｌでは、ホストコンピュータ（Ｄ
ＲＩＩ−Ｗ又はＤＲＶＩＩ−ＷＡ及びそれらに準拠した
インタフェース）より、グラフィックターミナルに転送
するデータの転送長を、１ワードグラフイツクターミナ
ルにＤＭＡ転送により転送する。ここで、通知する転送
長を１ワードとしたのはＤＲｌｌ−Ｗ及びＤ ＲＶ １
１−ＷＡ（７）仕様による。ステップ２において、ホス
トコンピュータのＤＭＡカウンタに、ステップｌでグラ
フィックターミナルにＤＭＡ転送した値と同じ値を転送
長としてセットする。ステップ３ではグラフィックター
ミナル側のＤＭＡカウンタにステップｌでホストコンピ
ュータより転送されてきた値を転送長としてセットする
。ステップ２、ステップ３で、双方のＤＭＡカウンタに
ＤＭＡの転送長がセットされた後、ステップ４でホスト
コンビニーりよりグラフィックターミナルに対し、カウ
ンタにセットした転送要分のデータのＤＭＡ転送を行う
、尚、ＤＭＡ転送の開始は、ホストコンピュータ側で制
御するＤＭＡ動作中を示す信号線がアサートされること
をきっかけとする。ステップ５で、データの転送が終了
したことを通知するために、ホストコンピュータ側で制
御するＤＭＡ動作中を示す信号線がネゲートされ、１回
のデータ転送が終了する。 第１図（ｂ）ステップ６では、グラフィックターミナル
側で制御する、グラフィックターミナルよりホストコン
ピュータに転送データが有ることを示す信号線をアサー
トする。ステップ７ではホストコンピュータが、グラフ
ィックターミナルからの転送データが有ることを認識す
ると、転送レングスを読むために、ホストコンピュータ
側で制御するＤＭＡ動作中を示す信号線がアサートされ
るので、グラフィックターミナルよりホストコンピュー
タに転送するデータの転送長を、１ワードホストコンピ
ユータにＤＭＡ転送する。ここで通知する転送長を１ワ
ードとしたのはＤＲＩＩ−Ｗ及びＤＲＶ１１＝ＷＡの仕
様による。ステップ８においてグラフィックターミナル
のＤＭＡカウンタに、ステップ７でホストコンピュータ
にＤＭＡ転送した値と同じ値を、転送長としてセットす
る。ステップ９では、ホストコンピュータのＤＭＡカウ
ンタに、ステップ７で、グラフィックタ−ミナルより転
送されてきた値を転送長としてセットする。ステップ８
、ステップ９で双方のＤＭＡのカウンタにＤＭＡの転送
長がセットされた後、ステップｌＯでグラフィックター
ミナルよりホストコンピュータに対しカウンタにセット
した転送長分のデータのＤＭＡ転送を行う、なおりＭＡ
転送の開始はホストコンピュータ側で制御するＤＭＡ動
作中を示す信号線がアサートされることをきっかけとす
る。ステップ１１でグラフィックターミナルより、ホス
トコンピュータに転送データが有ることを示す信号線を
ネゲートする。ステップ１２でデータの転送が終了した
ことを通知するために、ホストコンピュータ側で制御す
るＤＭＡ動作中を示す信号線をネゲートされ、１回のデ
ータ転送が終了したことを通知する。なお、第２図は、
上記本発明の実施例を実行するための内部ブロック図で
ある。 ［発明の効果］ 以上説明したように、本発明によって、ＤＥＣ社製ＤＲ
ＩＩ−Ｗ又はＤＲＶＩＩ−ＷＡ及びその他ツメーカー（
７）ＤＲＩＩ−Ｗ又はＤＲＶｌｌ−ＷＡ準拠のインタフ
ェースを代表とする１６ビットパラレルインタフェース
に、グラフィックターミナルを接続することが可能とな
った。
レルインタフェースを有するホストコンピュータとグラ
フィックターミナルを接続する方法として、ホストコン
ピュータからグラフィックターミナルにデータ転送を行
う場合は、ホストコンピュータより送るデータの転送レ
ングスを１ワードのＤＭＡ転送でグラフィックターミナ
ルに通知したのち、その通知した転送要分のデータをＤ
ＭＡ転送で送信し、また、グラフィックターミナルから
ホストコンピュータにデータ転送を行う場合は、グラフ
ィックターミナルより送るデータの転送レングスを１ワ
ードのＤＭＡ転送でホストコンピュータに通知したのち
、その通知した転送要分のデータをＤＭＡ転送で送信す
るインクフェース接続方法を採用した。 【実施例】 第１図は本発明の実施例を表わしたものである。第１図
（ａ）はホストコンピュータ（ＤＲｌｌ−Ｗ又はＤＲＶ
ＩＩ−ＷＡ及びそれらに準拠したインタフェース）から
、グラフィックターミナルへのデータ転送手順を表わし
、第１図（ｂ）は、グラフィックターミナルからホスト
コンピュータ（ＤＲＩＩ−Ｗ又はＤＲＶｌｌ−ＷＡ及び
それらに準拠したインタフェース）へのデータ転送手順
を表わしたもので、各々は一体となって本発明の方法を
示すものである６次に本発明の実施例について図面を参
照して説明する。 第１図（ａ）ステップｌでは、ホストコンピュータ（Ｄ
ＲＩＩ−Ｗ又はＤＲＶＩＩ−ＷＡ及びそれらに準拠した
インタフェース）より、グラフィックターミナルに転送
するデータの転送長を、１ワードグラフイツクターミナ
ルにＤＭＡ転送により転送する。ここで、通知する転送
長を１ワードとしたのはＤＲｌｌ−Ｗ及びＤ ＲＶ １
１−ＷＡ（７）仕様による。ステップ２において、ホス
トコンピュータのＤＭＡカウンタに、ステップｌでグラ
フィックターミナルにＤＭＡ転送した値と同じ値を転送
長としてセットする。ステップ３ではグラフィックター
ミナル側のＤＭＡカウンタにステップｌでホストコンピ
ュータより転送されてきた値を転送長としてセットする
。ステップ２、ステップ３で、双方のＤＭＡカウンタに
ＤＭＡの転送長がセットされた後、ステップ４でホスト
コンビニーりよりグラフィックターミナルに対し、カウ
ンタにセットした転送要分のデータのＤＭＡ転送を行う
、尚、ＤＭＡ転送の開始は、ホストコンピュータ側で制
御するＤＭＡ動作中を示す信号線がアサートされること
をきっかけとする。ステップ５で、データの転送が終了
したことを通知するために、ホストコンピュータ側で制
御するＤＭＡ動作中を示す信号線がネゲートされ、１回
のデータ転送が終了する。 第１図（ｂ）ステップ６では、グラフィックターミナル
側で制御する、グラフィックターミナルよりホストコン
ピュータに転送データが有ることを示す信号線をアサー
トする。ステップ７ではホストコンピュータが、グラフ
ィックターミナルからの転送データが有ることを認識す
ると、転送レングスを読むために、ホストコンピュータ
側で制御するＤＭＡ動作中を示す信号線がアサートされ
るので、グラフィックターミナルよりホストコンピュー
タに転送するデータの転送長を、１ワードホストコンピ
ユータにＤＭＡ転送する。ここで通知する転送長を１ワ
ードとしたのはＤＲＩＩ−Ｗ及びＤＲＶ１１＝ＷＡの仕
様による。ステップ８においてグラフィックターミナル
のＤＭＡカウンタに、ステップ７でホストコンピュータ
にＤＭＡ転送した値と同じ値を、転送長としてセットす
る。ステップ９では、ホストコンピュータのＤＭＡカウ
ンタに、ステップ７で、グラフィックタ−ミナルより転
送されてきた値を転送長としてセットする。ステップ８
、ステップ９で双方のＤＭＡのカウンタにＤＭＡの転送
長がセットされた後、ステップｌＯでグラフィックター
ミナルよりホストコンピュータに対しカウンタにセット
した転送長分のデータのＤＭＡ転送を行う、なおりＭＡ
転送の開始はホストコンピュータ側で制御するＤＭＡ動
作中を示す信号線がアサートされることをきっかけとす
る。ステップ１１でグラフィックターミナルより、ホス
トコンピュータに転送データが有ることを示す信号線を
ネゲートする。ステップ１２でデータの転送が終了した
ことを通知するために、ホストコンピュータ側で制御す
るＤＭＡ動作中を示す信号線をネゲートされ、１回のデ
ータ転送が終了したことを通知する。なお、第２図は、
上記本発明の実施例を実行するための内部ブロック図で
ある。 ［発明の効果］ 以上説明したように、本発明によって、ＤＥＣ社製ＤＲ
ＩＩ−Ｗ又はＤＲＶＩＩ−ＷＡ及びその他ツメーカー（
７）ＤＲＩＩ−Ｗ又はＤＲＶｌｌ−ＷＡ準拠のインタフ
ェースを代表とする１６ビットパラレルインタフェース
に、グラフィックターミナルを接続することが可能とな
った。
第１図（ａ）、（ｂ）は、本発明を示すフローチャート
、 第２図は本発明を実行するための内部ブロック図を示す
。 ・・・ホストコンピュータより転送長 を１ワ一ドＤＭＡ転送する。 ・・・ホストコンピュータのＤＭＡカ ウンタを転送長分セット ・・・グラフィックターミナルのＤＭ Ａカウンタを転送長分セット ・・・ホストコンピュータよりグラフ ィックターミナルに転送長分の データをＤＭＡ転送する。 ５・・・・・終了処理 ６・・・・・グラフィックターミナルよりホストコンピ
ュータに転送データ 有りの信号をセット ７・・・・・グラフィックターミナルよりデータ転送長
を１ワ一ドＤＭＡ転 送する。 ８・・・・・グラフィックターミナルのＤＭＡカウンタ
を転送長分セット ９・・・・・ホストコンピュータのＤＭＡカウンタを転
送長分セット ｌＯ・・・・・グラフィックターミナルよりホストコン
ピュータに転送長分の データをＤＭＡ転送する。 １１・・・・・グラフィックターミナルよりホストコン
ピュータに転送データ 有りの信号をリセット １２・・・・・終了処理 ２１・・・・・ホストコンピュータ ２２・・・・・１６ビツトパラレルインクフエ２３ ・
・ ・ ・ ２４ ・ ・ ・ ・ ２５ ・ ・ ・ ・ ２６ ・ ・ ・ ・ ２７、３０ ・ ２８、２９ ・ ３ ｌ ・ ・ ・ ・ 一ス ・グラフィックターミナル ・ＣＰＵ ・ＤＭＡ ・メモリ ・送信レジスタ ・受信レジスタ ・内部バス 以
、 第２図は本発明を実行するための内部ブロック図を示す
。 ・・・ホストコンピュータより転送長 を１ワ一ドＤＭＡ転送する。 ・・・ホストコンピュータのＤＭＡカ ウンタを転送長分セット ・・・グラフィックターミナルのＤＭ Ａカウンタを転送長分セット ・・・ホストコンピュータよりグラフ ィックターミナルに転送長分の データをＤＭＡ転送する。 ５・・・・・終了処理 ６・・・・・グラフィックターミナルよりホストコンピ
ュータに転送データ 有りの信号をセット ７・・・・・グラフィックターミナルよりデータ転送長
を１ワ一ドＤＭＡ転 送する。 ８・・・・・グラフィックターミナルのＤＭＡカウンタ
を転送長分セット ９・・・・・ホストコンピュータのＤＭＡカウンタを転
送長分セット ｌＯ・・・・・グラフィックターミナルよりホストコン
ピュータに転送長分の データをＤＭＡ転送する。 １１・・・・・グラフィックターミナルよりホストコン
ピュータに転送データ 有りの信号をリセット １２・・・・・終了処理 ２１・・・・・ホストコンピュータ ２２・・・・・１６ビツトパラレルインクフエ２３ ・
・ ・ ・ ２４ ・ ・ ・ ・ ２５ ・ ・ ・ ・ ２６ ・ ・ ・ ・ ２７、３０ ・ ２８、２９ ・ ３ ｌ ・ ・ ・ ・ 一ス ・グラフィックターミナル ・ＣＰＵ ・ＤＭＡ ・メモリ ・送信レジスタ ・受信レジスタ ・内部バス 以
Claims (1)
- １６ビットパラレルインタフェースを有するホストコン
ピュータとグラフィックターミナルを接続する方法とし
て、ホストコンピュータからグラフィックターミナルに
データ転送を行う場合は、ホストコンピュータより送る
データの転送レングスを１ワードのＤＭＡ転送でグラフ
ィックターミナルに通知したのち、その通知した転送長
分のデータをＤＭＡ転送で送信し、また、グラフィック
ターミナルからホストコンピュータにデータ転送を行う
場合は、グラフィックターミナルより送るデータの転送
レングスを１ワードのＤＭＡ転送でホストコンピュータ
に通知したのち、その通知した転送長分のデータをＤＭ
Ａ転送で送信するインタフェース接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24876189A JPH03110623A (ja) | 1989-09-25 | 1989-09-25 | インタフェース接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24876189A JPH03110623A (ja) | 1989-09-25 | 1989-09-25 | インタフェース接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110623A true JPH03110623A (ja) | 1991-05-10 |
Family
ID=17182985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24876189A Pending JPH03110623A (ja) | 1989-09-25 | 1989-09-25 | インタフェース接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110623A (ja) |
-
1989
- 1989-09-25 JP JP24876189A patent/JPH03110623A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6618788B1 (en) | ATA device control via a packet-based interface | |
| EP0185676B1 (en) | Data processor having dynamic bus sizing | |
| CN114564427B (zh) | 一种ahb总线到i2c总线的总线桥、系统及方法 | |
| GB1494694A (en) | Digital data processing apparatus | |
| US5444860A (en) | Translator system for message transfers between digital units operating on different message protocols and different clock rates | |
| JPH03110623A (ja) | インタフェース接続方法 | |
| US4751632A (en) | Data processor having multiple cycle operand cycles | |
| JP2008502977A (ja) | バス・コントローラのための割り込み方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| CN100380354C (zh) | 计算核与外部接口的数据通讯方法 | |
| JPS6126706B2 (ja) | ||
| KR950009576B1 (ko) | 버스 인터페이스 장치 | |
| EP3819776B1 (en) | Method and apparatus for aborting blocked bus access between a master controller and connected peripherals | |
| CN100541466C (zh) | 系统芯片间信息传递方法 | |
| JPH03139753A (ja) | コンピユータ・システム | |
| JP2537541B2 (ja) | Ｄｍａ制御方式 | |
| CA1233265A (en) | Data processor having multiple bus cycle operand cycles | |
| JP2008502980A (ja) | データを転送するためのバス・コントローラ | |
| CN121478688A (zh) | 一种数据传输方法、可编程逻辑控制器系统及电子设备 | |
| JP2948380B2 (ja) | データ通信装置 | |
| JPH03293856A (ja) | 画像読取装置 | |
| JPS5922462A (ja) | 通信制御方式 | |
| JPH0227460A (ja) | 割り込み保留レジスタ制御方式 | |
| JPH02234257A (ja) | シーケンサとコンピュータの結合方式 | |
| JPH0373050A (ja) | 直列ライトデータ転送方式 |