JPH03110797A - インバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、直列共振回路と、共振回路電流の夫々の半波
が通りまたそれを介して直列共振回路が直流電源に結合
されうる少なくとも２つのプッシュプル接続された電子
スイッチとより成る、特にＸ線発生器用のインバータ装
置に係る。

この種のインバータは公知である（ＤＢ　Ｏ３３０４６
４１３、ＤＢ　Ｏ３３０４６７６７、ＤＥ　Ｏ３３２１
８５３５）。

その電子スイッチは夫々の半波の間導通性を有し、かか
るインバータにより生成されうる電力は、プッシュプル
の電子スイッチを通る半波がより近接して連続するため
、より大きくなる。

既知のインバータでは、電子スイッチは順方向に直流電
源に接続されたサイリスタから形成され、ダイオードが
逆平行構成で該サイリスタの夫々に接続される。この種
類の電子スイッチにおいては、半波はプッシュプル接続
スイッチを直接に連続して流れることができず、これは
既知のインバータ装置における共振回路電流の時間的変
動を示す第１図にあられれている。この点で、サイリス
タは一つの正の半波中に導通性であると想定される。

電流が零を通った後、サイリスタに並列に接続されたダ
イオードはまず逆電流を処理し、起動されたサイリスタ
は導通性でなくなる。使用者への電力出力のため、逆電
流の負の半波（第１図で破線により一部示される）は正
の半波のそれよりも低い振幅を有する。

プッシュプル制御されたサイリスタは、前に導通性だっ
たサイリスタについてのいわゆる回復時間（ｔｑ）が経
過した時にのみ起動され、この回復時間は電荷担体の分
解にとって必要である。ＤＥＯ３３０４６７６７に開示
されたように、起動パルスは、電流の零交差により開始
される遅延回路により生成されうる。電流の零交差の認
識のために、通常、その入力が瞬時共振回路電流に比例
する値を受信し共振回路電流が値１８より下がると直ち
に起動される比較器回路が設けられる。この値ｉ、は測
定信号で重畳される干渉信号による遅延回路の開始を防
止するのに充分な程大きくなければならず、所与の環境
下での起動パルスの早過ぎる生成が防止される。従って
、一つのサイリスタの消勢と次のサイリスタの起動の間
に、回復時間とその間に逆電流が零交差の後に値ｉ、に
達する時間との和に対応する少なくとも一定の時間の経
過がある。特に大きな負荷または特に高電力の出力の場
合には、逆電流が値ｉ、に達せず、したがって次の半波
を起動する起動パルスが生成されないことも起こり得る
。

本発明の目的は、共振回路電流が一つの電子スイッチか
ら他のものまでについて変化する時間が減少され、供給
される電力が増大するように、上述の種類のインバータ
装置を構成することである。

本発明によりこの目的は、電子スイッチにはパルス生成
装置により切り換えられるＧＴ○サイリスタが使用され
、該装置は共振回路電流の零交差で毎回阻止パルスを生
成し、それにより導通のＧＴＯサイリスタにつき阻止パ
ルスの起動の後所定の遅延時間を置いて起動パルスが生
成されることにおいて達成される。

本発明はこのようにＧＴＯサイリスタ（ＧＴＯ＝ゲート
ターンオフ）を使用する。ＧＴＯサイリスタはそのゲー
トに起動パルスのみが印加される際に通常のサイリスタ
として使用されうろことが知られている。その場合ＧＴ
Ｏサイリスタは電流の零交差の後でのみ阻止される。し
かし、その代わりに、サイリスタを通る電流が零を通過
する前に、起動パルスに対して反対の極性を有する阻止
パルスによりＧＴＯサイリスタを阻止することも可能で
ある。この可能性はεＰ−Ｏ３１３７４０１に示された
インバータにより実用化される。その場合、切り換えら
れるべき電流の少なくとも２０％は阻止電流としてサイ
リスタのゲートを流れなければならず、これはそれに応
じて強力で即ち高価なパルス発生器の必要を示唆するも
のである。

本発明は、上述の種類のインバータにおいては電子切換
素子を通る電流は零交差に正弦状に接近するという事実
を利用している。しかし、共振回路電流の零交差では電
流搬送ＧＴＯサイリスタは比較的低電力素子パルスによ
り阻止されうる。低電力パルス発生器はこの目的を満た
すものである。

ＧＴＯサイリスタそれ自体は、それを流れる電流の零交
差の後ではもはや導通性を有しない。しかし、阻止パル
スはＧＴＯサイリスタにおける電荷担体の分解を促進し
、それにより回復時間を実質的に減少させる。そして、
次のＧＴＯサイリスタについての起動パルスが時間的に
最小の距離で阻止パルスに続き、２つの半波の間に切れ
目は発生しない。

阻止パルスは共振回路電流の零交差できっかりに開始す
べきものではない。それはその少し前または後（周期期
間の２％迄）、即ち零交差の近くで生成されてもよい。

　阻止パルスが零交差よりかなり前に比較的高オームの
パルス発生器により供給される時、それらは実際はその
時点ではまだ非常に低オームであるＧＴＯサイリスタの
ゲートカソードバスにより短絡される。該バスがより高
オームになる時にのみ、この状況は変化する。阻止パル
スがその場合にかなり早く開始するとしても、それは零
交差の近くでのみ能動となる。

上述から明らかなように、阻止パルスの開始を決定する
可能性はゲートカソードパスの導通性の決定に存する。

しかし、この作業はそれが該バスの導通性の測定を必要
とするため、比較的複雑である。したがって、本発明の
より簡単な形では、共振回路電流が基準値より下がると
起動される比較器回路に結合される共振電流回路用の測
定装置が提供され、パルス発生装置は比較器回路により
制御されて、電流が基準値より下がった後所定の遅延時
間を置いて阻止パルスが生ずる。かくて、どんな場合で
も制御目的で測定されるべき共振回路電流を除き、ＧＴ
Ｏサイリスタのゲートカソードパスの導通性を測定する
ことは必要ではなくなる。逆電流の変化とは逆に、能動
共振電流半波の時間的変動は整流器の負荷から実質的に
独立である。その結果、阻止パルスの時間的位置、従っ
て他のＧＴＯサイリスタについての起動パルスの時間的
位置は、両者とも共振回路電流の零交差を意味するが、
負荷には依存しない。上述の種類のインバータとは反対
に、起動パルスのスキップは排除される。

以下図面を参照しながら本発明の実施例を示す。

第２図に示されるインバータの入力端子士及び−は交流
電圧から整流（図示せず）により形成される直流電圧を
受信する。同価の２個のコンデンサｌ及び２の直列接続
は直流電圧に接続され、該直列接続は２つの電子スイッ
チに並列に接続される。各スイッチはＧＴＯサイリスタ
３，４及びそこに逆平行に接続されたダイオード５．６
より成る。一方でスイッチ３，５及び４，６の接続、他
方でコンデンサ１．２の接続は分岐により相互接続され
、該分岐は共振回路電流の実際値測定用の変流器７及び
フィラメント変圧器８の一次巻線の直列接続より成り、
Ｘ線管９のフィラメントは該フィラメント変圧器の二次
巻線に接続される。

フィラメント変圧器はその一次側（実質的に接地電位）
及び二次側（負の高圧電位）で電位を隔離するように構
成され、従って、比較的高い漏れインダクタンスを有し
、これはコンデンサｌ及び２のうちの一つと共に、例え
ば１５ｋＨｚの直列共振周波数を存する直列共振回路を
形成する。１っの半波中、共振回路電流はコンデンサ１
及び２と、一次巻線８と、ＧＴＯサイリスタ４とを介し
て流れ、他の半波中、電流はＧＴＯサイリスタ３と、一
次巻線８と、コンデンサ１及び２とを介して流れる。

レジスタ１０は変流器７の二次巻線に接続される。この
レジスタを通る電圧は一次巻線８を通る電流の瞬時値に
比例する。それは一方でＰＩ特性を有する制御器１１に
印加され、他方でウィンドウ比較器１２に印加される。

制御器１１はフィラメント電流の基準値１ｍを測定電流
の実効値（レジスタ１０での瞬時値からこの実効値を生
じさせるには、実効値生成用ＲＭＳ素子（図示せず）が
設けられなければならない）と比較し、これら値開での
差に依存する出力信号を供給する。ウィンドウ比較器１
２は電流の瞬時値が値ｉ、を下回るとすぐに起動される
。この値は共振回路電流の振幅に比して小さくなるべき
であるが、起動が実質的に妨害信号により影響されない
程度に大きい。

例えば、振幅８Ａに対しては、１ｓ＝０．５Ａが適切な
値である。このウィンドウ比較器の構成は第３図に示さ
れている。

比較器は２つの増幅器１２１及び１２２より成り、これ
らは高オームの出力を有し、レジスタｌＯでの電圧を受
信する。増幅器１２１及び１２２の非反転入力は地面と
正の電源電圧Ｖ＋の間に接続された分圧器１２３の分岐
と、比較器の信号入力とに夫々接続される。増幅器１２
１及び１２２の反転入力は、地面と負の電源電圧Ｖ−と
の間に接続された別の分圧器１２４の信号入力及び分岐
にそれぞれ接続される。２つの増幅器１２１，１２２の
出力はレジスタ１２５を介して正の電源電圧Ｖ十に互い
に接続される。これらの出力はまたウィンドウ比較器の
出力を構成する。

共振回路電流が正である限り、従ってレジスタ１０での
電圧が分圧計１２３の分岐での正の直流電圧よりも高い
間は、増幅器１２１は共通出力で低電位が発生するよう
に電流を供給する（増幅器１２２は阻止されている）。

共通入力での電圧が分圧計１２３の分岐での電圧以下に
下がると（この場合共振回路電流は値ｉ、以下に下がっ
ている）、増幅器１２１は電流を供給しなくなる。共通
入力電圧が分圧計１２４の分岐での電圧に対応する負の
値以下に下がってからでないと、増幅器１２２は電流を
供給しない。ウィンドウ比較器はかくて（両方向での）
共振回路電流の各零交差につき正のパルスを供給し、該
パルスの前縁は阻止パルスを生成する。

制御器１１とウィンドウ比較器１２は、（サイリスタ用
のトリガ回路と同様）特にフリップフロップと、論理結
合回路と、制御器１１に制御され起動パルスの周波数を
決定する電流制御発振器とより成るトリガ回路１３を制
御する。阻止パルスはウィンドウ比較器１２により供給
されたパルスの前縁より一定の遅延の後に開始する。ト
リガ回路は、パルス伝達装置それぞれ１４及び１５を介
して、ＧＴＯサイリスタそれぞれ３及び４のゲートカソ
ードバスに結合される。

トリガ回路の作用は第４ａ図及び第４ｂ図に示され、こ
れらの図は共振回路電流の時間的変動（第１ライン）と
、パルス伝達装置の出力電圧それぞれｕｌ及びＵＳ　　
（第２及び第３ライン）を、最大出力電力（第４ａ図）
と低出力電力（第４ｂ図）につき表したものである。

共振回路電流の第１の（正の）半波は、他のＧＴＯサイ
リスタ（４）が阻止された後に、関連するＧＴＯサイリ
スタ（例えば３）（電圧Ｕ＋）についての起動パルスに
より開始される。起動パルスの周期は、少なくとも共振
回路電流が起動パルスの終了前に引込み電流の値を超え
る程度に長くなければならない。半波がその最大（例え
ば８Ａ）を過ぎ、共振回路電流が最終的に、例えば値ｉ
３より下がると、ウィンドウ比較器は、トリガ回路に阻
止パルスを生成させる正パルスを供給し、該阻止パルス
は先行する起動パルスに対して反対の極性を有しその前
縁はウィンドウ比較器１２により供給されたパルスの前
縁に対し所定の遅延時間ｔ、だけシフトされている。例
えば３３μｓの半波の周期につき、ｔａ＝０．６μｓが
所与の値１８につき相応しい値であり、こえはトリガ回
路！３及びパルス変成器１４．１５の遅延時間から、即
ち余分の遅延部材を必要とせずに導かれる。最適の場合
には阻止パルスは、半波がそれにより尚早に終了しない
ように、また他方阻止されたＧＴＯサイリスからの電荷
担体か共振回路電流の零交差の後にできるだけ直接に除
去されるように、時間的に配置される。

サイリスタ３の阻止の後、ＧＴＯサイリスタ４は（ＵＳ
により）起動される。ＧＴＯサイリスタ３についての阻
止パルスの前縁とＧＴＯサイリスタ４についての起動パ
ルスの前縁との間、少なくとも最大可能回復時間ｔ、に
対応する一定時間か経過することを要する。閾値ｆａｒ
　　ｉｄｒ　　ｉｓの適合により、その後の負の半波は
先行する正の半波と共に実質的に正弦波電流変化を生じ
させることができる。負の半波がＧＴＯサイリスタ４の
起動の径値−１，に達すると、ＧＴＯサイリスタに阻止
パルスが与えられ、その後、起動パルスがＧＴＯサイリ
スタ３に該遅延時間の後に再び与えられる。阻止パルス
は、必要な遅延　（ｔｑ）が−方のＧＴＯサイリスタの
阻止パルスと他方のＧＴＯサイリスタの起動パルスの間
に存在することが保証される限り、起動パルスと重なる
位に広い。

第４ｂ図はインバータの低出力電力についての同じ信号
を示す。第１電流半波は依然零交差で起動されると想定
される。最大値を超え値ｉ、に再び達すると、阻止パル
スがまたサイリスタ３につき生成される。しかし、ＧＴ
Ｏサイリスタ４の起動パルスは、回復時間が経過した後
もまだ発生しておらず、実質的にそれより後である。し
たがって、正の半波の零交差とサイリスタ４の起動パル
スの間には、まずダイオード５を介して流れる負の逆電
流が発生する。この位相はＧＴＯサイリスタ４の起動パ
ルスの後で終了し、負の半波の一部がこれに続く。

第４ａ図及び第４ｂ図の比較により、阻止パルスは、電
流の絶対値が値ｉ３を下回ると常に、出力電力から独立
に遅延を伴って生成されることが明らかとなる。回復時
間ｔ、の満了の後、起動パルスは（第４ａ図の如く）そ
れぞれの他のＧＴＯサイリスタにつき各回生酸されるが
、第４ｂ図の如くこのパルスは後で生成されてもよい。

第５図は本発明による構成を有するＸ線管９につき高圧
を生じさせる直列共振インバータを示す。

該インバータは、電源電圧端子＋及び−に並列に接続さ
れ各回につき２つの電子スイッチ部材それぞれ２１．２
２及び２３．２４の直列接続より成る２つの切換分岐よ
り成る。これら電子スイッチ部材の夫々はＧＴＯサイリ
スタとそれに逆平行に接続されたダイオードとより成る
。スイッチ部材２１及び２２の接続を一方としスイッチ
部材２３及び２４の接続を他方とすると、その間に高圧
変圧器２７のコンデンサ２５と一次巻線２６の直列接続
が接続されている。後者は、コンデンサ２５と共に直列
共振回路を形成する比較的高い漏れインダクタンスを有
する。高圧変圧器２７はそれぞれ正及び負の高圧を生成
するそれぞれ整流器３０゜３１に送電する２本の二次巻
線２８及び２９より成り、それら高圧はコンデンサ３２
及び３３により平滑され、Ｘ線管９のそれぞれアノード
とカソードに印加される。

必要な電位オフセットを無視すると、ブリッジの対角線
上に存在するスイッチ部材２１及び２４（または２２及
び２３）は毎回同じパルス電圧を受信する。一つの半波
の間、共振回路は素子２５及び２６を通って、即ちスイ
ッチ２１及び２４を介して流れ、他の半波の間それはス
イッチ２２笈び２３を介して流れる。この場合、直列共
振インバータは、電子スイッチでのＧＴＯサイリスタが
零交差が到達される前に少しの間阻止される際に最大の
電力を供給し、それぞれの他の電流路に存在するＧＴＯ
サイリスタは減少した回復時間が経過した後に起動され
る。

【図面の簡単な説明】

第１図はその電子スイッチが個々のサイリスタにより成
る直列共振インバータにおける共振回路電流の時間的変
動を示す図、 第２図はＸ線管のフィラメント電流を生じさせる本発明
によるインバータを示す図、 第３図はそこで用いられるのに適当なウィンドウ比較器
を示す図、 第４ａ図及び第４ｂ図は最大及び減少出力電力用の異な
る信号の時間的変動を示す図、第５図は本発明がまた使
用可能なＸ線管用高圧を生じさせるのに用いられるイン
バータの回路図である。 １．２，２５，３２．３３−・−・コンデンサ、３，４
・・−〇ＴＯサイリスタ、５．６・・−・スイッチ、７
・・・・変流器、８・・・・フィラメント変圧器、９−
・−Ｘ線管、１０．１２５・・・ルジスタ、１１・・−
料額器、１２・・−ウィンドウ比較器、１３・・−トリ
ガ回路、１４．１５・−・・パルス伝達装置、２１，２
２，２３．２４−・・・電子スイッチ部材、２７・・・
・変圧器、３０．３１・・−・整流器、１２１，１２２
・・・・増幅器、１２３，１２４・−・・分圧器。

Claims (5)

【特許請求の範囲】
1. （１）直列共振回路と、共振回路電流の夫々の半波が通
   りまたそれを介して直列共振回路が直流電源に結合され
   うる少なくとも２つのプッシュプル接続された電子スイ
   ッチとより成り、電子スイッチにはパルス生成装置（１
   ３）により切り換えられるＧＴＯサイリスタ（３、４）
   が使用され、該装置は共振回路電流の零交差で毎回阻止
   パルスを生成し、それにより導通のＧＴＯサイリスタ（
   例えば４）につき阻止パルスの起動の後所定の遅延時間
   （ｔ＿ｑ）を置いて起動パルスが生成されることを特徴
   とする特にＸ線発生器用のインバータ装置。
2. （２）共振回路電流が基準値（ｉ＿ｓ）を下回ると起動
   される比較器回路（１２）に結合された共振回路電流用
   の測定装置（７、１０）が設けられ、パルス生成装置は
   比較器回路により制御されて電流が基準値より下がった
   後所定の遅延時間（ｔ＿ｄ）を置いて阻止パルスが生成
   されることを特徴とする請求項１記載のインバータ装置
   。
3. （３）比較器回路は、その出力信号が共振回路電流の零
   地点に対して対称な領域中で第１状態をとり該領域の両
   側での外部で第２状態をとるウィンドウ比較器（１２）
   であることを特徴とする請求項２記載のインバータ装置
   。
4. （４）直列共振回路のインダクタンスは、その二次巻線
   がＸ線管（９）（第２図）のフィラメント回路に接続さ
   れる変圧器（８）の一次巻線により形成されることを特
   徴とする請求項１乃至３のうちいずれか一項記載のイン
   バータ装置。
5. （５）直列共振回路のインダクタンスは、その二次巻線
   （２８、２９）がＸ線管（９）用の高圧を生成する高圧
   整流器（３０、３１）に接続される変圧器（２７）の一
   次巻線により形成されることを特徴とする請求項１乃至
   ３のうちいずれか一項記載のインバータ装置。