JPH03110838A - Deposited film formation method - Google Patents

Deposited film formation method

Info

Publication number
JPH03110838A
JPH03110838A JP1250012A JP25001289A JPH03110838A JP H03110838 A JPH03110838 A JP H03110838A JP 1250012 A JP1250012 A JP 1250012A JP 25001289 A JP25001289 A JP 25001289A JP H03110838 A JPH03110838 A JP H03110838A
Authority
JP
Japan
Prior art keywords
film
substrate
gas
electron
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1250012A
Other languages
Japanese (ja)
Other versions
JP2721013B2 (en
Inventor
Hisashi Shindo
進藤 寿
Takeshi Ichikawa
武史 市川
Atsushi Ikeda
敦 池田
Kazuaki Omi
近江 和明
Shigeyuki Matsumoto
繁幸 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1250012A priority Critical patent/JP2721013B2/en
Application filed by Canon Inc filed Critical Canon Inc
Priority to DE69026566T priority patent/DE69026566T2/en
Priority to SG1996005608A priority patent/SG43924A1/en
Priority to AT90310505T priority patent/ATE137063T1/en
Priority to EP90310505A priority patent/EP0420594B1/en
Priority to KR1019900015301A priority patent/KR940007075B1/en
Priority to PT95434A priority patent/PT95434B/en
Priority to MYPI90001664A priority patent/MY107403A/en
Publication of JPH03110838A publication Critical patent/JPH03110838A/en
Priority to US07/841,307 priority patent/US5154949A/en
Application granted granted Critical
Publication of JP2721013B2 publication Critical patent/JP2721013B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To make it possible to form an Al-TiSi film of good quality as a conductor with good controllability and at a desired position by a method wherein the temperature on the electron donative surface of a substrate is maintained at the decomposition temperature or higher of specified gases and within the range of a temperature of 450 deg.C or lower in an atmosphere containing the specified gases and a tianium-containing Al film is selectively formed on the electron donative surface. CONSTITUTION:A substrate 1 having an electron donative surface and a non- electron donative surface is arranged in a space 2 for depositing a film. Then, alkylaluminium hydride-containing gas, titanium atom-containing gas and hydrogen gas are introduced in the space for depositing a film, the temperature of the electron donative surface is maintained at the decomposition temperature or higher of the alkylaluminium hydride and titanium atom-containing gases and within a range of temperature of 450 deg.C or lower and a titanium-containin Al film is selectively formed on the electron donative surface. Thereby, the low-resistance, dense and flat Al-Ti or Al-SiTi film can be selectively deposited on the substrate.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、堆積膜形成法に関し、特に半導体集積回路装
置等の配線に好ましく適用できるAu−Ti形成法に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for forming a deposited film, and particularly to a method for forming Au-Ti which can be preferably applied to wiring of semiconductor integrated circuit devices and the like.

[従来の技術] 従来、半導体を用いた電子デバイスや集積回路において
、電極や配線には主にアルミニウム(Au2)、  A
 1−5iもしくはA4−Ti等が用いられてきた。こ
こで、Aiは廉価で電気伝導度が高く、また表面に緻密
な酸化膜が形成されるので、内部が化学的に保護されて
安定化することや、Siとの密着性が良好であることな
ど、多くの利点を有している。ところがAu2はいわゆ
るエレクトロマイグレーションに起因する断線の問題が
あり、これを解決するために従来より AJl−Tiが
検討されて来た。
[Prior Art] Conventionally, in electronic devices and integrated circuits using semiconductors, electrodes and wiring are mainly made of aluminum (Au2), A
1-5i or A4-Ti, etc. have been used. Here, Al is inexpensive and has high electrical conductivity, and since a dense oxide film is formed on the surface, the inside is chemically protected and stabilized, and it has good adhesion with Si. It has many advantages such as: However, Au2 has a problem of disconnection due to so-called electromigration, and AJl-Ti has been studied to solve this problem.

ところで、LSI等の集積回路の集積度が増大し、配線
の微細化や多層配線化などが近年特に必要とされるよう
になってきたため、従来の^1配線に対してこれまでに
ない厳しい要求が出されるようになってきている。集積
度の増加による寸法微細化に伴って、LSI等の表面は
酸化、拡散、薄膜堆積、エツチングなどにより凹凸が激
しくなっている。例えば電極や配線金属は段差のある面
上へ断線なく堆積されたり、径が微小でかつ深いピアホ
ール中へ堆積されなければならない。4Mbitや16
MbitのDRAM (ダイナミックRAM)などでは
、/1−Ti等の金属を堆積しなければならないピアホ
ールのアスペクト比(ピアホール深ざ÷ピアホール直径
)は1.0以上であり、ピアホール直径自体も1μI以
下となる。従って、アスペクト比の大きいピアホールに
もAj!−Tiを堆積できる技術が必要とされる。
By the way, as the degree of integration of integrated circuits such as LSIs has increased, miniaturization of wiring and multi-layer wiring have become especially necessary in recent years, so there are stricter demands than ever on conventional ^1 wiring. are starting to be issued. As dimensions become smaller due to increased integration, the surfaces of LSIs and the like are becoming increasingly uneven due to oxidation, diffusion, thin film deposition, etching, and the like. For example, electrodes and wiring metal must be deposited on a stepped surface without disconnection, or must be deposited in a deep and minute diameter pier hole. 4Mbit or 16
In Mbit DRAM (dynamic RAM), the aspect ratio of the pier hole (pier hole depth ÷ pier hole diameter) on which a metal such as /1-Ti must be deposited is 1.0 or more, and the pier hole diameter itself is 1 μI or less. Become. Therefore, Aj! can also be used for peer holes with large aspect ratios. - A technique that can deposit Ti is needed.

特に、5in2等の絶縁膜の下にあるデバイスに対して
確実な接続を行うためには、成膜というよりむしろデバ
イスのピアホールのみを穴埋めするようにA11−Ti
を堆積する必要がある。このためには、Siや金属表面
にのみAn −Tiを堆積させ、5in2などの絶縁股
上には堆積させない方法を要する。
In particular, in order to make a reliable connection to a device under an insulating film such as 5in2, it is necessary to use A11-Ti to fill only the peer holes of the device rather than forming a film.
need to be deposited. For this purpose, a method is required in which An--Ti is deposited only on the Si or metal surface, and not on the insulation crotch of the 5in2 or the like.

An−Tiは従来スパッタ法で成膜されて来た。An-Ti has conventionally been deposited by sputtering.

しかし上記のような選択堆積ないし選択成長は従来用い
られてきたスパッタ法では実現できない。
However, selective deposition or selective growth as described above cannot be achieved by conventionally used sputtering methods.

スパッタ法はターゲットからスパッタされた粒子の真空
中での飛来を基礎とする物理的堆積法であるので、段差
部や絶縁膜側壁での膜厚が極端に薄くなり、甚だしい場
合には断線も生じる。そして、膜厚の不均一や断線はL
SIの信頼性を著しく低下させることになる。
Since the sputtering method is a physical deposition method based on the flying of particles sputtered from a target in a vacuum, the film thickness becomes extremely thin at step portions and side walls of the insulating film, and in extreme cases, disconnection may occur. . And, uneven film thickness and disconnection are caused by L.
This will significantly reduce the reliability of SI.

基板にバイアスを印加し、基板表面でのスパッタエツチ
ング作用と堆積作用とを利用して、ピアホールにAu2
を埋込むように堆積を行うバイアススパッタ法が開発さ
れている。しかし基板に数100v以上のバイアス電圧
が印加されるために、荷電粒子損傷により例えばMOS
−FETの閾値が変化してしまう等の悪影響が生ずる。
By applying a bias to the substrate and using sputter etching and deposition on the substrate surface, Au2 is deposited in the peer hole.
A bias sputtering method has been developed in which deposition is performed so as to bury the surface. However, since a bias voltage of several hundred volts or more is applied to the substrate, charged particle damage may occur, for example, in MOS
- An adverse effect such as a change in the threshold value of the FET occurs.

また、エツチング作用と堆積作用とが混在するため、本
質的に堆積速度が向上しないという問題点もある。
Furthermore, since the etching action and the deposition action coexist, there is also the problem that the deposition rate is essentially not improved.

上記のような問題点を解決するため、様々なタイプのC
VD(chemical Vapor Deposit
ion)法が提案されている。これらの方法では成膜過
程で何らかの形で原料ガスの化学反応を利用する。プラ
ズマCVDや光CVOでは原料ガスの分解が気相中で起
き、そこでできた活性種が基板上でさらに反応して膜形
成が起きる。これらのCVD法では気相中での反応があ
るので、基板表面の凹凸に対する表面被覆性がよい。し
かし、原料ガス分子中に含まれる炭素原子が膜中に取り
込まれる。また特にプラズマCvDではスパッタ法の場
合のように荷電粒子による損傷(いわゆるプラズマダメ
ージ)があるなどの問題点があった。
In order to solve the above problems, various types of C
VD (chemical vapor deposit)
ion) method has been proposed. These methods utilize some form of chemical reaction of the source gas during the film formation process. In plasma CVD and photo-CVO, decomposition of the source gas occurs in the gas phase, and the active species generated thereby further react on the substrate to form a film. Since these CVD methods involve reactions in a gas phase, surface coverage against irregularities on the substrate surface is good. However, carbon atoms contained in the source gas molecules are incorporated into the film. In particular, plasma CvD has problems such as damage caused by charged particles (so-called plasma damage) as in the case of sputtering.

熱CVD法は主に基体表面での表面反応により膜が成長
するために表面の段差部などの凹凸に対する表面被覆性
が良い。また、ピアホール内での堆積が起き易いと期待
できる。さらに段差部での断線なども避けられる。
In the thermal CVD method, a film grows mainly by a surface reaction on the substrate surface, so that it has good surface coverage over irregularities such as steps on the surface. Further, it can be expected that deposition within the pier hole is likely to occur. Furthermore, disconnections at stepped portions can be avoided.

このため^IWAの形成方法として熱CVD法が種々研
究されている。−船釣な熱CVDによるIf膜の形成方
法としては有機アルミニウムをキャリアガスに分散して
加熱基板上へ輸送し、基板上でガス分子を熱分解して膜
形成するという方法が使われる。例えばJournal
 of ElectrochemicalSociet
y第131巻2175ページ(1984年)に見られる
例では有機アルミニウムガスとしてトリイソブチルアル
ミニウム (i−C4tL、) s Al2 (TIB
A)を用い、成膜温度260℃1反応管圧力0.5to
rrで成膜し、3.4μΩ・cmの膜を形成している。
For this reason, various thermal CVD methods have been studied as a method for forming IWA. - As a method for forming an If film by thermal CVD on a boat, a method is used in which organic aluminum is dispersed in a carrier gas, transported onto a heated substrate, and the gas molecules are thermally decomposed on the substrate to form a film. For example, Journal
of Electrochemical Society
In the example found in Vol. 131, page 2175 (1984), triisobutylaluminum (i-C4tL,) s Al2 (TIB
Using A), film forming temperature 260℃ 1 reaction tube pressure 0.5to
The film was formed using rr to form a film of 3.4 μΩ·cm.

この場合、均成膜のため成膜前にT1Cl!、4を流ず
方法が取られている。
In this case, for uniform film formation, T1Cl! , 4 has been adopted.

特開昭63−33569号公報にはTiCn4を用いず
、その代りに有機アルミニウムを基板近傍において加熱
することにより膜形成する方法が記載されている。この
方法では表面の自然酸化膜を除去した金属または半導体
表面上にのみ選択的にAflを堆積することができる。
JP-A-63-33569 describes a method of forming a film by heating organic aluminum in the vicinity of the substrate instead of using TiCn4. In this method, Afl can be selectively deposited only on the metal or semiconductor surface from which the natural oxide film on the surface has been removed.

この場合にはTIBAの導入前に基板表面の自然酸化膜
を除去する工程が必要であると明記されている。また、
TIBAは単独で使用することが可能なのでTT8^以
外のキャリアガスを使う必要はないが^rガスをキャリ
アガスとして用いてもよいと記載されている。しかしT
IBAと他のガス(例えばH2)  との反応は全く想
定しておらず、H2をキャリアガスとして使うという記
載はない、またTIB^以外にトリメチルアルミニウム
(TMA)とトリエチルアルミニウム(TEA)をあげ
ているが、それ以外の有機金属の具体的記載はない。こ
れは一般に有機金属の化学的性質は金属元素に付いてい
る有機置換基が少し変化すると大きく変るので、どのよ
うな有機金属を使用すべきかは個々に検討する必要があ
るからである。この方法では自然酸化膜を除去しなけれ
ばならないという不都合があるだけでなく、表面平滑性
が得られないという欠点がある。またガスの加熱の必要
があること、しかも加熱を基板近傍で行わなければなら
ないという制約があり、しかもどの位基板に近い所で加
熱しなければならないかも実験的に決めて行かざるを得
す、ヒータを置く場所を自由に選べる訳ではないなどの
問題点もある。
In this case, it is specified that a step of removing the natural oxide film on the substrate surface is required before introducing TIBA. Also,
Since TIBA can be used alone, there is no need to use a carrier gas other than TT8^, but it is stated that ^r gas may be used as a carrier gas. But T
No reaction between IBA and other gases (e.g. H2) is assumed, there is no mention of using H2 as a carrier gas, and trimethylaluminum (TMA) and triethylaluminum (TEA) are listed in addition to TIB^. However, there is no specific description of other organic metals. This is because the chemical properties of organometallics generally change greatly when the organic substituent attached to the metal element changes a little, so it is necessary to individually consider what kind of organometallic to use. This method not only has the disadvantage that the native oxide film must be removed, but also has the disadvantage that surface smoothness cannot be obtained. In addition, there is a restriction that the gas must be heated, and that the heating must be done near the substrate, and how close to the substrate the heating must be must be determined experimentally. There are also problems such as not being able to freely choose where to place the heater.

Electrochemical 5ociety日本
支部第2回シンポジウム(1989年7月 7日)予稿
集第75ページにはダブルウオールCVD法による八1
の成膜に関する記載がある。この方法ではTIBAを使
用しTIBへのガス温度を基板温度よりも高くすること
ができるように装置を設計する。この方法は上記特開昭
63−33569号の変形ともみなせる。この方法でも
金属や半導体上のみに八1を選択成長させることができ
るが、ガス温度と基体表面温度との差を精度よく制御す
るのが困難であるだけでなく、ボンベと配管を加熱しな
ければならないという欠点がある。しかもこの方法では
膜をある程度厚くしないと均一な連続膜にならない、膜
の平坦性が悪い。
Electrochemical 5ociety Japan Chapter 2nd Symposium (July 7, 1989) Proceedings page 75 shows 81
There is a description regarding film formation. In this method, a TIBA is used and the apparatus is designed so that the gas temperature to the TIB can be higher than the substrate temperature. This method can be regarded as a modification of the above-mentioned Japanese Patent Application Laid-Open No. 63-33569. Although this method also enables selective growth of 81 only on metals and semiconductors, it is not only difficult to precisely control the difference between the gas temperature and the substrate surface temperature, but also requires heating of the cylinder and piping. It has the disadvantage that it cannot be used. Moreover, with this method, a uniform continuous film cannot be obtained unless the film is thickened to a certain extent, and the flatness of the film is poor.

へn選択成長の選択性が余り長い時間維持できないなど
の問題点がある。
There are problems such as the selectivity of n-selective growth cannot be maintained for a very long time.

以上のように、従来の方法はA℃の選択成長を必ずしも
うまく起せず、仮にできたとしてもAl1膜の平坦性、
抵抗、純度などに問題がある。また、その成膜方法も複
雑で制御が難しいという問題点があった。
As mentioned above, the conventional method does not necessarily successfully produce selective growth at A°C, and even if it could, the flatness of the Al1 film
There are problems with resistance, purity, etc. Further, there was a problem that the film forming method was complicated and difficult to control.

[発明が解決しようとする課題] 以上のように、近年より高集積化が望まれている半導体
の技術分野において、高集積化され、かつ高性能化され
た半導体装置を廉価に提供するためには、改善すべき余
地が多く存在していた。
[Problems to be Solved by the Invention] As described above, in the semiconductor technical field where higher integration has been desired in recent years, in order to provide a highly integrated and high-performance semiconductor device at a low price, There was much room for improvement.

本発明は、上述した技術的課題に鑑みてなされたもので
あり、導電体として良質な^1−Ti膜を制御性良く所
望の位置に形成し得る堆積膜形成法を提供することを目
的とする。
The present invention was made in view of the above-mentioned technical problems, and an object of the present invention is to provide a deposited film forming method that can form a high-quality ^1-Ti film as a conductor at a desired position with good controllability. do.

[課題を解決するための手段] かかる目的を達成するために本発明堆積膜形成方法は、 (a)電子供与性の表面(A) と非電子供与性の表面
(B) とを有する基体を堆積膜形成用の空間に配する
工程、 (b)  アルキルアルミニウムハイドライドのガスと
チタン原子を含むガスと水素ガスとを前記堆積膜形成用
の空間に導入する工程、および (c) アルキルアルミニウムハイドライドおよびチタ
ン原子を含むガスの分解温度以上でかつ450を以下の
範囲内に前記電子供与性の表面(A)の温度を維持し、
チタンを含むアルミニウム膜を該電子供与性の表面(A
)に選択的に形成する工程を有することを特徴とする。
[Means for Solving the Problems] In order to achieve the above object, the deposited film forming method of the present invention comprises: (a) a substrate having an electron-donating surface (A) and a non-electron-donating surface (B); (b) introducing a gas of alkyl aluminum hydride, a gas containing titanium atoms, and hydrogen gas into the space for forming a deposited film; (c) an alkyl aluminum hydride and Maintaining the temperature of the electron-donating surface (A) above the decomposition temperature of a gas containing titanium atoms and within a range of 450 to below;
The aluminum film containing titanium is coated on the electron-donating surface (A
).

また、本発明堆積膜形成法は、 (a)電子供与性の表面(A)  と非電子供与性の表
面(B)とを有する基体を堆積膜形成用の空間に配する
工程、 (b)  アルキルアルミニウムハイドライドのガスと
チタン原子を含むガスとシリコン原子を含むガスと水素
ガスとを前記堆積膜形成用の空間に導入する工程、およ
び (c)前記アルキルアルミニウムハイドライド、前記チ
タン原子を含むガス、および前記シリコン原子を含むガ
スの分解温度以上でかっ450’C以下の範囲内に前記
電子供与性の表面(A)の温度を維持し、チタンおよび
シリコンを含むアルミニウム膜を該電子供与性の表面(
A)に選択的に形成する工程を有することを特徴とする
Further, the method for forming a deposited film of the present invention includes (a) a step of disposing a substrate having an electron-donating surface (A) and a non-electron-donating surface (B) in a space for forming a deposited film; a step of introducing an alkyl aluminum hydride gas, a gas containing titanium atoms, a gas containing silicon atoms, and hydrogen gas into the space for forming the deposited film, and (c) the alkyl aluminum hydride, the gas containing titanium atoms, and maintaining the temperature of the electron-donating surface (A) within a range of not less than the decomposition temperature of the silicon atom-containing gas and not more than 450'C; (
It is characterized by having a step of selectively forming A).

[作 用] まず、有機金属を用いた堆積膜形成方法について概説す
る。
[Function] First, a method for forming a deposited film using an organic metal will be outlined.

有機金属の分解反応、ひいては薄膜堆積反応は、金属原
子の種類、金属原子に結合しているアルキルの種類1分
解反応を生ぜしめる手段、雰囲気ガス等の条件により大
きく変化する。
The decomposition reaction of organometallics, and thus the thin film deposition reaction, vary greatly depending on the type of metal atom, the means for causing the type 1 decomposition reaction of the alkyl bonded to the metal atom, and conditions such as atmospheric gas.

例えば、M−R5(M:III族金属、R:アルキル基
)の場合において、トリメチルガリウム は、熱分解ではGa−CH*結合の切断されるラジカル
解裂であるが、トリエチルガリウム は、 熱分解ではβ離脱により とC21(、とに分解する。また、 同じエチル基のつい たトリエチルアルミニウム は、熱分解ではAIL−C4H6結合の切断されるラジ
カル分解である。しかし1c4H,の結合したイソトリ
ブチルアルミニウム はβ離脱する。
For example, in the case of M-R5 (M: Group III metal, R: alkyl group), trimethylgallium undergoes radical cleavage in which the Ga-CH* bond is broken during thermal decomposition, but triethylgallium undergoes thermal decomposition. Then, it decomposes into C21(, and leaves β.

C)13基と八1とからなるトリメチルアルミニウム(
TMA)は、室温で二量体構造 を有しており、熱分解は^1−[:H3基の切断される
ラジカル分解であり、 150℃以下の低温では雰囲気
H2と反応してCH4を生じ、最終的に八j2を生成す
る。しかし略々300を以上の高温では、雰囲気にH3
が存在してもCH3基がTMA分子から11を引抜き、
最終的にAJ2−C化合物が生ずる。
C) Trimethylaluminum consisting of 13 groups and 81 groups (
TMA) has a dimeric structure at room temperature, and thermal decomposition is a radical decomposition in which the ^1-[:H3 group is cleaved, and at low temperatures below 150°C, it reacts with atmospheric H2 to produce CH4. , finally generates 8j2. However, at high temperatures of approximately 300°C or higher, H3 is added to the atmosphere.
Even if , the CH3 group pulls out 11 from the TMA molecule,
Finally, the AJ2-C compound is formed.

また、TMAの場合、光もしくは112霊囲気高周波(
略々13.5611!11Z)プラズマにおいて電力の
ある制限された領域においては、2つのAu間の橋掛e
ftsのカップリングによりC21(6が生ずる。
In addition, in the case of TMA, light or 112 spirit energy high frequency (
Approximately 13.5611!11Z) In a limited region of power in the plasma, the bridge e between two Au
Coupling of fts yields C21(6).

要は、最も単純なアルキル基であるCH3基。The key is CH3, which is the simplest alkyl group.

C2H,基またはiC,H9基と八λまたはGaから成
る有機金属ですら、反応形態はアルキル基の種類や金属
原子の種類、励起分解手段により異なるので、有機金属
から金属原子を所望の基体上に堆積させるためには、分
解反応を非常に厳密に制御しなければならない。例えば
、トリイソブチルアルミニウム から八℃を堆積させる場合、従来の熱反応を主とする減
圧CVD法では、表面にμmオーダの凹凸が生じ、表面
モルフォロジが劣っている。また、熱処理によるヒロッ
ク発生、八lとSiとの界面でのSi拡散によるSt裏
表面れが生じ、かつマイグレーション耐性も劣っており
、超LSIプロゼスに用いることが難しい。
Even with organic metals consisting of C2H, iC, H9 groups and 8λ or Ga, the reaction form differs depending on the type of alkyl group, the type of metal atom, and the excitation decomposition method. The decomposition reactions must be very tightly controlled in order to be deposited. For example, when depositing triisobutylaluminum at 8° C., the conventional low-pressure CVD method, which mainly uses a thermal reaction, produces surface irregularities on the order of μm, resulting in poor surface morphology. In addition, hillocks occur due to heat treatment, and St back surface warpage occurs due to Si diffusion at the interface between 81 and Si, and migration resistance is also poor, making it difficult to use in VLSI processes.

そのため、ガス温度と基板温度とを精密に制御する方法
が試みられている。しかし装置が複雑であり、1回の堆
積プロセスで1枚のウェハにしか堆積を行うことのでき
ない枚葉処理型である。しかも堆積速度が高々 500
人/分であるので、量産化に必要なスルーブツトを実現
することができない。
For this reason, attempts have been made to precisely control the gas temperature and substrate temperature. However, the apparatus is complicated and is a single-wafer processing type that can perform deposition on only one wafer in one deposition process. Moreover, the deposition rate is at most 500
person/minute, it is not possible to achieve the throughput required for mass production.

同様にTMAを用いた場合は、プラズマや光を用いるこ
とによるへ1堆積が試みられているが、やはりプラズマ
や光を用いるため装置が複雑となり、かつ枚葉型装置で
あるため、スルーブツトを十分向上させるにはまだ改善
すべき余地がある。
Similarly, in the case of using TMA, attempts have been made to deposit one layer using plasma or light, but since plasma and light are used, the equipment is complicated, and since it is a single-wafer type equipment, the throughput is not sufficient. There is still room for improvement.

本発明におけるジメチルアルミニウムハイドライドDM
AIは、アルキル金属として公知の物質であるが、どの
ような反応形態によりどのようなl薄膜が堆積するかは
、あらゆる条件下で堆積膜を形成してみなくては予想だ
にできないものであった。例えばDMAIIを光CvD
により +lを堆積させる例では、表面モルフオロジに
劣り、抵抗値も数μΩ〜10μΩ・cmとバルク値(2
,7μΩ・cm)より太きく、膜厚に劣るものであった
Dimethylaluminum hydride DM in the present invention
AI is a substance known as an alkyl metal, but it is impossible to predict what type of reaction form will result in the formation of a thin film until the deposited film is formed under all conditions. there were. For example, DMAII can be converted into optical CvD.
In the example of depositing +l, the surface morphology is inferior and the resistance value is several μΩ to 10 μΩ・cm, which is the bulk value (2
, 7 μΩ·cm) and was inferior in film thickness.

[実施例] 以下、図面を参照しながら本発明の好適な実施態様につ
いて説明する。
[Example] Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

本発明においては、導電性堆積膜として耐エレクトロマ
イグレーション性がある良質の八1−Ti膜を基体上に
選択的に堆積させるためにCVD法を用いるものである
In the present invention, a CVD method is used to selectively deposit a high quality 81-Ti film having electromigration resistance as a conductive deposited film on a substrate.

すなわち、堆積膜の構成要素となる原子を少なくとも1
つ含む原料ガスとして有機金属であるジメチルアルミニ
ウムハイドライド(DMAH)またはモノメチルアルミ
ニウムハイドライド(MMAth) と、原料ガスとしてのTi原子を含むガスとを使用し、
かつ反応ガスとしてH2を使用し、これらの混合ガ・ス
による気相成長により基体上に選択的にA℃−Till
iを形成する。あるいは、原料ガスとしてさらにSt原
子を含むガスを付加し、AIL−St−Ti膜を形成す
る。
In other words, at least one atom that becomes a component of the deposited film is
Dimethylaluminum hydride (DMAH) or monomethylaluminum hydride (MMAth), which is an organic metal, is used as a raw material gas containing Ti atoms, and a gas containing Ti atoms is used as a raw material gas.
And, using H2 as a reaction gas, A℃-Till selectively is deposited on the substrate by vapor phase growth using a mixture of these gases.
form i. Alternatively, a gas containing St atoms is further added as a source gas to form an AIL-St-Ti film.

本発明の適用可能な基体は、^JZ −Tiの堆積する
表面を形成するための第1の基体表面材料と、Aj!−
Tiの堆積しない表面を形成するための第2の基体表面
材料とを有するものである。そして、第1の基体表面材
料としては、電子供与性を有する材料を用いる。
Applicable substrates of the present invention include a first substrate surface material for forming the surface on which ^JZ-Ti is deposited, and Aj! −
and a second substrate surface material for forming a surface on which Ti is not deposited. As the first substrate surface material, a material having electron donating properties is used.

この電子供与性について以下詳細に説明する。This electron donating property will be explained in detail below.

電子供与性材料とは、基体中に自由電子が存在している
か、もしくは自由電子を意図的に生成せしめたかしたも
ので、例えば基体表面上に付着した原料ガス分子との電
子授受により化学反応が促進される表面を有する材料を
いう。例えば、一般に金属や半導体がこれに相当する。
An electron-donating material is one in which free electrons exist in the substrate or free electrons are intentionally generated.For example, a chemical reaction occurs through electron transfer with raw material gas molecules attached to the surface of the substrate. A material with a surface that is promoted. For example, metals and semiconductors generally correspond to this.

金属もしくは半導体表面に薄い酸化膜が存在しているも
のも含まれる。それは基体と付着原料分子間で電子授受
により化学反応が生ずるからである。
It also includes those in which a thin oxide film exists on the surface of a metal or semiconductor. This is because a chemical reaction occurs between the substrate and the attached raw material molecules due to electron exchange.

具体的には、単結晶シリコン、多結晶シリコン、非晶質
シリコン等の半導体、III族元素としてのGa、In
、 A℃と■族元素としてのP、As、Nとを組合せて
成る二元系もしくは三元系もしくは四元系III −V
族化合物半導体、タングステン、モリブデン、タンタル
、タングステンシリサイド、チタンシリサイド、アルミ
ニウム、アルミニウムシリコン、チタンアルミニウム、
チタンナイトライド。
Specifically, semiconductors such as single crystal silicon, polycrystalline silicon, and amorphous silicon, Ga and In as group III elements
, A binary system, a ternary system, or a quaternary system III-V consisting of a combination of A°C and P, As, and N as group II elements
Group compound semiconductors, tungsten, molybdenum, tantalum, tungsten silicide, titanium silicide, aluminum, aluminum silicon, titanium aluminum,
Titanium night ride.

銅、アルミニウムシリコン銅、アルミニウムパラジウム
、チタン、モリブデンシリサイド、タンタルシリサイド
等の金属1合金およびそれらのシリサイド等を含む。
Includes metal 1 alloys such as copper, aluminum silicon copper, aluminum palladium, titanium, molybdenum silicide, tantalum silicide, and their silicides.

これに対して、^f)、−Ttが選択的に堆積しない表
面を形成する材料、すなわち非電子供与性材料としては
、熱酸化、 CVD等により酸化シリコン。
On the other hand, as a material forming the surface on which -Tt is not selectively deposited, that is, a non-electron-donating material, silicon oxide is used by thermal oxidation, CVD, etc.

BSG、PSG、BPSG等のガラスまたは酸化膜、熱
窒化膜、プラズvcVD、減圧CVD、ECR−CVD
法等によるシリコン窒化膜等である。
Glass or oxide film such as BSG, PSG, BPSG, thermal nitride film, plasma VCVD, low pressure CVD, ECR-CVD
This is a silicon nitride film or the like formed by a method or the like.

このような構成の基体に対して、+1−Tiは原料ガス
とH2との反応系において単純な熱反応のみで堆積する
。例えばDMAHと11゜どの反応系における熱反応は
基本的に と考えられる。DMAHは室温で二量体構造をとってい
る。また、 T1Cl!、4等の添加により Ajlj
 −Ti合金が形成されるのは基体表面に到達したTi
Cl2が表面化学反応により分解し、Tiが膜中に取り
込まれることによる。MMAH2によっても下記実施例
に示すように、熱反応により高品質AjZ −Tiが堆
積可能であった。
On a substrate having such a configuration, +1-Ti is deposited only by a simple thermal reaction in a reaction system of source gas and H2. For example, the thermal reaction in a reaction system such as DMAH and 11° is basically considered to be. DMAH has a dimeric structure at room temperature. Also, T1Cl! , 4, etc. Ajlj
-Ti alloy is formed when Ti reaches the substrate surface.
This is because Cl2 is decomposed by a surface chemical reaction and Ti is incorporated into the film. Even with MMAH2, high quality AjZ-Ti could be deposited by thermal reaction, as shown in the examples below.

MMA)12は蒸気圧が室温で0.01〜0.ITor
rと低いために多量の原料輸送が難しく、堆積速度は数
百人/分が本発明における上限値であり、好ましくは室
温で蒸気圧がITorrであるDMA11を使用するこ
とが最も望ましい。
MMA) 12 has a vapor pressure of 0.01 to 0.0 at room temperature. ITor
Because of the low r, it is difficult to transport a large amount of raw materials, and the upper limit of the deposition rate in the present invention is several hundred people/min. It is most desirable to use DMA11, which preferably has a vapor pressure of ITorr at room temperature.

第1図は本発明を適用可能な堆積膜形成装置を示す模式
図である。
FIG. 1 is a schematic diagram showing a deposited film forming apparatus to which the present invention can be applied.

ここで、1はAl1−Ti膜を形成するための基体であ
る。基体1は、同図に対して実質的に閉じられた堆積膜
形成用の空間を形成するための反応管2の内部に設けら
れた基体ホルダ3上に載置される。反応管2を構成する
材料としては石英が好ましいが、金属製であってもよい
。この場合には反応管を冷却することが望ましい。また
、基体ホルダ3は金属製であり、載置される基体を加熱
できるようにヒータ4が設けられている。モしてヒータ
4の発熱温度を制御して基体温度を制御することができ
るよう構成されている。
Here, 1 is a substrate for forming an Al1-Ti film. A substrate 1 is placed on a substrate holder 3 provided inside a reaction tube 2 for forming a substantially closed space for forming a deposited film as seen in the figure. The material constituting the reaction tube 2 is preferably quartz, but it may also be made of metal. In this case, it is desirable to cool the reaction tube. Further, the substrate holder 3 is made of metal, and is provided with a heater 4 so as to heat the substrate placed thereon. The substrate temperature can be controlled by controlling the heat generation temperature of the heater 4.

ガスの供給系は以下のように構成されている。The gas supply system is configured as follows.

5はガスの混合器であり、原料ガスと反応ガスとを混合
させて反応管2内に供給する。6は原料ガスとして有機
金属を気化させるために設けられた原料ガス気化器であ
る。
Reference numeral 5 denotes a gas mixer, which mixes the raw material gas and the reaction gas and supplies the mixture into the reaction tube 2 . Reference numeral 6 denotes a raw material gas vaporizer provided to vaporize organic metals as raw material gases.

本発明において用いる有機金属は室温で液体状であるの
で、気化器6内でキャリアガスな有機金属の液体中を通
して飽和蒸気となし、混合器5へ導入する。
Since the organic metal used in the present invention is in a liquid state at room temperature, it is passed through the organic metal liquid as a carrier gas in the vaporizer 6 to form a saturated vapor, and then introduced into the mixer 5.

排気系は以下のように構成される。The exhaust system is configured as follows.

7はゲートバルブであり、堆積膜形成前に反応管2内部
を排気する時など大容量の排気を行う際に開かれる。8
はスローリークバルブであり、堆積膜形成時の反応管2
内部の圧力を調整する時など小容量の排気を行う際に用
いられる。9は排気ユニットであり、ターボ分子ポンプ
等の排気用のポンプ等で構成される。
Reference numeral 7 denotes a gate valve, which is opened when a large volume of gas is evacuated, such as when evacuating the inside of the reaction tube 2 before forming a deposited film. 8
is a slow leak valve, which is used for reaction tube 2 during deposition film formation.
Used when evacuation of a small volume, such as when adjusting internal pressure. Reference numeral 9 denotes an exhaust unit, which is composed of an exhaust pump such as a turbo molecular pump.

基体1の搬送系は以下のように構成される。The transport system for the substrate 1 is configured as follows.

10は堆積膜形成前および堆積膜形成後の基体を収容可
能な基体搬送室であり、バルブ11を開いて排気される
。12は搬送室を排気する排気ユニットであり、ターボ
分子ポンプ等の排気用ポンプで構成される。
Reference numeral 10 denotes a substrate transfer chamber capable of accommodating substrates before and after the formation of a deposited film, and is evacuated by opening a valve 11. Reference numeral 12 denotes an exhaust unit for evacuating the transfer chamber, and is composed of an exhaust pump such as a turbo molecular pump.

バルブ13は基体1を反応室と搬送空間で移送する時の
み開かれる。
The valve 13 is opened only when the substrate 1 is transferred between the reaction chamber and the transfer space.

第1図に示すように、原料ガスを生成するためのガス生
成室6においては、室温に保持され・ている液体状のD
MAHに対しキャリアガスとしてのH2もしくはAr(
もしくは他の不活性ガス)でバブリングを行い、気体状
DMAHを生成し、これを混合器5に輸送する。 Ti
ck4及び反応ガスとしてのH2は別々に、または、あ
らかじめ混合してほかの経路から混合器5に輸送される
。ガスはそれぞれその分圧が所望の値となるように流量
が調整されている。
As shown in FIG. 1, in the gas generation chamber 6 for generating source gas, liquid D is kept at room temperature.
For MAH, H2 or Ar(
or other inert gas) to generate gaseous DMAH, which is transported to the mixer 5. Ti
ck4 and H2 as a reaction gas are transported to the mixer 5 from another route, either separately or mixed in advance. The flow rate of each gas is adjusted so that its partial pressure becomes a desired value.

原料ガスとしては、MMAH2でもよいが、蒸気圧が室
温でITorrとなるのに十分なりMA)Iが最も好ま
しい。また、DMAHとMMA)+2を混合させて用い
てもよい。
Although MMAH2 may be used as the raw material gas, MA)I is most preferable since it has a vapor pressure sufficient to reach ITorr at room temperature. Alternatively, DMAH and MMA)+2 may be used in combination.

また第2の原料ガスとしてのTiを含むガスとしてはT
i(:j&、、 T1Cu4. Ti(lr4.Ti(
ct(3)4等を用いる事ができるが、 200−:1
00℃の低温で分解するTick 4 、Ti (cH
3)4が望ましい。
Further, as the gas containing Ti as the second raw material gas, T
i(:j&,, T1Cu4.Ti(lr4.Ti(
ct(3)4 etc. can be used, but 200-:1
Tick 4, Ti (cH
3) 4 is desirable.

第2図(a)〜(e)は本発明によるAn −Ti膜の
選択成長の様子を示す。
FIGS. 2(a) to 2(e) show selective growth of an An--Ti film according to the present invention.

第2図(a)は本発明による+l堆積膜形成前の基体の
断面を模式的に示す図である。90は電子供与性材料か
らなる基板、91は非電子供与性材料からなる薄膜であ
る。
FIG. 2(a) is a diagram schematically showing a cross section of a substrate before formation of a +l deposited film according to the present invention. 90 is a substrate made of an electron-donating material, and 91 is a thin film made of a non-electron-donating material.

原料ガスとしてのDMAH,Ticλ4反応ガスとして
のH2を含んだ混合気体がDMAH及びTi[:n 4
の分解温度以上かつ450℃以下の温度範囲内に加熱さ
れた基体1上に供給されると、基体90上にAn−Ti
が析出し、第2図(b) に示すようにAn−Tiの連
続膜が形成される。ここで、反応管2内の圧力は10−
3〜760Torrが望ましく、DMA8分圧は上記反
応管内圧力の1.5 x 10−’〜1.3 Xl0−
’倍が好ましい。
A mixed gas containing DMAH as a raw material gas and H2 as a reaction gas is DMAH and Ti[:n 4
When supplied onto the substrate 1 heated within the temperature range above the decomposition temperature of
is precipitated, and a continuous An--Ti film is formed as shown in FIG. 2(b). Here, the pressure inside the reaction tube 2 is 10-
3 to 760 Torr is desirable, and the DMA8 partial pressure is 1.5 x 10-' to 1.3 Xl0- of the pressure inside the reaction tube.
'Double is preferred.

上記条件でAn−Tiの堆積を続けると、第2図(c)
の状態を経て、第2図(d)に示すように、へ4−Ti
膜は薄膜91の最上部のレベルにまで成長する。さらに
同じ条件で成長させると、第2図(e) に示すように
、 An−Ti膜は横方向にはほとんど成長することな
しに、2000Å以上にまで成長可能である。これは、
本発明による堆積膜の最も特徴的な点であり、如何に良
質の膜を良好な選択性の下に形成可能であるかが理解で
きよう。
If An-Ti is continued to be deposited under the above conditions, Fig. 2(c)
As shown in Fig. 2(d), 4-Ti
The film grows to the top level of thin film 91. Further, when grown under the same conditions, the An--Ti film can be grown to a thickness of 2000 Å or more with almost no growth in the lateral direction, as shown in FIG. 2(e). this is,
This is the most characteristic feature of the deposited film according to the present invention, and it can be understood how a high quality film can be formed with good selectivity.

モしてオーシュ電子分光法や光電子分光法による分析の
結果、この膜には炭素や酸素のような不純物の混入が認
められない。
As a result of analysis using Ausch electron spectroscopy and photoelectron spectroscopy, no impurities such as carbon or oxygen were found to be present in this film.

このようにして形成された堆積膜の抵抗率は、膜厚40
0人では室温で3.0〜6.0μΩ・cmとAj2バル
クの抵抗率とほぼ等しく、連続かつ平坦な膜となる。ま
た、膜厚1μmであっても、その抵抗率はやはり室温で
略々3.0〜8.0μΩ・Cl11となり、厚膜でも十
分に緻密な膜が形成される。可視光波長領域における反
射率も略々80%であり、表面平坦性にすぐれた薄膜を
堆積させることができる。
The resistivity of the deposited film thus formed is as follows:
In the case of 0 people, the resistivity is 3.0 to 6.0 μΩ·cm at room temperature, which is almost equal to the Aj2 bulk resistivity, resulting in a continuous and flat film. Further, even if the film thickness is 1 μm, the resistivity will still be approximately 3.0 to 8.0 μΩ·Cl11 at room temperature, and a sufficiently dense film will be formed even if the film is thick. The reflectance in the visible light wavelength region is also approximately 80%, and a thin film with excellent surface flatness can be deposited.

基体温度としては、+lを含む原料ガス及び、Tiを含
む原料ガスの分解温度以上、かつ450℃以下が望まし
いことは前述した通りであるが、具体的には基体温度2
20〜450℃が望ましく、この条件で堆積を行った場
合、DMA8分圧が10−’〜1O−3Torrのとき
堆積速度は100人/分〜700人/分と非常に大きく
、超LSI用^1l−Ti堆積技術として十分大きい堆
積速度が得られる。
As mentioned above, the substrate temperature is desirably above the decomposition temperature of the source gas containing +l and the source gas containing Ti and below 450°C.
The temperature is preferably 20 to 450°C, and when deposition is performed under these conditions, the deposition rate is extremely high at 100 to 700 people/min when the DMA8 partial pressure is 10-' to 1O-3 Torr, which is suitable for VLSI. A sufficiently high deposition rate can be obtained as a 1l-Ti deposition technique.

さらに好ましくは基体温度250℃〜350℃であり、
この条件で堆積したAJ2−Ti膜は配向性も強く、か
つ450℃、 1hourの熱処理を行ってもSi単結
晶もしくはSt多結晶基体上のAJl−Tiliにはヒ
ロック、スパイクの発生もない良質のAn −Ti膜と
なる。また、このようなAJZ−TiliはAn膜より
もエレクトロマイグレーション耐性に優れている。
More preferably, the substrate temperature is 250°C to 350°C,
The AJ2-Ti film deposited under these conditions has strong orientation, and even after heat treatment at 450°C for 1 hour, the AJ2-Ti film on the Si single crystal or St polycrystalline substrate is of good quality with no hillocks or spikes. It becomes an An-Ti film. Further, such AJZ-Tili has better electromigration resistance than the An film.

第1図示の装置では、1回の堆積において1枚の基体に
しかAJZ−Tiを堆積することができない。略々70
0人/分の堆積速度は得られるが、多数枚の堆積を短時
間で行うためには不十分である。
In the apparatus shown in the first figure, AJZ-Ti can only be deposited on one substrate in one deposition. Approximately 70
Although a deposition rate of 0 person/minute can be obtained, this is insufficient for depositing a large number of sheets in a short period of time.

この点を改善する堆積膜形成装置としては、多数枚のウ
ェハを同時に装填してAn −Tiを堆積することので
きる減圧CvD装置がある。本発明によるへβ堆積は加
熱された電子供与性基体表面での表面反応を用いている
ため、基体のみが加熱されるホットウォール型減圧CV
D法であればpMAIlとH2TiCλ4等のTi原料
ガスとを添加することによりTiを0.5〜2.0%含
むAJZ−Tiを堆積させることかできる。
As a deposited film forming apparatus that improves this point, there is a low pressure CvD apparatus that can load a large number of wafers at the same time and deposit An-Ti. Since β deposition according to the present invention uses a surface reaction on the surface of a heated electron-donating substrate, a hot wall type reduced pressure CV where only the substrate is heated is used.
If method D is used, AJZ-Ti containing 0.5 to 2.0% Ti can be deposited by adding pMAIl and a Ti source gas such as H2TiCλ4.

反応管圧力は0.05〜760Torr、望ましくは0
.1〜G、8Torr 、基体温度は160℃〜450
℃、望ましくは220℃〜400℃、DMAI(分圧は
反応管内圧力のIX 10−S倍〜1.3 Xl0−3
倍であり、 T1Cu4の反応管内圧力は、I X 1
(1−’〜I X 10−’倍の範囲であり^I1.−
Tiが電子供与性基体上にのみ堆積する。
The reaction tube pressure is 0.05 to 760 Torr, preferably 0
.. 1~G, 8Torr, substrate temperature 160℃~450
°C, preferably 220 °C to 400 °C, DMAI (partial pressure is IX 10-S times the reaction tube internal pressure to 1.3 Xl0-3
times, and the pressure inside the reaction tube of T1Cu4 is I
(The range is 1-' to I x 10-' times ^I1.-
Ti is deposited only on the electron-donating substrate.

第3図はかかる本発明を適用可能な堆積膜形成装置を示
す模式図である。
FIG. 3 is a schematic diagram showing a deposited film forming apparatus to which the present invention can be applied.

57はへλ膜を形成するための基体である。50は周囲
に対して実質的に閉じられた堆積膜形成用の空間を形成
する石英製の外側反応管、51は外側反応管50内のガ
スの流れを分離するために設置される石英製の内側反応
管、54は外側反応管50の開口部を開閉するための金
属製のフランジであり、基体57は内側反応管51内部
に設けられた基体保持具56内に設置される。なお、基
体保持具56は石英製とするのが望ましい。
57 is a substrate for forming a λ film. 50 is an outer reaction tube made of quartz that forms a space for forming a deposited film that is substantially closed to the surroundings; 51 is an outer reaction tube made of quartz that is installed to separate the flow of gas in the outer reaction tube 50; The inner reaction tube 54 is a metal flange for opening and closing the opening of the outer reaction tube 50, and the base 57 is installed in a base holder 56 provided inside the inner reaction tube 51. Note that the base holder 56 is preferably made of quartz.

また、本装置はヒータ部59により基体温度を制御する
ことができる。反応管50内部の圧力は、ガス排気口5
3を介して結合された排気系ぐよ〕て制御できるように
構成されている。
Furthermore, the present device can control the substrate temperature using the heater section 59. The pressure inside the reaction tube 50 is controlled by the gas exhaust port 5.
The exhaust system connected via the exhaust system 3 can be controlled.

また、原料ガスは第1図に示す装置と同様に、第1のガ
ス系、第2のガス系および混合器を有しくいずれも図示
せず)、原料ガスは原料ガス導入ライン52より反応管
50内部に導入される。原料ガスは、第3図中矢印58
で示すように、内側反応管51内部を通過する際、基体
57の表面において反応し、Al2−Tiを基体表面に
堆積する。反応後のガスは、内側反応管51と外側反応
管50とによって形成される間隙部を通り、ガス排気口
53から排気される。
In addition, the raw material gas is supplied to the reaction tube from the raw material gas introduction line 52 (similar to the apparatus shown in FIG. 1, having a first gas system, a second gas system, and a mixer (all not shown)). 50 is introduced inside. The raw material gas is indicated by arrow 58 in Fig. 3.
As shown in , when passing through the inside of the inner reaction tube 51, it reacts on the surface of the substrate 57 and deposits Al2-Ti on the surface of the substrate. The gas after the reaction passes through the gap formed by the inner reaction tube 51 and the outer reaction tube 50 and is exhausted from the gas exhaust port 53.

基体の出し入れに際しては、金属製フランジ54をエレ
ベータ(図示せず)により基体保持具56゜基体57と
ともに降下させ、所定の位置へ移動させて基体の着脱を
行う。
When taking out and putting in the base, the metal flange 54 is lowered together with the base holder 56 and the base 57 by an elevator (not shown), and moved to a predetermined position to attach and detach the base.

かかる装置を用い、前述した条件で堆積膜を形成するこ
とにより、装置内の総てのウェハにおいて良質なAl2
−Ti膜を同時に形成することができる。
By forming a deposited film under the conditions described above using such an apparatus, high quality Al2 can be obtained on all wafers in the apparatus.
-Ti film can be formed at the same time.

上述したように本発明にもとづく AIL −TttM
方法によって得られた膜は緻密であり炭素等の不純物含
有量がきわめて少なく抵抗率もへlバルクに近く且つ表
面平滑度の高い特性を有するため以下に述べる顕著な効
果が得られる。
As mentioned above, AIL-TttM according to the present invention
The film obtained by this method is dense, has an extremely low content of impurities such as carbon, has a resistivity close to that of a bulk film, and has a high surface smoothness, so that the remarkable effects described below can be obtained.

■ヒロックの減少 ヒロックは成膜時の内部応力が熱処理工程で解放される
際にA℃が部分的なマイグレーションをおこし、 Aj
2表面に凸部を生じるものである。また通電による極部
的なマイグレーションによっても同様の現象が生ずる。
■Decrease in hillocks Hillocks are caused by partial migration of A℃ when the internal stress during film formation is released in the heat treatment process, resulting in Aj
2. Convex portions are formed on the surface. A similar phenomenon also occurs due to local migration due to energization.

本発明によって形成されたへρ−Tf膜は内部応力がほ
とんどなく且つ単結晶に近い状態である。そのため45
0℃lHrの熱処理で従来の3℃膜において10’〜1
06個/cm2のヒロックが生ずるのに対して本発明に
よるとヒロック数はO〜lO個/cm2と大幅に達成で
きた。このように^u−Ti表面凸部がほとんどないた
めレジスト膜厚および層間絶縁膜を薄膜化することがで
き微細化、平坦化に有利である。
The ρ-Tf film formed according to the present invention has almost no internal stress and is in a state close to single crystal. Therefore 45
10' to 1
Whereas 06 hillocks/cm2 occur, according to the present invention, the number of hillocks can be significantly reduced to 0 to 10 hillocks/cm2. Since there are almost no convex portions on the u-Ti surface as described above, the resist film thickness and the interlayer insulating film can be made thinner, which is advantageous for miniaturization and planarization.

■耐エレクトロマイグレーション性の向上エレクトロマ
イグレーションは高密度の電流が流れることにより配線
原子が移動する現象である。この現象によ1粒界に沿っ
てボイドが発生・成長しそのための断面積減少に伴ない
配線が発熱・断線してしまう。従来スパッタ法において
もAl1−5tにCu、Ti等を加え合金化することに
より耐マイグレーション性を向上させてきた。
■Improving electromigration resistance Electromigration is a phenomenon in which wiring atoms move due to the flow of high-density current. This phenomenon generates and grows voids along one grain boundary, which reduces the cross-sectional area and causes heat generation and disconnection of the wiring. Even in the conventional sputtering method, migration resistance has been improved by adding Cu, Ti, etc. to Al1-5t to form an alloy.

耐マイグレーション性は平均配線寿命で評価することが
一般的である。
Migration resistance is generally evaluated based on the average wiring life.

上記従来法による配線は250℃、 1 x106A/
cm’の通電試験条件下で、(配線断面積1μm2の場
合)IXIO2〜103時間の平均配線寿命が得られて
いる。これに対して本発明に基づ<八n −Ti成膜法
により得られたAIL−Ti膜は、上記試験により、断
面積1μm2のの配線で103〜5X1G’時間の平均
配線寿命が得られた。
The wiring according to the above conventional method is 250℃, 1 x 106A/
cm' current conduction test conditions, an average wiring life of IXIO2 to 103 hours was obtained (in the case of a wiring cross-sectional area of 1 μm2). On the other hand, the AIL-Ti film obtained by the <8n -Ti film formation method according to the present invention has an average wiring life of 103 to 5 x 1 G' hours for a wiring with a cross-sectional area of 1 μm2, according to the above test. Ta.

よって本発明によるとたとえば配線幅0.8μmのとき
0.3μmの配線層厚さで充分実用に耐え得る。つまり
配線層厚さを薄くすることができるので配線を設置した
後の半導体表面の凹凸を最小減に抑えることができ、且
つ通常の電流を流す上で高信頼性が得られた。また、非
常に単純なプロセスで可能である。
Therefore, according to the present invention, for example, when the wiring width is 0.8 .mu.m, a wiring layer thickness of 0.3 .mu.m is sufficient for practical use. In other words, since the thickness of the wiring layer can be reduced, the unevenness on the semiconductor surface after the wiring has been installed can be minimized, and high reliability can be obtained for normal current flow. It is also possible through a very simple process.

■コンタクト部のアロイ・ビットの減少配線工程中の熱
処理により、配線材中のAllと基体の54が、共晶反
応し、アロイ・ピットと呼ばれるAl2とStの共晶が
スパイク状に基体中に浸入し、その結果浅い接合が破壊
されることがある。
■Reduction of alloy bits in contact area Due to heat treatment during the wiring process, All in the wiring material and 54 in the substrate undergo a eutectic reaction, and eutectic of Al2 and St, called alloy pits, form into the substrate in the form of spikes. penetration, which can result in the destruction of shallow joints.

その対策として接合深さが0.3μm以上の場合は^I
t −5i系の合金を用い、接合深さが0.2μm以下
の場合はTi、W、Mo系のバリアメタル技術を用いる
ことが一般的である。
As a countermeasure, if the bonding depth is 0.3μm or more,
When a t-5i alloy is used and the junction depth is 0.2 μm or less, Ti, W, and Mo-based barrier metal technology is generally used.

しかしエツチングの複雑さおよびコンタクト抵抗の上昇
等改善すべき点は存在している。本発明によって形成し
たA℃−Tiは、配線工程時の熱処理によっても基体結
晶とのコンタクト部におけるアロイビットの発生が抑え
られ、且つコンタクト性の良好な配線を得ることができ
る。つまり接合を0.1 μm程度に浅くした場合もA
l1−Ti材料のみで接合を破壊することなく配線でき
る。
However, there are still issues to be improved, such as the complexity of etching and the increase in contact resistance. The A°C-Ti formed according to the present invention can suppress the generation of alloy bits at the contact portion with the base crystal even by heat treatment during the wiring process, and can provide wiring with good contact properties. In other words, even if the junction is made shallow to about 0.1 μm, A
Wiring can be done using only l1-Ti material without destroying the junction.

0表面平滑性の向上(配線のバターニング性向上) 従来、金属薄膜の表面の粗さは配線のバターニング工程
においてマスクと基体用のアライメント工程およびエツ
チング工程において不都合を及ぼしていた。
0 Improvement of surface smoothness (improvement of patterning properties of wiring) Conventionally, the roughness of the surface of metal thin films has caused inconveniences in the patterning process of wiring, the alignment process for the mask and the substrate, and the etching process.

つまり従来のAj2CVD[の表面には数μmに及ぶ凹
凸があり表面モルフォロジーが悪く、そのため 1)アライメント信号が表面で乱反射を生じ、そのため
雑音レベルが高くなり本来のアライメント信号を識別で
きない。
In other words, the surface of the conventional Aj2CVD has irregularities of several μm and has poor surface morphology, which causes 1) diffuse reflection of the alignment signal on the surface, which increases the noise level and makes it impossible to identify the original alignment signal.

2)大きな表面凹凸をカバーするため、レジスト膜厚を
大きくとらねばならず微細化に反する。
2) In order to cover large surface irregularities, the resist film thickness must be increased, which is contrary to miniaturization.

3)表面モルフオロジーが悪いとレジスト内部反射によ
るハレーションが極部的に生じ、レジスト残りが生ずる
3) If the surface morphology is poor, halation occurs locally due to internal reflection of the resist, resulting in resist residue.

4)表面モルフォロジーが悪いとその凹凸に準じて配線
エツチング工程で側壁がギザギザになってしまう等の欠
点をもっていた。
4) If the surface morphology is poor, there are drawbacks such as the sidewalls becoming jagged during the wiring etching process due to the unevenness.

本発明に、よると形成された^II −Ti膜の表面モ
ルフォロジーが画期的に改善され、上述の欠点は全て改
善される。
According to the present invention, the surface morphology of the II-Ti film formed is dramatically improved, and all of the above-mentioned drawbacks are improved.

■コンタクトホール、スルーホール内の抵抗の向上。■Improved resistance in contact holes and through holes.

コンタクトホールの大きさが1μa+x1μm以下と微
細になると、配線工程の熱処理中に配線中のSiがコン
タクトホールの基体上に析出してこれを覆い、配線と素
子との間の抵抗が著しく大きくなる。
When the size of the contact hole becomes as small as 1 μa+x1 μm or less, Si in the interconnect precipitates and covers the base of the contact hole during heat treatment in the interconnect process, and the resistance between the interconnect and the element increases significantly.

本発明によると表面反応によってち密な膜が形成される
のでコンタクトホール、スルーホール内部に完全に充填
されたAl2−Tiは3.0〜6.0μΩcI11の抵
抗率を有することが確認された。また、コンタクト抵抗
は0.6μmX0.6μmの孔においてSi部が10”
CI+−’の不純物を有する場合I X 10−’Ω・
cm2程度が達成できる。
According to the present invention, since a dense film is formed by surface reaction, it has been confirmed that Al2-Ti completely filled in contact holes and through holes has a resistivity of 3.0 to 6.0 .mu..OMEGA.cI11. Also, the contact resistance is 10” in the Si part in a 0.6 μm x 0.6 μm hole.
When it has an impurity of CI+-', I X 10-'Ω・
About cm2 can be achieved.

つまり本発明によると微細な孔中に完全に配線材をうめ
込むことができ、且つ基体と良好なコンタクトが得られ
る。従って本発明は1μm以下の微細プロセスにおいて
最大の問題で′あったホール内抵抗およびコンタクト抵
抗の向上に大いに貢献できる。
In other words, according to the present invention, it is possible to completely embed the wiring material into the minute hole, and to obtain good contact with the substrate. Therefore, the present invention can greatly contribute to improving the in-hole resistance and contact resistance, which have been the biggest problems in microprocesses of 1 μm or less.

つまり、バターニング工程において露光機の解像性能限
界の線巾においてアライメント精度3σ= 0.15μ
mが達成できハレーションを起こさず、なめらかな側面
を有する配線が可能となる。
In other words, in the patterning process, the alignment accuracy 3σ = 0.15μ at the line width of the exposure machine's resolution performance limit.
m can be achieved, and wiring with smooth sides without causing halation is possible.

■配線工程中の熱処理の低温化あるいは廃止が可能であ
る。
■It is possible to lower the temperature or eliminate heat treatment during the wiring process.

以上詳細に説明したように本発明を半導体集積回路の配
線形成方法に適用することにより、従来の^1−Ti配
線に比べて格段に、歩止まりを向上させ、低コスト化を
促進することが可能となる。
As explained in detail above, by applying the present invention to a wiring formation method for semiconductor integrated circuits, it is possible to significantly improve yield and promote cost reduction compared to conventional ^1-Ti wiring. It becomes possible.

(実施例1) まずAl2−Ti成膜の手順は次の通りである。第1図
に示した装置を用い、排気設備9により、反応管2内を
略々I X 10−’Torrに排気する。ただし反応
管2内の真空度は1 x 1O−8Torrより悪くて
もAl1−Tiは成膜する。
(Example 1) First, the procedure for forming an Al2-Ti film is as follows. Using the apparatus shown in FIG. 1, the inside of the reaction tube 2 is evacuated to approximately I.times.10-'Torr using the exhaust equipment 9. However, even if the degree of vacuum in the reaction tube 2 is worse than 1 x 1O-8 Torr, Al1-Ti can be formed.

Stウェハを洗浄後、搬送室lOを大気圧に解放しSt
ウウェを搬送室に装填する。搬送室を略々!×10−’
Torrに排気し、その後ゲートバルブ13を開はウェ
ハをウェハホルダー3に装着する。
After cleaning the St wafer, the transfer chamber IO is released to atmospheric pressure and the St wafer is cleaned.
Load the uwe into the transfer chamber. Almost the transport room! ×10-'
After exhausting to Torr, the gate valve 13 is opened and the wafer is mounted on the wafer holder 3.

クエへをウェハホルダー3に装着した後、ゲートバルブ
13を閉じ、反応室2の真空度が略々1×10−’To
rrになるまで排気する。
After attaching the wafer to the wafer holder 3, the gate valve 13 is closed and the vacuum level of the reaction chamber 2 is approximately 1×10-'To.
Exhaust until rr.

本実施例では第1のガスラインからDMA)Iを供給す
る。DMAHラインのキャリアガスはH2を用いた。
In this embodiment, DMA)I is supplied from the first gas line. H2 was used as the carrier gas for the DMAH line.

第2のガスラインは■2用、第3のガスラインは112
希釈したTi(lJZ4とする。
The second gas line is for ■2, the third gas line is for 112
Diluted Ti (referred to as lJZ4).

第2ガスラインから112を流し、スローリークバルブ
8の開度を調整して反応管2内の圧力を所定の値にする
。本実施例における典型的圧力は略々1.5Torrと
する。その後ヒータ4に通電しウェハを加熱する。ウェ
ハ温度が所定の温度に到達した後、DM^■ラインTi
CJ24 ラインよりDMA)1112希釈したTiC
j! 、を反応管内へ導入する。全圧は略々1.5 T
orrであり、DMA8分圧を略々l、5×10−’T
orrとする。DMA)Iを反応管2に導入するとAJ
Z−Tiが堆積する。TiCJ2.4分圧は1.5 X
 10−’TO「「とする。所定の堆積時間が経過した
後、DMAHとTiCj24の供給を停止する。次にヒ
ータ4の加熱を停止し、ウェハを冷却する。H2ガスの
供給を止め反応管内を排気した後、ウェハを搬送室に移
送し、搬送室のみを大気圧にした後ウェハを取り出す。
112 is supplied from the second gas line, and the opening degree of the slow leak valve 8 is adjusted to bring the pressure inside the reaction tube 2 to a predetermined value. Typical pressure in this example is approximately 1.5 Torr. Thereafter, the heater 4 is energized to heat the wafer. After the wafer temperature reaches the predetermined temperature, the DM^■ line Ti
TiC diluted with DMA) 1112 from CJ24 line
j! , is introduced into the reaction tube. Total pressure is approximately 1.5 T
orr, and the DMA8 partial pressure is approximately l, 5×10-'T
orr. When DMA) I is introduced into reaction tube 2, AJ
Z-Ti is deposited. TiCJ2.4 partial pressure is 1.5X
10-'TO "" After the predetermined deposition time has passed, the supply of DMAH and TiCj24 is stopped. Next, the heating of the heater 4 is stopped and the wafer is cooled. The supply of H2 gas is stopped and the inside of the reaction tube is After evacuating the air, the wafer is transferred to a transfer chamber, and only the transfer chamber is brought to atmospheric pressure, after which the wafer is taken out.

以上がAJZ −Ti成膜手順の概略である。The above is an outline of the AJZ-Ti film forming procedure.

次に本実施例における試料作製を説明する。Next, sample preparation in this example will be explained.

Si基体(N型1〜2Ωcm)を水素燃焼方式(112
:4jZ/M、02: 2Il/M) により1000
℃の温度で熱酸化を行なった。
Hydrogen combustion method (112
:4jZ/M, 02: 2Il/M) by 1000
Thermal oxidation was carried out at a temperature of °C.

膜厚は7000人±500人であり、屈折率は1.46
であった。このSi基体全面にホトレジストを塗布し、
露光機により所望のパターンを焼きつける。
The film thickness is 7,000 ± 500, and the refractive index is 1.46.
Met. Apply photoresist to the entire surface of this Si substrate,
A desired pattern is printed using an exposure machine.

パターンは0.25μm Xo、25μm N100 
μm x100μmの各種の孔が開孔する様なものであ
る。ホトレジストを現像後反応性イオンエツチング(R
IE)等でホトレジストをマスクとして下地の5102
をエツチングし、部分的に基体Siを露出させた。この
ようにして0.25μm xO,25μm 〜100 
μm X100μ園の各種の大きさの5in2の孔を有
する試料を130枚用意し、基板温度を13とおり設定
し、各基板温度で前述した手順に従って 全圧     1.5 Torr DMA8分圧   1.5 X 10”’TorrTi
(:42 、分圧 1.5 x 1O−6Torrなる
条件でAIL −TilI!を堆積した。
The pattern is 0.25μm Xo, 25μm N100
It appears to have various holes of μm x 100 μm. After developing the photoresist, reactive ion etching (R
5102 as the base using photoresist as a mask using IE) etc.
was etched to partially expose the Si substrate. In this way, 0.25μm x O, 25μm ~ 100
Prepare 130 samples with 5in2 holes of various sizes (μm x 100μ), set the substrate temperature in 13 ways, and at each substrate temperature follow the procedure described above to adjust the total pressure to 1.5 Torr and DMA8 partial pressure to 1.5X. 10'''TorrTi
AIL-Til! was deposited under the following conditions: (:42), partial pressure 1.5 x 1O-6 Torr.

基板温度を13水準に変化して堆積したAIL −TI
膜を各種の評価方法を用いて評価した。その結果を表1
に示す。
AIL-TI deposited by changing the substrate temperature to 13 levels
The membranes were evaluated using various evaluation methods. Table 1 shows the results.
Shown below.

(以下余白) 上記試料で160℃〜450℃の温度範囲において5i
n2上にはlは堆積せず、Sin、が開孔しSiが露出
している部分にのみAx −rt (o、銚)が堆積し
た。なお上述した温度範囲において2時間連続して堆積
を行なった場合にも同様の選択堆積性が維持された。
(Left below) 5i in the temperature range of 160°C to 450°C with the above sample.
L was not deposited on n2, and Ax-rt (o, 銚) was deposited only on the portion where Si was opened and Si was exposed. Note that similar selective deposition properties were maintained even when deposition was performed continuously for 2 hours in the above-mentioned temperature range.

また反応管直前でTfCn 4 + H2を300−4
00℃で加熱すると CIlの含有量はさらに減少した
In addition, 300-4% of TfCn 4 + H2 was added just before the reaction tube.
Heating at 00°C further reduced the CII content.

(実施例2) まずへ4l−Ti成膜の手順は次の通りである。排気設
備9により、反応管2内を略々1 x 1O−8Tor
rに排気する。反応管2内の真空度が1 x 10−’
Torrより悪くてもAl1−Tiは成膜する。
(Example 2) First, the procedure for forming a 4l-Ti film is as follows. The inside of the reaction tube 2 is heated to approximately 1 x 1O-8 Tor by the exhaust equipment 9.
Exhaust to r. The degree of vacuum inside the reaction tube 2 is 1 x 10-'
Al1-Ti can be formed even if the temperature is worse than Torr.

S1ウエハを洗浄後、搬送室IOを大気圧に解放してS
tウェハを搬送室に装填する。搬送室を略々1x 1O
−6Torrに排気してその後ゲートバルブ13を開は
ウェハをウェハホルダ3に装着する。
After cleaning the S1 wafer, the transfer chamber IO is released to atmospheric pressure and the S1 wafer is cleaned.
t Load the wafer into the transfer chamber. Transfer chamber approximately 1x 1O
After exhausting to -6 Torr, the gate valve 13 is opened and the wafer is mounted on the wafer holder 3.

ウェハをウェハホルダ3に装着した後、ゲートバルブ1
3を閉じ反応室2の真空度が略々lXl0−’Torr
になるまで排気する。
After mounting the wafer on the wafer holder 3, the gate valve 1
3 is closed, and the vacuum level of reaction chamber 2 is approximately lXl0-'Torr.
Exhaust until

本実施例では第1のガスラインをDMA)l用とする。In this embodiment, the first gas line is for DMA)l.

DMAHラインのキャリアガスは八「を用いた。第2ガ
スラインは)+2用、第3のガスラインは水素希釈した
TiCl2用である。
The carrier gas for the DMAH line was 8". The second gas line was for +2, and the third gas line was for TiCl2 diluted with hydrogen.

第2ガスラインから■2を流し、スローリークバルブ8
の開度を調整して反応管2内の圧力を所望の値にする。
Flow ■2 from the second gas line, slow leak valve 8
The pressure inside the reaction tube 2 is set to a desired value by adjusting the opening degree of the reaction tube 2.

本実施例における典型的圧力は略々1.5Torrとす
る。その後ヒータ4に通電しクエへを加熱する。ウェハ
温度が所望の温度に到達した後、DMAHライン、Ti
Cl24ラインより DMAI+。
Typical pressure in this example is approximately 1.5 Torr. Thereafter, the heater 4 is energized to heat the cube. After the wafer temperature reaches the desired temperature, the DMAH line, Ti
DMAI+ from Cl24 line.

H2希釈したTiCl24を反応管内へ導入する。全圧
は略々1.5Torrであり、DMA)1分圧を略々1
.5×10−’Torrとする。TiCl2の分圧は1
.5 X 10−’Torrとする。 DMA11を反
応管2に導入すると^12−Tiが堆積する。所望の堆
積時間が経過した後DMAHの供給を停止する。次にヒ
ータ4の加熱を停止し、ウェハを冷却する。■2ガスの
供給を止め反応管内を排気した後ウェハを搬送室に8送
し搬送室のみを大気圧にした後ウェハを取り出す。以上
がAn−Ti成膜の概略である。
TiCl24 diluted with H2 is introduced into the reaction tube. The total pressure is approximately 1.5 Torr, and DMA) 1 partial pressure is approximately 1
.. It is assumed to be 5×10-'Torr. The partial pressure of TiCl2 is 1
.. 5 x 10-'Torr. When DMA11 is introduced into reaction tube 2, ^12-Ti is deposited. After the desired deposition time has elapsed, the supply of DMAH is stopped. Next, heating of the heater 4 is stopped and the wafer is cooled. (2) After stopping the gas supply and evacuating the inside of the reaction tube, the wafer is transferred to the transfer chamber, and only the transfer chamber is brought to atmospheric pressure, and then the wafer is taken out. The above is the outline of An-Ti film formation.

このようにして形成された堆積膜は抵抗率、炭素含有率
、平均配線寿命、堆積速度、ヒロック密度、スパイクの
発生および反射率に関しては実施例1と同様の結果を得
た。
The deposited film thus formed had similar results to those of Example 1 in terms of resistivity, carbon content, average wiring life, deposition rate, hillock density, spike occurrence, and reflectance.

また基体による選択堆積性も実施例1と同様であった。Furthermore, the selective deposition properties depending on the substrate were also the same as in Example 1.

(実施例3) 第3図に示した減圧CVD装置を用いて以下に述べるよ
うな構成の基体(サンプル2−1〜2−179)に^I
11!を形成した。
(Example 3) Using the low pressure CVD apparatus shown in FIG.
11! was formed.

サンプル2−1の準備 電子供与性である第1の基体表面材料としての単結晶シ
リコンの上に、非電子供与性である第2の基体表面材料
としての熱酸化5in2膜を形成し、実施例1に示した
ようなフォトリソグラフィー工程によりバターニングを
行い、単結晶シリコン表面を部分的に露出させた。
Preparation of Sample 2-1 A thermally oxidized 5in2 film as a second substrate surface material that is non-electron donating is formed on single crystal silicon as a first substrate surface material that is electron donative. Buttering was performed by a photolithography process as shown in 1, and the single crystal silicon surface was partially exposed.

この時の熱酸化5i02膜の膜厚は7000人、単結晶
シリコンの露出部即ち開口の大きさは3μmX3μmで
あった。このようにしてサンプル2−1を準備した。(
以下このようなサンプルを“熱酸化5iOz (以下T
−5iO2と略す)/単結晶シリコン°°と表記するこ
ととする)。
At this time, the thickness of the thermally oxidized 5i02 film was 7,000 mm, and the size of the exposed portion of the single crystal silicon, that is, the opening, was 3 μm×3 μm. Sample 2-1 was prepared in this way. (
Below, such a sample is referred to as “thermal oxidation 5iOz (hereinafter T
-5iO2)/monocrystalline silicon (single crystal silicon).

サンプル2−2〜2−179の準備 サンプル2−2は常圧CVDによって成膜した酸化膜(
以下Sin、と略す)/単結晶シリコンサンプル2−3
は常圧CvDによフて成膜したボロンドープの酸化膜(
以下BSGと略す)/jllL結晶シリコン、 サンプル2−4は常圧CVDによって成膜したリンドー
プの酸化膜(以下PSGと略す)/l−結晶シリコン、 サンプル2−5は常圧CvDによって成膜したリンおよ
びボロンドープの酸化Bi (以下BPSGと略す)/
!#結晶シリコン、 サンプル2−6はプラズマCVDによって成l摸した窒
化膜(以下P−5iNと略す)/!l−結晶シリコン、 サンプル2−7は熱窒化膜(以下T−5iNと略す)/
!#結晶シリコン、 サンプル2−8は減圧DCVDによフて成膜した窒化膜
(以下LP−5iNと略す)/単結晶シリコン、サンプ
ル2−9はECR装置によって成膜した窒化@(以下E
CR−5iNと略す)/単結晶シリコンである。さらに
電子供与性である第1の基体表面材料と非電子供与性で
ある第2の基体表面材料の組み合わせにより表2に示し
たサンプル2−11〜2−179を作成した。第1の基
体表面材料として単結晶シリコン(J!I−結晶St)
 、多結晶シリコン(多結晶Si)、非晶質シリコン(
非晶質St)、タングステン(W)、モリブデン(Mo
) 、タンタル(Ta)、タングステンシリサイド(W
Si)、チタンシリサイド(TiSi)。
Preparation of Samples 2-2 to 2-179 Sample 2-2 is an oxide film (
(hereinafter abbreviated as Sin)/Single crystal silicon sample 2-3
is a boron-doped oxide film (
Sample 2-4 is a phosphorus-doped oxide film (hereinafter abbreviated as PSG)/l-crystalline silicon formed by atmospheric pressure CVD; Sample 2-5 is a film formed by atmospheric pressure CVD. Phosphorous and boron doped Bi oxide (hereinafter abbreviated as BPSG)/
! #Crystalline silicon, sample 2-6 is a nitride film (hereinafter abbreviated as P-5iN) formed by plasma CVD/! l-crystalline silicon, Sample 2-7 is a thermal nitride film (hereinafter abbreviated as T-5iN)/
! #Crystalline silicon, sample 2-8 is a nitride film (hereinafter abbreviated as LP-5iN)/single crystal silicon formed by low pressure DCVD, and sample 2-9 is a nitride film (hereinafter referred to as E
CR-5iN)/single crystal silicon. Furthermore, samples 2-11 to 2-179 shown in Table 2 were prepared by combining the electron-donating first substrate surface material and the non-electron-donating second substrate surface material. Single crystal silicon (J!I-crystal St) as the first substrate surface material
, polycrystalline silicon (polycrystalline Si), amorphous silicon (
amorphous St), tungsten (W), molybdenum (Mo
), tantalum (Ta), tungsten silicide (W
Si), titanium silicide (TiSi).

アルミニウム(AjZ)、アルミニウムシリコン(Aj
2−5i)、チタンアルミニウム(Aβ−Ti) 、チ
タンナイトライド(Ti−N)、銅(cu)、アルミニ
ウムシリコン銅(AfL−5t−Gu) 、アルミニウ
ムパラジウム(1−Pd) 、チタン(Ti)、モリブ
デンシリサイド(Most)タンタルシリサイド(Ta
Si)を使用した。これらのサンプルおよびA4203
基板、 5i02ガラス基板を第3図に示した減圧CV
O装置に入れ、同一バッヂ内で^I1.−Ti膜を成膜
した。成膜条件は反応管圧力0.3Torr、DMAH
分圧3.Ox 1G−’Torr、  TiCl14分
圧lX10’″’Torr、基体温度300℃、成膜時
間15分である。
Aluminum (AjZ), aluminum silicon (Aj
2-5i), titanium aluminum (Aβ-Ti), titanium nitride (Ti-N), copper (cu), aluminum silicon copper (AfL-5t-Gu), aluminum palladium (1-Pd), titanium (Ti) , molybdenum silicide (Most) tantalum silicide (Ta
Si) was used. These samples and A4203
Substrate, 5i02 glass substrate shown in Figure 3 using reduced pressure CV
Put it in the O device and put it in the same badge ^I1. -A Ti film was formed. Film forming conditions are reaction tube pressure 0.3 Torr, DMAH
Partial pressure 3. Ox 1G-'Torr, TiCl14 partial pressure 1X10'''Torr, substrate temperature 300°C, and film formation time 15 minutes.

このような条件で成膜した結果、サンプル2−1から2
−179までのバターニングを施したサンプルに関して
は全て、電子供与性である第1の基体表面にのみAn 
−Ti (1,5%)膜の堆積が起こり、7000人の
深さの開口部を完全に埋めつくした。
As a result of film formation under these conditions, samples 2-1 to 2
For all samples patterned up to -179, An was present only on the electron-donating first substrate surface.
Deposition of a -Ti (1,5%) film took place, completely filling the 7000 in depth opening.

^J2−Ti膜の膜質は実施例1で示した基体温度30
0℃のものと同一の性質を示し非常に良好であった。一
方弁電子供与性である第2の基体表面にはAl−Ti膜
は全く堆積せず完全な選択性が得られた。非電子供与性
である^互、03基板および5in2ガラス基板にもA
l1−Ti膜は全く堆積しなかフた。
^The film quality of the J2-Ti film was determined at the substrate temperature of 30 as shown in Example 1.
The properties were the same as those at 0°C and were very good. On the other hand, no Al--Ti film was deposited on the surface of the second substrate, which was electron-donating, and perfect selectivity was obtained. It is non-electron donating.
No l1-Ti film was deposited at all.

(実施例4) 第3図の減圧CVO装置を用いて以下に述べるような構
成の基体にAl2−Ti膜を形成した。
(Example 4) Using the reduced pressure CVO apparatus shown in FIG. 3, an Al2-Ti film was formed on a substrate having the configuration described below.

非電子供与性である第2の基体表面材料としての熱酸化
膜上に電子供与性である第1の基体表面材料としての多
結晶Stを形成し、実施例1に示すようなフォトリソグ
ラフィ工程によりパターニングを行い、熱酸化膜表面を
部分的に露出させた。
Polycrystalline St as an electron-donating first substrate surface material was formed on a thermal oxide film as a non-electron-donating second substrate surface material, and a photolithography process as shown in Example 1 was carried out. Patterning was performed to partially expose the surface of the thermal oxide film.

この時の多結晶シリコンの膜厚は2000人、熱酸化膜
露出部すなわち開口部の大きさは3μn+X3μmであ
った。このようなサンプルを1−1 とする。非電子供
与性である第2の基体表面材料(T−5iO2,CVD
−5jO2,BSG、PSG、BPSG、P−5iN、
T−5iN。
At this time, the thickness of the polycrystalline silicon film was 2000, and the size of the exposed portion of the thermal oxide film, that is, the opening was 3 μn+3 μm. Let us call such a sample 1-1. The second substrate surface material (T-5iO2, CVD
-5jO2,BSG,PSG,BPSG,P-5iN,
T-5iN.

LP−5iN、ECR−5:N)  と電子供与性であ
る第1の基体表面材料(多結晶St、非晶買St、  
^fl 、W、Mo、Ta。
LP-5iN, ECR-5:N) and the electron-donating first substrate surface material (polycrystalline St, amorphous St,
^fl, W, Mo, Ta.

WSi、TiSi、TaSi、 AIL−5t、^A 
−Ti、TiN、Cu、  Al2−5t−Cu、  
^1−Pd、Ti、Mo−5t)の組み合わせにより、
表3に示す1−1−1−169のサンプルを用意した。
WSi, TiSi, TaSi, AIL-5t, ^A
-Ti, TiN, Cu, Al2-5t-Cu,
By the combination of ^1-Pd, Ti, Mo-5t),
Sample 1-1-1-169 shown in Table 3 was prepared.

これらのサンプルを第3図に示した減圧Cv。The reduced pressure Cv of these samples is shown in FIG.

装置に入れ、同一バッヂ内でAIL−Ti膜を成膜した
。成膜条件は反応管圧力0.3Torr、DMAt1分
圧3.Ox to−5Torr、  TiCA4分圧I
 X 10−’Torr、基体温度300℃成膜時間1
5分である。このような条件で成膜した結果、1−1か
ら1−169までのサンプル全てにおいて、非電子供与
性である第2の基体表面が露出している開口部には全<
A1−Ti膜は堆積されず、電子供与性である第1の基
体表面上にのみ約7000人のAl1−Tiが堆積し、
完全な選択性が得られた。なお、堆積した/l −Ti
膜の膜質は実施例1で示した基体温度300℃のものと
同一の性質を示し、非常に良好であった。
AIL-Ti film was formed within the same badge. The film forming conditions were a reaction tube pressure of 0.3 Torr and a partial pressure of DMAt1 of 3. Ox to-5 Torr, TiCA4 partial pressure I
X 10-'Torr, substrate temperature 300°C, film formation time 1
It's 5 minutes. As a result of film formation under these conditions, in all samples 1-1 to 1-169, all <<
No Al-Ti film is deposited, and about 7000 Al-Ti are deposited only on the first substrate surface, which is electron-donating;
Complete selectivity was obtained. Note that the deposited /l-Ti
The film quality of the film was very good, showing the same properties as those shown in Example 1 at a substrate temperature of 300°C.

(実施例5) 原料ガスにMMAH2を用いて、 全圧力     1.5 Torr MMA)I2分圧   5 x 10−’TorrTi
CJ! 、分圧  1.5 X 10−’Torrと設
定し、実施例1と同様の手順で堆積を行なったところ、
基体温度160℃から400℃の温度範囲において、実
施例1と同様に炭素不純物を含まない平坦性、緻密性お
よび基体表面材料による選択性に優れたAl1−Ti膜
膜が堆積した。
(Example 5) Using MMAH2 as the raw material gas, total pressure 1.5 Torr MMA)I2 partial pressure 5 x 10-'TorrTi
CJ! , the partial pressure was set to 1.5 x 10-' Torr, and the deposition was carried out in the same manner as in Example 1.
In the substrate temperature range of 160° C. to 400° C., an Al1-Ti film containing no carbon impurities and excellent in flatness, denseness, and selectivity depending on the substrate surface material was deposited as in Example 1.

(実施例6) まず^f1.−3t−Ti成膜の手順は次の通りである
。第1図に示した装置を用い、排気設備9により、反応
管2内を略々1 x 10−’Torrに排気する。
(Example 6) First ^f1. The procedure for forming a -3t-Ti film is as follows. Using the apparatus shown in FIG. 1, the inside of the reaction tube 2 is evacuated to approximately 1.times.10-' Torr using the exhaust equipment 9.

ただし反応管2内の真空度は1 x 1O−8Torr
より悪くてもAl1−5i−Tiは成膜する。
However, the degree of vacuum inside reaction tube 2 is 1 x 1O-8 Torr.
Even if it is worse, Al1-5i-Ti will form a film.

Siウェハを洗浄後、搬送室10を大気圧に解放しSi
ウェハを搬送室に装填する。搬送室を略々l×10−’
Torrに排気し、その後ゲートバルブ13を開はクエ
へをウェハホルダ3に装着する。
After cleaning the Si wafer, the transfer chamber 10 is released to atmospheric pressure and the Si wafer is cleaned.
Load the wafer into the transfer chamber. The transfer chamber is approximately l x 10-'
After exhausting the air to Torr, the gate valve 13 is opened and the quench is mounted on the wafer holder 3.

ウェハをウェハホルダ3に装着した後、ゲートバルブ1
3を閉じ、反応室2の真空度が略々1x10−8Tor
rになるまで排気する。
After mounting the wafer on the wafer holder 3, the gate valve 1
3 is closed, and the vacuum degree of reaction chamber 2 is approximately 1x10-8 Torr.
Exhaust until r.

本実施例では第1のガスラインからDMAHを供給する
。DMAHラインのキャリアガスはH2を用いた。
In this embodiment, DMAH is supplied from the first gas line. H2 was used as the carrier gas for the DMAH line.

第2のガスラインはH2用、第3のガスラインはH2希
釈したTiCl、用、第4のガスラインはSi2H6用
とする。また、第3のガスライン、混合器および反応管
を予備加熱して180℃±10℃に設定しておく。
The second gas line is for H2, the third gas line is for TiCl diluted with H2, and the fourth gas line is for Si2H6. Further, the third gas line, mixer, and reaction tube are preheated and set at 180°C±10°C.

第2ガスラインからH2を流し、スローリークバルブ8
の開度を調整して反応管2内の圧力を所定の値にする。
Flow H2 from the second gas line and slow leak valve 8
The pressure inside the reaction tube 2 is brought to a predetermined value by adjusting the opening degree of the reaction tube 2.

本実施例における典型的圧力は略々1.5Torrとす
る。その後ヒータ4に通電しウェハを加熱する。ウェハ
温度が所定の温度に到達した後、[IMAI(ライン、
  TiC立、ライン、 5i2H,ラインよりDMA
H,TiCl4 、5iJaを反応管内へ導入する。全
圧は略々1.5 Torrであり、DMA)1分圧を略
々1.5 X 10”’Torrとする。TiCj14
分圧は1×10−’Torr、 5i2)16分圧はI
 X 1O−5Torrとする。
Typical pressure in this example is approximately 1.5 Torr. Thereafter, the heater 4 is energized to heat the wafer. After the wafer temperature reaches the predetermined temperature, [IMAI (line,
TiC standing, line, 5i2H, DMA from line
H, TiCl4, and 5iJa are introduced into the reaction tube. The total pressure is approximately 1.5 Torr, and the partial pressure of DMA) is approximately 1.5 x 10'' Torr.TiCj14
Partial pressure is 1×10-'Torr, 5i2)16 partial pressure is I
X 1O-5 Torr.

5iJ6とDMAHを反応管2に導入すると A、+2
−5tTjが堆積する。所定の堆積時間が経過した後、
DM^tl、  Ti(:Il、4および5i2H,の
供給を停止する。
When 5iJ6 and DMAH are introduced into reaction tube 2, A, +2
-5tTj is deposited. After the predetermined deposition time has elapsed,
DM^tl, Stop the supply of Ti(:Il, 4 and 5i2H,).

次にヒータ4の加熱を停止し、ウェハを冷却する。H2
ガスの供給を止め反応管内を排気した後、ウェハを搬送
室に8送し、搬送室のみを大気圧にした後ウェハを取り
出す。以上がAJZ −Si −Ti成膜手順の概略で
ある。
Next, heating of the heater 4 is stopped and the wafer is cooled. H2
After stopping the gas supply and evacuating the inside of the reaction tube, the wafer is transferred to the transfer chamber, and after only the transfer chamber is brought to atmospheric pressure, the wafer is taken out. The above is an outline of the AJZ-Si-Ti film forming procedure.

次に本実施例における試料作製を説明する。Next, sample preparation in this example will be explained.

Si基体(N型1〜2Ωcm)を水素燃焼方式(H2:
31/M、02: 2JZ/M)により1000℃の温
度で熱酸化を行なった。
Hydrogen combustion method (H2:
31/M, 02: 2JZ/M) at a temperature of 1000°C.

上記酸化膜付ウェハを用意し、前述した手順に従って 全圧       1.5Torr 1)MA)1分圧      1.5  X 10−’
TorrTiCu4分圧   I X 10−’Tor
rSt、’H,分圧    I X 1O−5TOrr
なる条件でAjZ−5i−Ti膜を5000人堆積し、
通常のフォトリソグラフィ技術を用いて、試験用にAj
2−5i−Tiを2.4.6μmの幅に残すように、パ
ターニングを行なった。
Prepare the above-mentioned wafer with an oxide film, and follow the procedure described above to obtain a total pressure of 1.5 Torr 1) MA) 1 partial pressure of 1.5 x 10-'
TorrTiCu4 partial pressure I X 10-'Tor
rSt, 'H, partial pressure I X 1O-5TOrr
5000 people deposited AjZ-5i-Ti films under the following conditions,
Using normal photolithography techniques, Aj
Patterning was performed so that 2-5i-Ti was left in a width of 2.4.6 μm.

堆積基板温度(Ts)を変化させて堆積した膜の評価を
行った結果はぼ第1表に相当するような好ましい結果が
得られた。
As a result of evaluating the film deposited by varying the deposition substrate temperature (Ts), favorable results corresponding to those shown in Table 1 were obtained.

(実施例7) 第3図に示した減圧CVD装置を用いて以下に述べるよ
うな構成の基体AfL−5t −Ti膜を形成した。
(Example 7) A substrate AfL-5t-Ti film having the structure described below was formed using the low pressure CVD apparatus shown in FIG.

電子供与性である第1の基体表面材料としての単結晶シ
リコンの上に、非電子供与性である第2の基体表面材料
としての熱酸化5i02@を形成し、フォトリソグラフ
ィー工程によりパターニングを行い、単結晶シリコン表
面を部分的に露出させた。
On single crystal silicon as an electron-donating first substrate surface material, thermally oxidized 5i02@ is formed as a non-electron-donating second substrate surface material, and patterned by a photolithography process, The single crystal silicon surface was partially exposed.

この時の熱酸化5in2膜の膜厚は7000人、単結晶
シリコンの露出部即ち開口の大きさは3μmX3μmで
あった。このようにしてサンプルを準備した(以下この
ようなサンプルを“熱酸化SiO□(以下T−5i02
と略す)/単結晶シリコン”と表記することとする)。
The thickness of the thermally oxidized 5in2 film at this time was 7000 mm, and the exposed portion of the single crystal silicon, that is, the size of the opening was 3 μm×3 μm. A sample was prepared in this way (hereinafter referred to as "thermally oxidized SiO□" (hereinafter T-5i02
(abbreviated as "monocrystalline silicon").

同様に、以下に示すサンプルを作製した。Similarly, the samples shown below were prepared.

常圧CVOによって成膜した酸化膜(以下SiO□と略
す)/単結晶シリコン、 常圧CVDによって成膜したリンドープの酸化膜(以下
PSGと略す)/単結晶シリコン、常圧CVDによって
成膜したリンおよびボロンドープの酸化膜(以下BSP
Gと略す)/単結晶シリコンである。
Oxide film (hereinafter abbreviated as SiO□)/single crystal silicon formed by atmospheric pressure CVD, phosphorous-doped oxide film (hereinafter abbreviated as PSG) formed by atmospheric pressure CVD/single crystal silicon, film formed by atmospheric pressure CVD Phosphorous and boron doped oxide film (hereinafter referred to as BSP)
(abbreviated as G)/single crystal silicon.

これらのサンプルおよびAJZ 203基板、 SiO
□ガラス基板を第3図に示した減圧CvD装置に入れ、
同一バッヂ内で八℃−5i−Ti@を成膜した。
These samples and AJZ 203 substrate, SiO
□Put the glass substrate into the reduced pressure CvD device shown in Figure 3,
A film of 8°C-5i-Ti@ was formed within the same badge.

成膜条件は反応管圧力0.3Torr 、DMAH分圧
3 X 1G−5Torr、  Ti(42a分圧1 
x 10−’Torr、 5i2Ha分圧1 x 10
−’Torr、基体温度3基体温度3膵0ある。
The film forming conditions were: reaction tube pressure 0.3 Torr, DMAH partial pressure 3 x 1G-5 Torr, Ti (42a partial pressure 1
x 10-'Torr, 5i2Ha partial pressure 1 x 10
-'Torr, substrate temperature 3 substrate temperature 3 pancreas 0.

このような条件で成膜した結果、パターニングを施した
サンプルに関しては全て、電子供与性であるSt基体表
面にのみAfl.−5i−Ti膜の堆積が起こり、70
00人の深さの開口部を完全に埋めつくした。Aj2 
− St − Ti膜の膜質は実施例1で示した基体温
度300℃のものと同一の性質を示し非常に良好であっ
た。一方弁電子供与性である第2の基体表面には八u 
− St − Ti膜は全く堆積せず完全な選択性が得
られた。非電子供与性であるA℃203基板および5i
02ガラス基板にもAjZ.−5i−Ti膜は全く堆積
しなかった。
As a result of film formation under these conditions, all patterned samples had Afl. Deposition of -5i-Ti film occurs, and 70
The opening, which was 00 people deep, was completely filled. Aj2
- The film quality of the St-Ti film was very good, showing the same properties as those shown in Example 1 at a substrate temperature of 300°C. On the other hand, on the surface of the second substrate, which has a valve electron donating property,
- No St-Ti film was deposited and perfect selectivity was obtained. A℃203 substrate and 5i which are non-electron donating
02 glass substrate also has AjZ. -5i-Ti film was not deposited at all.

(実施例8) 実施例6と同様の手順で 全圧       1.5 Torr [IMAI(分圧      5 x 10−’Tor
rSi2H.分圧    1 x 1(1−5Torr
基板温度(Tsub)   300℃ と設定し、 TiCl24分圧を5 X 10−’To
rrからI×10−’Torrの範囲内で変化させて堆
積を行いTi含有量(wt%)は0.3%から4%まで
のAρ−5t−Ti膜を形成した。抵抗率、炭素含有量
、平均配線寿命、堆積速度、ヒロック密度に関してはほ
ぼ実施例1と同様の結果が得られた。また実施例2と同
様に基体表面材料による選択堆積性も全領域で確認され
た。
(Example 8) A total pressure of 1.5 Torr [IMAI (partial pressure 5 x 10-' Torr) was applied in the same manner as in Example 6.
rSi2H. Partial pressure 1 x 1 (1-5 Torr
Set the substrate temperature (Tsub) to 300℃, and set the TiCl24 partial pressure to 5 x 10-'To
Deposition was performed while varying the Ti content (wt%) within the range of rr to I×10 −′ Torr to form an Aρ-5t-Ti film with a Ti content (wt%) of 0.3% to 4%. Almost the same results as in Example 1 were obtained regarding resistivity, carbon content, average wiring life, deposition rate, and hillock density. Also, as in Example 2, selective deposition properties due to the substrate surface material were confirmed over the entire region.

(実施例9) 実施例6と同様の手順で 全圧       1.5 Torr DMAH分圧      5 X 10−’TorrT
iCJZ4分圧   I X 10−’Torr基板温
度(Tsub)   300℃ と設定し、Si、H,分圧を1.5 X 10−’To
rrから1×10””Torrまで変化させて堆積を行
った。形成されたA1−5i−Ti膜中のSi含有量(
wt%)は0.005%から5%まで5iJ6分圧にほ
ぼ比例して変化した。抵抗率、平均配線寿命、堆積速度
、ヒロック密度に関しては実施例1と同様の結果が得ら
れた。しかし4%以上のSi含有量を有する試料は膜中
にStと思われる析出物が生じ表面モルフオロジーが悪
化し、反射率が60%以下となった。St含有量4%未
満の試料の反射率は80〜95%であり、実施例6と同
様であった。また基体表面材料による選択堆積性も全領
域で確認された。
(Example 9) Total pressure: 1.5 Torr DMAH partial pressure: 5 X 10-'TorrT
iCJZ4 partial pressure I
Depositions were performed varying from rr to 1×10”” Torr. Si content in the formed A1-5i-Ti film (
wt%) changed from 0.005% to 5% almost in proportion to the 5iJ6 partial pressure. The same results as in Example 1 were obtained regarding resistivity, average wiring life, deposition rate, and hillock density. However, in the sample having a Si content of 4% or more, precipitates thought to be St were formed in the film, the surface morphology deteriorated, and the reflectance became 60% or less. The reflectance of the sample with an St content of less than 4% was 80 to 95%, which was the same as in Example 6. In addition, selective deposition depending on the substrate surface material was confirmed in all regions.

(実施例10) 実施例6と同様の手順で 全圧        1.5 TorrDMAH分圧 
      5 X 10−’TorrSiJ、   
      1 x 1O−5TorrTiCIL、分
圧    I X 1O−6Torrと設定しAi−S
i −Tiの堆積を行なった。
(Example 10) The total pressure was adjusted to 1.5 TorrDMAH partial pressure using the same procedure as in Example 6.
5 x 10-'TorrSiJ,
1 x 1O-5TorrTiCIL, partial pressure set as I x 1O-6Torr, Ai-S
i-Ti was deposited.

基板温度160℃〜400℃の温度範囲において、実施
例6と同様に、耐マイグレーション性に優れた平坦、緻
密および基体表面材料による選択性に優れたAl1−5
t−Ti膜が得られた。
In the substrate temperature range of 160°C to 400°C, Al1-5 is flat and dense with excellent migration resistance and has excellent selectivity due to the substrate surface material, as in Example 6.
A t-Ti film was obtained.

[発明の効果] 以上説明したように、本発明によれば、低抵抗、a!密
、かつ平坦な ^ll−Tiまたは Aj! −5iTi 膜を基体上に選択的に堆積させることができた。
[Effects of the Invention] As explained above, according to the present invention, low resistance, a! Dense and flat ^ll-Ti or Aj! -5iTi films could be selectively deposited onto the substrate.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用可能な堆積膜形成装置の一例を示
す模式図、 第2図は本発明による堆積膜形成法を説明する模式的断
面図、 第3図は本発明を適用可能な堆積膜形成装置の他の例を
示す模式図である。 ・・・基体、 ・・・反応管、 ・・・基体ホルダ、 ・・・ヒータ、 ・・・混合器、 ・・・気化器、 ・・・ゲートバルブ、 ・・・スローリークバルブ、 9・・・排気ユニット、 10・・・搬送室、 11・・・バルブ、 12−・・排気ユニット、 50・・・石英製外側反応管、 51・・・石英製内側反応管、 52・・・原料ガス導入口、 53・・・ガス排気口、 54・・・金属製フランジ、 56・・・基体保持具、 57・・・基体、 58・・・ガスの流れ、 59・・・ヒータ部。 54 第3図
FIG. 1 is a schematic diagram showing an example of a deposited film forming apparatus to which the present invention can be applied, FIG. 2 is a schematic cross-sectional view illustrating a deposited film forming method according to the present invention, and FIG. 3 is a schematic diagram showing an example of a deposited film forming apparatus to which the present invention can be applied. FIG. 3 is a schematic diagram showing another example of a deposited film forming apparatus. ...substrate, ...reaction tube, ...substrate holder, ...heater, ...mixer, ...vaporizer, ...gate valve, ...slow leak valve, 9... - Exhaust unit, 10... Transfer chamber, 11... Valve, 12-... Exhaust unit, 50... Quartz outer reaction tube, 51... Quartz inner reaction tube, 52... Source gas Inlet port, 53... Gas exhaust port, 54... Metal flange, 56... Base holder, 57... Base body, 58... Gas flow, 59... Heater section. 54 Figure 3

Claims (1)

【特許請求の範囲】 1)(a)電子供与性の表面(A)と非電子供与性の表
面(B)とを有する基体を堆積膜形成用の空間に配する
工程、 (b)アルキルアルミニウムハイドライドのガスとチタ
ン原子を含むガスと水素ガスとを前記堆積膜形成用の空
間に導入する工程、および (c)前記アルキルアルミニウムハイドライド及びチタ
ン原子を含むガスの分解温度以上でかつ450℃以下の
範囲内に前記電子供与性の表面(A)の温度を維持し、
チタンを含むアルミニウム膜を該電子供与性の表面(A
)に選択的に形成する工程を有することを特徴とする堆
積膜形成法。 2)前記アルキルアルミニウムハイドライドがジメチル
アルミニウムハイドライドであることを特徴とする請求
項1に記載の堆積膜形成法。 3)前記アルキルアルミニウムハイドライドがモノメチ
ルアルミニウムハイドライドであることを特徴とする請
求項1に記載の堆積膜形成法。 4)前記チタン原子を含むガスがTiCl_4であるこ
とを特徴とする請求項1に記載の堆積膜形成法。 5)(a)電子供与性の表面(A)と非電子供与性の表
面(B)とを有する基体を堆積膜形成用の空間に配する
工程、 (b)アルキルアルミニウムハイドライドのガスとチタ
ン原子を含むガスとシリコン原子を含むガスと水素ガス
とを前記堆積膜形成用の空間に導入する工程、および (c)前記アルキルアルミニウムハイドライド、前記チ
タン原子を含むガス、および前記シリコン原子を含むガ
スの分解温度以上でかつ450℃以下の範囲内に前記電
子供与性の表面(A)の温度を維持し、チタンおよびシ
リコンを含むアルミニウム膜を該電子供与性の表面(A
)に選択的に形成する工程を有することを特徴とする堆
積膜形成法。 6)前記アルキルアルミニウムハイドライドがジメチル
アルミニウムハイドライドであることを特徴とする請求
項5に記載の堆積膜形成法。 7)前記アルキルアルミニウムハイドライドがモノメチ
ルアルミニウムハイドライドであることを特徴とする請
求項5に記載の堆積膜形成法。 8)前記チタン原子を含むガスがTiCl_4であるこ
とを特徴とする請求項5に記載の堆積膜形成法。
[Claims] 1) (a) A step of disposing a substrate having an electron-donating surface (A) and a non-electron-donating surface (B) in a space for forming a deposited film, (b) Alkylaluminum (c) introducing a hydride gas, a gas containing titanium atoms, and hydrogen gas into the space for forming the deposited film; maintaining the temperature of the electron-donating surface (A) within a range;
The aluminum film containing titanium is coated on the electron-donating surface (A
) A method for forming a deposited film, characterized by comprising a step of selectively forming. 2) The deposited film forming method according to claim 1, wherein the alkyl aluminum hydride is dimethyl aluminum hydride. 3) The deposited film forming method according to claim 1, wherein the alkyl aluminum hydride is monomethyl aluminum hydride. 4) The deposited film forming method according to claim 1, wherein the gas containing titanium atoms is TiCl_4. 5) (a) Step of placing a substrate having an electron donating surface (A) and a non-electron donating surface (B) in a space for forming a deposited film, (b) Alkylaluminum hydride gas and titanium atoms (c) introducing the alkyl aluminum hydride, the titanium atom-containing gas, and the silicon atom-containing gas into the deposited film forming space; The temperature of the electron-donating surface (A) is maintained within a range of not less than the decomposition temperature and not more than 450° C., and the aluminum film containing titanium and silicon is coated on the electron-donating surface (A).
) A method for forming a deposited film, characterized by comprising a step of selectively forming. 6) The deposited film forming method according to claim 5, wherein the alkyl aluminum hydride is dimethyl aluminum hydride. 7) The deposited film forming method according to claim 5, wherein the alkyl aluminum hydride is monomethyl aluminum hydride. 8) The deposited film forming method according to claim 5, wherein the gas containing titanium atoms is TiCl_4.
JP1250012A 1989-09-26 1989-09-26 Deposition film formation method Expired - Fee Related JP2721013B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP1250012A JP2721013B2 (en) 1989-09-26 1989-09-26 Deposition film formation method
SG1996005608A SG43924A1 (en) 1989-09-26 1990-09-25 Process for forming metal deposited film containing aluminium as main component by use of alkyl aluminium hydride
AT90310505T ATE137063T1 (en) 1989-09-26 1990-09-25 METHOD FOR PRODUCING A DEPOSITED METAL LAYER CONTAINING ALUMINUM AS THE MAIN COMPONENT USING ALKALINE METAL ALUMINUM HYDRIDE
EP90310505A EP0420594B1 (en) 1989-09-26 1990-09-25 Process for forming metal deposited film containing aluminium as main component by use of alkyl aluminium hydride
DE69026566T DE69026566T2 (en) 1989-09-26 1990-09-25 Process for the production of a deposited metal layer containing aluminum as the main component using alkali metal aluminum hydrides
KR1019900015301A KR940007075B1 (en) 1989-09-26 1990-09-26 Formation method of metal deposited film containing aluminum as a main component by use of alkyl aluminum hydride
PT95434A PT95434B (en) 1989-09-26 1990-09-26 PRODUCTION PROCESS OF A METALLIC DEPOSITED FILM CONTAINING ALUMINUM AS A MAIN COMPONENT BY HALF-HALL OF ALKYLUMUMINUM
MYPI90001664A MY107403A (en) 1989-09-26 1990-09-26 Process for forming metal deposited film containing aluminium as main component by use of alkyl aluminium hydride.
US07/841,307 US5154949A (en) 1989-09-26 1992-02-28 Process for forming metal deposited film containing aluminum as main component by use of alkyl aluminum hydride

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1250012A JP2721013B2 (en) 1989-09-26 1989-09-26 Deposition film formation method

Publications (2)

Publication Number Publication Date
JPH03110838A true JPH03110838A (en) 1991-05-10
JP2721013B2 JP2721013B2 (en) 1998-03-04

Family

ID=17201533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1250012A Expired - Fee Related JP2721013B2 (en) 1989-09-26 1989-09-26 Deposition film formation method

Country Status (1)

Country Link
JP (1) JP2721013B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
US5834846A (en) * 1995-01-10 1998-11-10 Kawasaki Steel Corporation Semiconductor device with contact structure and method of manufacturing the same
US6001729A (en) * 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251663A (en) * 1984-05-28 1985-12-12 Mitsubishi Electric Corp Semiconductor device
JPS6333569A (en) * 1986-07-25 1988-02-13 Nippon Telegr & Teleph Corp <Ntt> Production of thin metallic film
JPS63140082A (en) * 1986-12-01 1988-06-11 Hitachi Ltd Method for selective growth of thin metallic film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251663A (en) * 1984-05-28 1985-12-12 Mitsubishi Electric Corp Semiconductor device
JPS6333569A (en) * 1986-07-25 1988-02-13 Nippon Telegr & Teleph Corp <Ntt> Production of thin metallic film
JPS63140082A (en) * 1986-12-01 1988-06-11 Hitachi Ltd Method for selective growth of thin metallic film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
US5834846A (en) * 1995-01-10 1998-11-10 Kawasaki Steel Corporation Semiconductor device with contact structure and method of manufacturing the same
US6001729A (en) * 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device

Also Published As

Publication number Publication date
JP2721013B2 (en) 1998-03-04

Similar Documents

Publication Publication Date Title
JP2721023B2 (en) Deposition film formation method
KR940007075B1 (en) Formation method of metal deposited film containing aluminum as a main component by use of alkyl aluminum hydride
JP2726118B2 (en) Deposition film formation method
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
EP0794568A2 (en) Blanket-selective deposition of cvd aluminum and reflectivity improvement using a self-aligning ultra-thin layer
JPH06232077A (en) Semiconductor device and manufacture thereof
JPH05209279A (en) Metal film forming apparatus and metal film forming method
JPH03110838A (en) Deposited film formation method
JPH03110840A (en) Deposited film formation method
KR940011006B1 (en) Deposition film formation method of metal mainly containing aluminum using alkyl aluminum hydride
JP2781219B2 (en) Deposition film formation method
JPH03110842A (en) Deposition of film
JP2670152B2 (en) Deposition film formation method
KR940011005B1 (en) Sedimentation film formation method using alkyl aluminum hydride
JP2781239B2 (en) Deposition film formation method
JP2831770B2 (en) Deposition film formation method
JP2670151B2 (en) Deposition film formation method
JP3176088B2 (en) Deposition film formation method
JP2781220B2 (en) Deposition film formation method
JP2945886B2 (en) Manufacturing method of wiring structure for semiconductor integrated circuit device
JP2801285B2 (en) Deposition film formation method
JP2834788B2 (en) Deposition film formation method
JP2849194B2 (en) Semiconductor device and manufacturing method thereof
JP2721021B2 (en) Deposition film formation method
JP3029679B2 (en) Metal film formation method and gas phase chemical reactor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees