JPH03110867A - 縦型電界効果トランジスタ - Google Patents
縦型電界効果トランジスタInfo
- Publication number
- JPH03110867A JPH03110867A JP1247999A JP24799989A JPH03110867A JP H03110867 A JPH03110867 A JP H03110867A JP 1247999 A JP1247999 A JP 1247999A JP 24799989 A JP24799989 A JP 24799989A JP H03110867 A JPH03110867 A JP H03110867A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- diode
- region
- effect transistor
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/141—VDMOS having built-in components
- H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/141—VDMOS having built-in components
- H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
- H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、早い逆回復時間（ｔ ｒｒ）を維持する内蔵
ダイオードを備えた縦型電界効果トランジスタに関する
。
ダイオードを備えた縦型電界効果トランジスタに関する
。
［従来の技術］
この種の従来の縦型電界効果トランジスタの構造の一部
を第７図に示す。
を第７図に示す。
この縦型電界効果トランジスタは、Ｎ導電型基板１上に
同−導１Ｂ型で不純物濃度がＮ導電型基板１より低い第
２のＮ導電型層２を有し、この第２のＮ導電型Ｍ２中に
、その接合面を一方の主表面に露出するＰ導電型領域３
が自己分離領域として形成されている。このＰ導電型領
域３の中央部は図示のように深い拡散層となっている。
同−導１Ｂ型で不純物濃度がＮ導電型基板１より低い第
２のＮ導電型層２を有し、この第２のＮ導電型Ｍ２中に
、その接合面を一方の主表面に露出するＰ導電型領域３
が自己分離領域として形成されている。このＰ導電型領
域３の中央部は図示のように深い拡散層となっている。
さらにこのＰ導電型領域３内であって、かつ、その接合
部が１ｉｆｌ記一方の主表面に露出する第３のＮ導電型
領域４が形成されている。また、自己分離領域である眞
記Ｐ導電型領域３の表面には、絶縁Ｎ５を介してゲート
電極６が設けられている。
部が１ｉｆｌ記一方の主表面に露出する第３のＮ導電型
領域４が形成されている。また、自己分離領域である眞
記Ｐ導電型領域３の表面には、絶縁Ｎ５を介してゲート
電極６が設けられている。
前記第３のＮ導電型領域４とＰ導電型領域３とを全面的
に覆う金属層７で短絡したソース電極８を有し、また、
前記Ｎ導電型基板１の主表面と反対側となる主表面には
ドレイン電極９を有する。
に覆う金属層７で短絡したソース電極８を有し、また、
前記Ｎ導電型基板１の主表面と反対側となる主表面には
ドレイン電極９を有する。
上記の構造の縦型電界効果トランジスタは、自己分離領
域としてのＰｉｎｔ型領域３と第２のＮ導電型層２との
間に形成されるＰＮ接合型ダイオード１０を上記ドレイ
ンｆｆｉ＋ｆｆ９−ソース電極８間に並列に内蔵した構
造となり、これを等価回路的に示すと第８図のようにな
る。
域としてのＰｉｎｔ型領域３と第２のＮ導電型層２との
間に形成されるＰＮ接合型ダイオード１０を上記ドレイ
ンｆｆｉ＋ｆｆ９−ソース電極８間に並列に内蔵した構
造となり、これを等価回路的に示すと第８図のようにな
る。
ところで、上記のような縦型電界効果トランジスタを１
例えば第９図に示すようなブリッジ型インバータ回路等
に用いると、縦型電界効果トランジスタＱ、、Ｑ２．Ｑ
３およびＱ４に流れる電流経路の種類は、Ａ、１３およ
びＣの３種類となる。このうち、電流経路Ａ、Ｂでは、
縦型電界効果トランジスタＱ、、Ｑ４およびＱ ３−
Ｑ ２には順方向電流が流れているが、電流経路Ｃでは
、縦型電界効果トランジスタＱ２を通る電流は逆向きと
なる。このことは当３Ｍ トランジスタＱ２に内蔵され
たフライホイールダイオードＦＤ２中を電流が流れるこ
とになり、このトランジスタＱ２の部分には電流が流九
でいないことを意味してしている。
例えば第９図に示すようなブリッジ型インバータ回路等
に用いると、縦型電界効果トランジスタＱ、、Ｑ２．Ｑ
３およびＱ４に流れる電流経路の種類は、Ａ、１３およ
びＣの３種類となる。このうち、電流経路Ａ、Ｂでは、
縦型電界効果トランジスタＱ、、Ｑ４およびＱ ３−
Ｑ ２には順方向電流が流れているが、電流経路Ｃでは
、縦型電界効果トランジスタＱ２を通る電流は逆向きと
なる。このことは当３Ｍ トランジスタＱ２に内蔵され
たフライホイールダイオードＦＤ２中を電流が流れるこ
とになり、このトランジスタＱ２の部分には電流が流九
でいないことを意味してしている。
次に、縦型電界効果トランジスタＱ、〜Ｑ４のゲート電
極Ｇ１−０４に、図示しない制御回路から別の電流経路
、例えば電流経路Ｂとなるような信号を与えると、縦型
電界効果トランジスタＱ２は、オフ状態からオン状態に
変わるが、この時のスイッチ、ング時聞は、主として縦
型電界効果トランジスタＱ２に内蔵されたフライホイー
ルダイオードＦＤ２の逆回復時間（ｔ、 ｒｒ）に左右
されている。
極Ｇ１−０４に、図示しない制御回路から別の電流経路
、例えば電流経路Ｂとなるような信号を与えると、縦型
電界効果トランジスタＱ２は、オフ状態からオン状態に
変わるが、この時のスイッチ、ング時聞は、主として縦
型電界効果トランジスタＱ２に内蔵されたフライホイー
ルダイオードＦＤ２の逆回復時間（ｔ、 ｒｒ）に左右
されている。
その理由は、同じ大きさの電流に対し、ユニポーラ型素
子として動作する縦型電界効果トランジスタの部分と、
バイパーラ素子として動作するＰＮ接合ダイオードの部
分とでは、応答時間に約３〜４倍の差があることに起因
している。例えば縦型電界効果トランジスタの部分のタ
ーンオンタイムおよびターンオフタイムが約２００〜３
００ ｎ５ｃｃであるのに対し、ＰＮ接合ダイオードの
逆回復時ｒＩｊＪ（ｔｒ、）は、約１ｔ ０ＯＯｎｓｅ
ｃと長いのが一般的であるためである。
子として動作する縦型電界効果トランジスタの部分と、
バイパーラ素子として動作するＰＮ接合ダイオードの部
分とでは、応答時間に約３〜４倍の差があることに起因
している。例えば縦型電界効果トランジスタの部分のタ
ーンオンタイムおよびターンオフタイムが約２００〜３
００ ｎ５ｃｃであるのに対し、ＰＮ接合ダイオードの
逆回復時ｒＩｊＪ（ｔｒ、）は、約１ｔ ０ＯＯｎｓｅ
ｃと長いのが一般的であるためである。
上記のような内蔵フライホイールダイオードの逆回復時
間（ｔ ｒｒ）は、スイッチング周波数が高くなるにし
たがい、ｔｒｒ時間内の損失が顕著となる。すなわち＋
ｔｒｒ時１ｆｌｊ内はブリッジ回路の上下で素子が
短絡されているので、その時消費される損失がより大き
いものと考えられる。また、−数的には逆回復時間ｔｒ
ｒは、素子耐圧が高くなるに従い、より低濃度で、かつ
、より厚いエピタキシャル層を使用することから、その
エピタキシャル層中のキャリアのライフタイムが長くな
り、より長い逆回復時間となる傾向がある。したがって
、高耐圧素子はどその影響はさらに大きくになる。
間（ｔ ｒｒ）は、スイッチング周波数が高くなるにし
たがい、ｔｒｒ時間内の損失が顕著となる。すなわち＋
ｔｒｒ時１ｆｌｊ内はブリッジ回路の上下で素子が
短絡されているので、その時消費される損失がより大き
いものと考えられる。また、−数的には逆回復時間ｔｒ
ｒは、素子耐圧が高くなるに従い、より低濃度で、かつ
、より厚いエピタキシャル層を使用することから、その
エピタキシャル層中のキャリアのライフタイムが長くな
り、より長い逆回復時間となる傾向がある。したがって
、高耐圧素子はどその影響はさらに大きくになる。
［発明が解決しようとする課題］
上記のように構成された従来の縦型電界効果トランジス
タに対し、その不都合を補うため、素子製作上あるいは
回路技術上での対策が種々ある。
タに対し、その不都合を補うため、素子製作上あるいは
回路技術上での対策が種々ある。
例えば、素子製作上として、内蔵フライホイールダイオ
ード中の逆回復時間（１，、）を小さくするために、ラ
イフタイムキラーとなる重金属を公知の方法でドープさ
せたり、電子線、中性子線等を照射して結晶中にキャリ
アトラップを形成する方法等が採用されている。
ード中の逆回復時間（１，、）を小さくするために、ラ
イフタイムキラーとなる重金属を公知の方法でドープさ
せたり、電子線、中性子線等を照射して結晶中にキャリ
アトラップを形成する方法等が採用されている。
しかしながら、これらの方法では、例えばしきいイ］α
電圧（Ｖい）の制御が困難になったり、オン抵抗（ＲＯ
Ｍ）が高くなる傾向がある等の縦型電界効果トランジス
タ自体の特性を損なう危険性があるという解決すべき課
題があった。
電圧（Ｖい）の制御が困難になったり、オン抵抗（ＲＯ
Ｍ）が高くなる傾向がある等の縦型電界効果トランジス
タ自体の特性を損なう危険性があるという解決すべき課
題があった。
また、回路技術上の対策としては、例えば第１０図に示
すように、フライホイールダイオードＦＤに、外付けの
ショットキーバリヤダイオードＳＢＤを直列に接続し、
ファースト・リカバリー・ダイオードＦＲＤを縦型電界
効果トランジスタのソースＳ−ドレイン９間に並列に付
加して電流経路を強制的にａからｂに変更する方法も考
えられている。
すように、フライホイールダイオードＦＤに、外付けの
ショットキーバリヤダイオードＳＢＤを直列に接続し、
ファースト・リカバリー・ダイオードＦＲＤを縦型電界
効果トランジスタのソースＳ−ドレイン９間に並列に付
加して電流経路を強制的にａからｂに変更する方法も考
えられている。
しかしながら、上記の方法では部品点数の増大を招来さ
せること、また、図示の電流経路Ｃで示すように、順方
向導通時のショットキーバリャダイオードＳＢＤによる
順電圧損失を招来させること等で改善策としてはさほど
得策ではないという末だ解決すべき課題があった。
せること、また、図示の電流経路Ｃで示すように、順方
向導通時のショットキーバリャダイオードＳＢＤによる
順電圧損失を招来させること等で改善策としてはさほど
得策ではないという末だ解決すべき課題があった。
［発明の目的コ
本発明は、上記のような各課題を解決するためになされ
たもので、何ら従来の製法に追加の工程を設けることな
く、また、素子の性能を損なう危険性もなく、縦型電界
効果トランジスタに内蔵されたフライホイールダイオー
ドの逆回復時間（ｔｒｒ）を短縮し得る構造を備えた縦
型電界効果トランジスタを提供することを目的とする。
たもので、何ら従来の製法に追加の工程を設けることな
く、また、素子の性能を損なう危険性もなく、縦型電界
効果トランジスタに内蔵されたフライホイールダイオー
ドの逆回復時間（ｔｒｒ）を短縮し得る構造を備えた縦
型電界効果トランジスタを提供することを目的とする。
ＮｊｌＴｊＪ点を解決するための手段］本発明の縦型電
界効果トランジスタは、自己分離領域としてのＰ導電型
領域の中心部を貫くように、第２のＮ導電型層をＮ導電
型基板の一方の主表面に露出させてソース電極と接する
ようにし、ショトキ−バリアダイオード領域を形成した
ものである。
界効果トランジスタは、自己分離領域としてのＰ導電型
領域の中心部を貫くように、第２のＮ導電型層をＮ導電
型基板の一方の主表面に露出させてソース電極と接する
ようにし、ショトキ−バリアダイオード領域を形成した
ものである。
［作用コ
本発明の縦型電界効果トランジスタは、ドレイン電極−
ソース１１を極間に、フライホイールダイオードを残し
たままでショトキ−バリアダイオードを並列接続した構
造となる。従って、自己分離領域を貫くようにして形成
されたショトキ−バリアダイオードの面積や形状をフラ
イホイールダイオードとの関係で適宜選択することで、
フライホイールダイオードの順方向立ち上がり電圧をシ
ョトキ−バリアダイオードの順方向立ち上がり電圧より
も高くする。かかる関係を有する場合に、縦型電界効果
トランジスタのソース電極−ドレイン電極間に流れるダ
イオード電流は、ショトキ−バリアダイオード中を優先
して流れることになり、内蔵ダイオードの逆回復時間（
Ｌｒｒ）を短縮することができる。
ソース１１を極間に、フライホイールダイオードを残し
たままでショトキ−バリアダイオードを並列接続した構
造となる。従って、自己分離領域を貫くようにして形成
されたショトキ−バリアダイオードの面積や形状をフラ
イホイールダイオードとの関係で適宜選択することで、
フライホイールダイオードの順方向立ち上がり電圧をシ
ョトキ−バリアダイオードの順方向立ち上がり電圧より
も高くする。かかる関係を有する場合に、縦型電界効果
トランジスタのソース電極−ドレイン電極間に流れるダ
イオード電流は、ショトキ−バリアダイオード中を優先
して流れることになり、内蔵ダイオードの逆回復時間（
Ｌｒｒ）を短縮することができる。
［実施例］
以下に、本発明の実施例を図を参照して説明する。
第１図は本発明の実施例を示す縦型電界効果トランジス
タの概略構成図である。 図において、Ｎ′導電型基板
１１上に、同一導電型で不純物濃度がＮ１導電型基板１
１より低い第２のＮ−導電型ＰＩＪ １２が、エピタキ
シャル成長により形成されている。この第２のＮ−導電
型ＮＪ１２中に、接合部の端部を、前記基板１１の一方
の主表面に露出するＰ導電型領域１３が選択的に形成さ
れるが、この部分が従来の縦型電界効果トランジスタと
大きくことなる。すなわち、この自己分離領域としての
Ｐ導電型領域１３は、図示の点線２０からも明らかなよ
うに、従来では存在した中心部の深い■〕導電型拡散層
１３は取り除かれている。換言すれば、かかる自己分離
領域の中心部をＮ−導電型層１２が貫通し、基板表面ま
で露出している。そしてソース電極１８を形成すべく設
けられたアルミニウム金属等からなる金属層１７と接し
、その界面にショトキ−バリアダイオード（以下、ＳＢ
Ｄと略記）２１を形成している。この５ＢＤ２１は、図
示の記号で示したように金、ｃＩ１層１７側が５ＢＤ２
１のアノード側に、第２のＮ導電型層１２がカソード側
に対応している。
タの概略構成図である。 図において、Ｎ′導電型基板
１１上に、同一導電型で不純物濃度がＮ１導電型基板１
１より低い第２のＮ−導電型ＰＩＪ １２が、エピタキ
シャル成長により形成されている。この第２のＮ−導電
型ＮＪ１２中に、接合部の端部を、前記基板１１の一方
の主表面に露出するＰ導電型領域１３が選択的に形成さ
れるが、この部分が従来の縦型電界効果トランジスタと
大きくことなる。すなわち、この自己分離領域としての
Ｐ導電型領域１３は、図示の点線２０からも明らかなよ
うに、従来では存在した中心部の深い■〕導電型拡散層
１３は取り除かれている。換言すれば、かかる自己分離
領域の中心部をＮ−導電型層１２が貫通し、基板表面ま
で露出している。そしてソース電極１８を形成すべく設
けられたアルミニウム金属等からなる金属層１７と接し
、その界面にショトキ−バリアダイオード（以下、ＳＢ
Ｄと略記）２１を形成している。この５ＢＤ２１は、図
示の記号で示したように金、ｃＩ１層１７側が５ＢＤ２
１のアノード側に、第２のＮ導電型層１２がカソード側
に対応している。
上記のように、自己分離領域の中心部に５ＢＩ）２１を
形成してもこの５ＢＤ２１の外側周辺を囲むように、Ｐ
Ｎ接合ダイオードＦＤが残存していることになる。
形成してもこの５ＢＤ２１の外側周辺を囲むように、Ｐ
Ｎ接合ダイオードＦＤが残存していることになる。
次に、第２図に上記実施例の変形例を示す。この変形例
を第７図の従来型と比較すると、深いＰ導電型領域１３
ａは、一部に残しているが、その中心部は第２のＮ導電
型層１２が基板表面にまで露出し、上記実施例と同様の
構成となっている。
を第７図の従来型と比較すると、深いＰ導電型領域１３
ａは、一部に残しているが、その中心部は第２のＮ導電
型層１２が基板表面にまで露出し、上記実施例と同様の
構成となっている。
なお、第２図において、第１図と同一の構成部分には同
一符号を付し、その詳しい説明は省略する。
一符号を付し、その詳しい説明は省略する。
さて、上記構造を等価回路的に示すと、第３図のように
なる。この第３図と従来構造の第８図と比較すると、第
３図では縦型電界効果トランジスタのソース電極１８と
ドレイン電極１９との間に、５ＢＤ２１が並列接続され
、かつ、鎖線で示したように、ＰＮ接合型ダイオード（
以下、ＦＤと略記）１０が残存した構造となっている。
なる。この第３図と従来構造の第８図と比較すると、第
３図では縦型電界効果トランジスタのソース電極１８と
ドレイン電極１９との間に、５ＢＤ２１が並列接続され
、かつ、鎖線で示したように、ＰＮ接合型ダイオード（
以下、ＦＤと略記）１０が残存した構造となっている。
ところで、これら５ＢＤ２１およびＦＤＩＯの２つの内
蔵型ダイオードの順方向電流特性は、第４図に示すよう
になる。図中、Ａ、Ａ’は５ＢＤ２１の順方向電流特性
曲線、ＢはＦＤＩＯの順方向電流特性曲線を示している
。また、横軸に順方向電圧（Ｖ）、縦軸に電流密度（Ｉ
）を採っである。この図から明らかのように、５ＢＤ２
Ｌの面積、形状をＦＤＩＯに対して適宜選択することに
より５ＢＤ２１の立ち上がり電圧■いとＦＤＩＯの立ち
上がり電圧■８との関係を■８≦Ｖ８に維持することが
可能となる。ＶＡ≦ｖ８の関係が維持されている間は、
第３図のソース電極１８からドレイン電極１９に流れる
ダイオード電流は、ＦＤＬＯよりもＳ Ｉ３ Ｄ ２１
中を優先して流れる。この場合、５ＢＤ２１は多数キャ
リア素子であるため、ＦＤ １０の逆回復時間（ｔｒｒ
）よりも短いし、ｒを有することになる。また、自己分
離領域である■〕導電型領域１３の中心部にＳ Ｂ Ｄ
２１が設けられているので、ＦＤＩＯの実効素子領域
面積が小さくなる。このため、ＦＤＩＯ中の逆回復時の
電荷総量（Ｑｒｒ）が小さくなり、その分、５ＢＤ２Ｌ
とＦＤＩＯとを合わせた内蔵ダイオード並列接続体とし
てのＩ−ｒｒが短縮されることになる。
蔵型ダイオードの順方向電流特性は、第４図に示すよう
になる。図中、Ａ、Ａ’は５ＢＤ２１の順方向電流特性
曲線、ＢはＦＤＩＯの順方向電流特性曲線を示している
。また、横軸に順方向電圧（Ｖ）、縦軸に電流密度（Ｉ
）を採っである。この図から明らかのように、５ＢＤ２
Ｌの面積、形状をＦＤＩＯに対して適宜選択することに
より５ＢＤ２１の立ち上がり電圧■いとＦＤＩＯの立ち
上がり電圧■８との関係を■８≦Ｖ８に維持することが
可能となる。ＶＡ≦ｖ８の関係が維持されている間は、
第３図のソース電極１８からドレイン電極１９に流れる
ダイオード電流は、ＦＤＬＯよりもＳ Ｉ３ Ｄ ２１
中を優先して流れる。この場合、５ＢＤ２１は多数キャ
リア素子であるため、ＦＤ １０の逆回復時間（ｔｒｒ
）よりも短いし、ｒを有することになる。また、自己分
離領域である■〕導電型領域１３の中心部にＳ Ｂ Ｄ
２１が設けられているので、ＦＤＩＯの実効素子領域
面積が小さくなる。このため、ＦＤＩＯ中の逆回復時の
電荷総量（Ｑｒｒ）が小さくなり、その分、５ＢＤ２Ｌ
とＦＤＩＯとを合わせた内蔵ダイオード並列接続体とし
てのＩ−ｒｒが短縮されることになる。
ところで、上記のことは、５ＢＤ２１の実用的な耐圧範
囲（６０〜２００ ｖ）以下での場合であり、これをさ
らに耐圧の高いＳ Ｂ Ｄ ２１に設計すると、第４図
の点線で示した順方向電流特性曲線Ａ′となる。かかる
場合に、立ち上がり電圧はＶ侃Ｖ８であるため、もはや
上記■９≦ＶＢの関係は成立しなくなり、Ｌｒｒ短縮の
効果が得られなくなる。したがって、５ＢＤ２１の耐圧
範囲を、上記関係を維持する範囲に設計することは！Ｆ
要なことである。
囲（６０〜２００ ｖ）以下での場合であり、これをさ
らに耐圧の高いＳ Ｂ Ｄ ２１に設計すると、第４図
の点線で示した順方向電流特性曲線Ａ′となる。かかる
場合に、立ち上がり電圧はＶ侃Ｖ８であるため、もはや
上記■９≦ＶＢの関係は成立しなくなり、Ｌｒｒ短縮の
効果が得られなくなる。したがって、５ＢＤ２１の耐圧
範囲を、上記関係を維持する範囲に設計することは！Ｆ
要なことである。
次に、上記本発明の構造を平面パターンとして表わした
ものを第５図および第６図に示す。
ものを第５図および第６図に示す。
このうち、第５図は丸型セル２２を六角形状に配置した
ものであり、第６図は正方形セル２３を正方形状に配置
したものである。いずれも自己分離領域としての１）導
電型領域の中心部に、縦型電界効果トランジスタに内蔵
されたＳ Ｉ３ Ｄ ２１が存在する。また、このＳ
Ｂ Ｄ ２ ］の周辺部にそれぞれＦＤＩＯがいずれの
場合も残存している。
ものであり、第６図は正方形セル２３を正方形状に配置
したものである。いずれも自己分離領域としての１）導
電型領域の中心部に、縦型電界効果トランジスタに内蔵
されたＳ Ｉ３ Ｄ ２１が存在する。また、このＳ
Ｂ Ｄ ２ ］の周辺部にそれぞれＦＤＩＯがいずれの
場合も残存している。
なお、上記＊造の製作工程は、特に述べなかったが、従
来から公知の選択拡散技術によって容易に実現すること
ができる。ただ、ソース電極としてのオーミック性接触
を維持しながら第２のＮ導電型層２の表面に５ＢＤ２１
を形成するという両者を成立させる実用的な熱処理条件
が存在することは言うまでもない。
来から公知の選択拡散技術によって容易に実現すること
ができる。ただ、ソース電極としてのオーミック性接触
を維持しながら第２のＮ導電型層２の表面に５ＢＤ２１
を形成するという両者を成立させる実用的な熱処理条件
が存在することは言うまでもない。
［発明の効果コ
以上のように、本発明によれば、自己分離領域としての
Ｐ導電型領域の中心部を貫くように、第２のＮ導電型層
をＮ導電型基板の一方の主表面に露出させてソース電極
と接するようにし、かかる部分にショトキ−バリアダイ
オード領域を形成したので、縦型電界効果トランジスタ
のソース電極−ドレイン電極間に流れるダイオード電流
が、ＰＮ接合型ダイオードよりもショトキ−バリアダイ
オード中を優先して流れ、逆回復時間Ｄｒｒ）を短縮す
ることができるなどの優れた効果がある。
Ｐ導電型領域の中心部を貫くように、第２のＮ導電型層
をＮ導電型基板の一方の主表面に露出させてソース電極
と接するようにし、かかる部分にショトキ−バリアダイ
オード領域を形成したので、縦型電界効果トランジスタ
のソース電極−ドレイン電極間に流れるダイオード電流
が、ＰＮ接合型ダイオードよりもショトキ−バリアダイ
オード中を優先して流れ、逆回復時間Ｄｒｒ）を短縮す
ることができるなどの優れた効果がある。
第１図および第２図は本発明の実施例である縦型電界効
果トランジスタの構成図、第３図はその等価回路図、第
４図は縦型１ｕ界効果トランジスタに内蔵されるショト
キ−バリアダイオードとＰＮ接合型ダイオードの順方向
特性曲線図、第５図および第６図は上記本発明の縦？ｆ
、１１ヒ界効果トランジスタの平面構造図、第７図は従
来の縦’ｆ！、ｉｎ界効果トランジスタの構成図、第８
図はその等価回路図、第９図は上記従来の縦型電界効果
トランジスタを使用して製作したブリッジ型インバータ
回路図、第１０図は従来の縦型電界効果トランジスタの
不都合を補うための回路図である。 １０・・・ＰＮ接合型ダイオード、１１・・・Ｎ導電型
基板、】２・・・第２のＮ導電型層へｉ、１３・・・Ｐ
導電型領域（自己分離領域）、１４・・・第３のＮ導電
型Ｊψ、１５・・・絶縁層、１６・・・ゲート電極、１
７・・・金属層、１８・・・ソース電極、１９・・・ド
レイン電極、２１・・・ショトキ−バリアダイオード、
ＦＤ・・・Ｉ） Ｎ接合型ダイオード
果トランジスタの構成図、第３図はその等価回路図、第
４図は縦型１ｕ界効果トランジスタに内蔵されるショト
キ−バリアダイオードとＰＮ接合型ダイオードの順方向
特性曲線図、第５図および第６図は上記本発明の縦？ｆ
、１１ヒ界効果トランジスタの平面構造図、第７図は従
来の縦’ｆ！、ｉｎ界効果トランジスタの構成図、第８
図はその等価回路図、第９図は上記従来の縦型電界効果
トランジスタを使用して製作したブリッジ型インバータ
回路図、第１０図は従来の縦型電界効果トランジスタの
不都合を補うための回路図である。 １０・・・ＰＮ接合型ダイオード、１１・・・Ｎ導電型
基板、】２・・・第２のＮ導電型層へｉ、１３・・・Ｐ
導電型領域（自己分離領域）、１４・・・第３のＮ導電
型Ｊψ、１５・・・絶縁層、１６・・・ゲート電極、１
７・・・金属層、１８・・・ソース電極、１９・・・ド
レイン電極、２１・・・ショトキ−バリアダイオード、
ＦＤ・・・Ｉ） Ｎ接合型ダイオード
Claims (1)
- Ｎ導電型基板上に同一導電型で不純物濃度が前記Ｎ導電
型基板より低い第２のＮ導電型層と、この第２のＮ導電
型層中に、接合部の端部が前記Ｎ導電型基板の一方の主
表面に露出するＰ導電型領域と、このＰ導電型領域中に
設けられ、接合部の端部が前記一方の主表面に露出する
第３のＮ導電型領域と、前記Ｐ導電型領域の表面に絶縁
層を介して形成したゲート電極と、前記第３のＮ導電型
領域と前記Ｐ導電型領域とを金属層により短絡して形成
したソース電極と、前記Ｎ導電型基板の主表面と反対側
となる主表面に形成したドレイン電極とを有する縦型電
界効果トランジスタにおいて、前記Ｐ導電型領域の中心
部を貫通するように前記第２のＮ導電型層を設け、その
表面を前記一方の主表面に露出させ、前記ソース電極と
接触させてショトキーバリアダイオード領域を形成した
ことを特徴とする縦型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247999A JPH03110867A (ja) | 1989-09-26 | 1989-09-26 | 縦型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247999A JPH03110867A (ja) | 1989-09-26 | 1989-09-26 | 縦型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110867A true JPH03110867A (ja) | 1991-05-10 |
Family
ID=17171686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1247999A Pending JPH03110867A (ja) | 1989-09-26 | 1989-09-26 | 縦型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110867A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203967A (ja) * | 2000-10-23 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| JP2003017701A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | 半導体装置 |
| JP2003526923A (ja) * | 2000-02-24 | 2003-09-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | モノリシック集積半導体素子 |
| WO2003067665A3 (en) * | 2002-02-02 | 2003-11-13 | Koninkl Philips Electronics Nv | Cellular mosfet devices and their manufacture |
| JP2006024690A (ja) * | 2004-07-07 | 2006-01-26 | Toshiba Corp | 電力用半導体装置 |
| US7126169B2 (en) | 2000-10-23 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element |
| WO2006114424A3 (de) * | 2005-04-28 | 2007-03-01 | Siemens Ag | Steuerbare halbleiterdiode, elektronisches bauteil und spannungszwischenkreisumrichter |
| JP2011067051A (ja) * | 2009-09-18 | 2011-03-31 | Sharp Corp | インバータと、それを用いた電気機器および太陽光発電装置 |
| JP2012049562A (ja) * | 2011-11-04 | 2012-03-08 | Renesas Electronics Corp | 半導体装置 |
| WO2012056720A1 (ja) * | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | インバータ |
| US8350549B2 (en) | 2010-10-29 | 2013-01-08 | Panasonic Corporation | Converter with switches having a diode region that is unipolar-conductive only in the reverse direction |
| WO2013031212A1 (ja) * | 2011-08-29 | 2013-03-07 | 次世代パワーデバイス技術研究組合 | 双方向素子、双方向素子回路および電力変換装置 |
| WO2013177552A1 (en) * | 2012-05-24 | 2013-11-28 | Microsemi Corporation | Monolithically integrated sic mosfet and schottky barrier diode |
| EP4307385A2 (en) * | 2015-02-11 | 2024-01-17 | Monolith Semiconductor Inc. | High voltage semiconductor devices and methods of making the devices |
-
1989
- 1989-09-26 JP JP1247999A patent/JPH03110867A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003526923A (ja) * | 2000-02-24 | 2003-09-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | モノリシック集積半導体素子 |
| JP2002203967A (ja) * | 2000-10-23 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| US7126169B2 (en) | 2000-10-23 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element |
| JP2003017701A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | 半導体装置 |
| WO2003067665A3 (en) * | 2002-02-02 | 2003-11-13 | Koninkl Philips Electronics Nv | Cellular mosfet devices and their manufacture |
| JP2006024690A (ja) * | 2004-07-07 | 2006-01-26 | Toshiba Corp | 電力用半導体装置 |
| WO2006114424A3 (de) * | 2005-04-28 | 2007-03-01 | Siemens Ag | Steuerbare halbleiterdiode, elektronisches bauteil und spannungszwischenkreisumrichter |
| JP2011067051A (ja) * | 2009-09-18 | 2011-03-31 | Sharp Corp | インバータと、それを用いた電気機器および太陽光発電装置 |
| WO2012056720A1 (ja) * | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | インバータ |
| US8350549B2 (en) | 2010-10-29 | 2013-01-08 | Panasonic Corporation | Converter with switches having a diode region that is unipolar-conductive only in the reverse direction |
| US8693226B2 (en) | 2010-10-29 | 2014-04-08 | Panasonic Corporation | Synchronous rectification type inverter |
| WO2013031212A1 (ja) * | 2011-08-29 | 2013-03-07 | 次世代パワーデバイス技術研究組合 | 双方向素子、双方向素子回路および電力変換装置 |
| JP2012049562A (ja) * | 2011-11-04 | 2012-03-08 | Renesas Electronics Corp | 半導体装置 |
| WO2013177552A1 (en) * | 2012-05-24 | 2013-11-28 | Microsemi Corporation | Monolithically integrated sic mosfet and schottky barrier diode |
| EP4307385A2 (en) * | 2015-02-11 | 2024-01-17 | Monolith Semiconductor Inc. | High voltage semiconductor devices and methods of making the devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937784B2 (en) | Method of manufacturing a semiconductor device | |
| US6967374B1 (en) | Power semiconductor device | |
| US7518197B2 (en) | Power semiconductor device | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| US20030006473A1 (en) | Power diode having improved on resistance and breakdown voltage | |
| CN212365972U (zh) | 融合pn肖特基二极管 | |
| JP3502371B2 (ja) | 半導体素子 | |
| US9685512B2 (en) | Semiconductor device | |
| EP1204145A2 (en) | Semiconductor element | |
| CN111201611B (zh) | 具有高dv/dt能力的功率开关装置及制造这种装置的方法 | |
| JP2018182242A (ja) | 半導体装置およびその製造方法 | |
| JP4017258B2 (ja) | 半導体装置 | |
| KR102399239B1 (ko) | 실리콘 카바이드 전력 반도체 장치 | |
| JP3765950B2 (ja) | 半導体モジュール用の高電圧耐性を有する縁部構造体 | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2022019598A (ja) | 改良した電気的特性を有するｊｂｓダイオードを有するワイドバンドギャップ半導体電子装置及びその製造方法 | |
| JP2002530869A (ja) | 誘電性または半絶縁性シールド構造体を有する半導体構成素子 | |
| JPH09260637A (ja) | 絶縁ゲート型サイリスタ | |
| JPS6182477A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| US20250203977A1 (en) | Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof | |
| JPH0612823B2 (ja) | 二方向性の電力用高速ｍｏｓｆｅｔ素子 | |
| US20220246723A1 (en) | Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof | |
| US6734476B2 (en) | Semiconductor devices having group III-V compound layers |