JPH0311089B2 - - Google Patents
Info
- Publication number
- JPH0311089B2 JPH0311089B2 JP60064022A JP6402285A JPH0311089B2 JP H0311089 B2 JPH0311089 B2 JP H0311089B2 JP 60064022 A JP60064022 A JP 60064022A JP 6402285 A JP6402285 A JP 6402285A JP H0311089 B2 JPH0311089 B2 JP H0311089B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- metal
- dopant
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
A 産業上の利用分野
本発明は、基板中に極めて浅いいドープ領域を
低温で形成するための方法に係り、更に具体的に
云えば、基板上の少くとも2つの層が金属化合物
を形成する間に、それらの少くとも1つの層に含
まれるドーパントをいわゆる雪かき
(snowplow)効果により上記基板中にドライブ
させ、上記基板を最小限にしか消費せずに、浅い
ドープ領域を形成する上記方法に係る。
低温で形成するための方法に係り、更に具体的に
云えば、基板上の少くとも2つの層が金属化合物
を形成する間に、それらの少くとも1つの層に含
まれるドーパントをいわゆる雪かき
(snowplow)効果により上記基板中にドライブ
させ、上記基板を最小限にしか消費せずに、浅い
ドープ領域を形成する上記方法に係る。
B 開示の概要
本発明は、基板中に極めて浅いドープ領域を低
温で形成するための方法に係る。約300〓を越え
ない深さのドープ領域が700℃よりも低い温度で
形成される。それらの浅いドープ領域は、半導体
スイツチング素子、ダイオード、及び接点の形成
を含む、種々の適用例に於て用いることができ
る。1つの層が金属原子を含み、少くとも1つの
層が所望のドーパントを含む、少くとも2つの層
が基板上に付着された後、金属化合物が形成され
るように、アニール工程が施される。金属化合物
が形成されるとき、基板のドーパントとして用い
られる上記層中の材料が、雪かき効果により、成
長中の金属化合物の界面から基板の上部表面中に
押出されて、該上部表面に浅いドープ領域が形成
される。
温で形成するための方法に係る。約300〓を越え
ない深さのドープ領域が700℃よりも低い温度で
形成される。それらの浅いドープ領域は、半導体
スイツチング素子、ダイオード、及び接点の形成
を含む、種々の適用例に於て用いることができ
る。1つの層が金属原子を含み、少くとも1つの
層が所望のドーパントを含む、少くとも2つの層
が基板上に付着された後、金属化合物が形成され
るように、アニール工程が施される。金属化合物
が形成されるとき、基板のドーパントとして用い
られる上記層中の材料が、雪かき効果により、成
長中の金属化合物の界面から基板の上部表面中に
押出されて、該上部表面に浅いドープ領域が形成
される。
C 従来技術
個々の回路素子の寸法を縮小することにより、
超LSIの半導体素子が開発された。近い将来に
は、サブミクロンの最小線幅を有する半導体素子
が実現されよう。サブミクロン構造体に於ける横
方向寸法の減少により、新しい問題が生じ、最も
大きな問題の1つは、金属−酸化物−半導体
(MOS)FETに於ける短いチヤネル効果である。
この望ましくないチヤネル効果は、電圧及び素子
の3次元の寸法を減少させることによつて除くこ
とができるが、その場合には、接触領域、ゲート
の長さ、及びゲート幅の如き、横方向寸法だけで
なく、接合の深さ及びゲート酸化物の厚さの如
き、縦方向寸法も減少させねばならない。
超LSIの半導体素子が開発された。近い将来に
は、サブミクロンの最小線幅を有する半導体素子
が実現されよう。サブミクロン構造体に於ける横
方向寸法の減少により、新しい問題が生じ、最も
大きな問題の1つは、金属−酸化物−半導体
(MOS)FETに於ける短いチヤネル効果である。
この望ましくないチヤネル効果は、電圧及び素子
の3次元の寸法を減少させることによつて除くこ
とができるが、その場合には、接触領域、ゲート
の長さ、及びゲート幅の如き、横方向寸法だけで
なく、接合の深さ及びゲート酸化物の厚さの如
き、縦方向寸法も減少させねばならない。
半導体中に浅いドープ領域を設けることが必要
とされているが、極めて浅いドープ領域を低温で
形成するための適当な技術は未だ得られていな
い。例えば、シリコン中に不純物をドープするた
めの従来の技術は、熱拡散を行う場合に於ても、
又はイオン注入により生じた損傷をアニーリング
により除く場合に於ても、900℃よりも高い温度
を必要とする。イオン注入によりドーピングを行
う場合には、イオン注入により構造体に生じた損
傷を除き且つ半導体中に導入されたドーパントを
電気的に活性にするために、高温に於てアニール
する後処理が必要である。しかしながら、それら
の高温方法は、概して、不必要な不純物を再分布
させ、浅い接合を有する構造体を劣化させる。従
つて、低温によるドーピング方法を用いることが
好ましい。
とされているが、極めて浅いドープ領域を低温で
形成するための適当な技術は未だ得られていな
い。例えば、シリコン中に不純物をドープするた
めの従来の技術は、熱拡散を行う場合に於ても、
又はイオン注入により生じた損傷をアニーリング
により除く場合に於ても、900℃よりも高い温度
を必要とする。イオン注入によりドーピングを行
う場合には、イオン注入により構造体に生じた損
傷を除き且つ半導体中に導入されたドーパントを
電気的に活性にするために、高温に於てアニール
する後処理が必要である。しかしながら、それら
の高温方法は、概して、不必要な不純物を再分布
させ、浅い接合を有する構造体を劣化させる。従
つて、低温によるドーピング方法を用いることが
好ましい。
適当な低温方法は、数百オングストローム又は
それ以下の程度の深さを有する極めて浅いドープ
領域を700℃(好ましくは、500℃)よりも低い温
度で形成し、ドープ領域が形成される間に基板を
最小限にしか消費しない方法でなければならな
い。従来、そのような技術は存在していない。
それ以下の程度の深さを有する極めて浅いドープ
領域を700℃(好ましくは、500℃)よりも低い温
度で形成し、ドープ領域が形成される間に基板を
最小限にしか消費しない方法でなければならな
い。従来、そのような技術は存在していない。
それらの問題を解決するために、本発明の方法
に於ては、基板上の層からドーパントを導入する
ことにより基板がドープされる。その場合、基板
上の少くとも2つの層が金属化合物を形成するこ
とにより、上記基板の方向に移動して上記ドーパ
ントを前面に押出す界面が形成される。これは、
界面の成長作用によりドーパントが界面の前面に
蓄積される、いわゆる“雪かき”効果である。こ
の雪かき効果は、当技術分野に於て知られてお
り、金属化合物の形成中にドーパントの拡散が増
して、成長している金属化合物からドーパントが
放出されることによつて生じる。従つて、ドーパ
ントは、基板上の層から供給され、基板中に押込
まれて、該基板中に極めて浅いドープ領域を形成
する。この方法は、極めて低い温度で行うことが
できる。
に於ては、基板上の層からドーパントを導入する
ことにより基板がドープされる。その場合、基板
上の少くとも2つの層が金属化合物を形成するこ
とにより、上記基板の方向に移動して上記ドーパ
ントを前面に押出す界面が形成される。これは、
界面の成長作用によりドーパントが界面の前面に
蓄積される、いわゆる“雪かき”効果である。こ
の雪かき効果は、当技術分野に於て知られてお
り、金属化合物の形成中にドーパントの拡散が増
して、成長している金属化合物からドーパントが
放出されることによつて生じる。従つて、ドーパ
ントは、基板上の層から供給され、基板中に押込
まれて、該基板中に極めて浅いドープ領域を形成
する。この方法は、極めて低い温度で行うことが
できる。
半導体中にあらかじめに注入されたドーパント
を雪かき効果により再分布させることについて
は、例えば、アプライド・フイジツクス・レター
ズ、38(12)、第1015頁、1981年6月15日;ジヤー
ナル・オブ・アプライド・フイジツクス、53(10)、
第6781頁、1982年10月;ジヤーナル・オブ・アプ
ライド・フイジツクス、49(12)、第5827頁、1978
年12月;IEEEトランズアクシヨンズ・オン・エ
レクトロン・デバイシズ、第ED−27巻、第2号、
第420頁、1980年2月;フイジカル・レビユーB、
第29巻、第4号、第2010頁、1984年2月15日;シ
ン・ソリツド・フイルムズ、89、第349頁、1982
年等の文献に記載されている。上記のアプライ
ド・フイジツクス・レターズ、38(12)の文献に
述べられている如く、従来、雪かき効果は、異な
る型の化合物の成長中に、注入されている基板の
ドーパントを再分布させるために用いられてい
る。例えば、SiO2の熱成長中に、SiO2−Siの界
面に近傍にドーパントが再分布される。他の上記
文献に述べられている如き、貴金属類似金属
(near−noble metal)の珪化物の成長中にも、
同様な効果が生じる。従来、そのような技術は、
半導体基板中のドーパントを再分布させる低温方
法の1つとして提案されている。しかしながら、
それらのドーパントは、初めにイオン注入により
基板中に導入され、そのイオン注入は、電気的に
活性のドーパントを生ぜしめ且つ構造体の損傷を
除くために、高温によるアニール工程を必要とす
る。従つて、完全な素子を形成するためには、上
記技術も、高温も必要とする。
を雪かき効果により再分布させることについて
は、例えば、アプライド・フイジツクス・レター
ズ、38(12)、第1015頁、1981年6月15日;ジヤー
ナル・オブ・アプライド・フイジツクス、53(10)、
第6781頁、1982年10月;ジヤーナル・オブ・アプ
ライド・フイジツクス、49(12)、第5827頁、1978
年12月;IEEEトランズアクシヨンズ・オン・エ
レクトロン・デバイシズ、第ED−27巻、第2号、
第420頁、1980年2月;フイジカル・レビユーB、
第29巻、第4号、第2010頁、1984年2月15日;シ
ン・ソリツド・フイルムズ、89、第349頁、1982
年等の文献に記載されている。上記のアプライ
ド・フイジツクス・レターズ、38(12)の文献に
述べられている如く、従来、雪かき効果は、異な
る型の化合物の成長中に、注入されている基板の
ドーパントを再分布させるために用いられてい
る。例えば、SiO2の熱成長中に、SiO2−Siの界
面に近傍にドーパントが再分布される。他の上記
文献に述べられている如き、貴金属類似金属
(near−noble metal)の珪化物の成長中にも、
同様な効果が生じる。従来、そのような技術は、
半導体基板中のドーパントを再分布させる低温方
法の1つとして提案されている。しかしながら、
それらのドーパントは、初めにイオン注入により
基板中に導入され、そのイオン注入は、電気的に
活性のドーパントを生ぜしめ且つ構造体の損傷を
除くために、高温によるアニール工程を必要とす
る。従つて、完全な素子を形成するためには、上
記技術も、高温も必要とする。
ドーパントを半導体基板上の層から該半導体基
板中に導入することについては、米国特許第
4274892号及び第4356622号の明細書並びにソリツ
ド・ステート・エレクトロニクス、第23巻、第
1181頁(1980年)の文献に記載されている。
板中に導入することについては、米国特許第
4274892号及び第4356622号の明細書並びにソリツ
ド・ステート・エレクトロニクス、第23巻、第
1181頁(1980年)の文献に記載されている。
上記両米国特許明細書に於ては、ドーパントを
酸化工程により基板中に導入する高温方法が用い
られている。それらの高温は、従来の拡散技術に
於て用いられているものと同様であり、従来As
及びPの如きドーパントは、高温を用いなけれ
ば、シリコン基板中に導入されないと考えられて
いた。
酸化工程により基板中に導入する高温方法が用い
られている。それらの高温は、従来の拡散技術に
於て用いられているものと同様であり、従来As
及びPの如きドーパントは、高温を用いなけれ
ば、シリコン基板中に導入されないと考えられて
いた。
上記のソリツド・ステート・エレクトロニクス
の文献に於ては、ドープされた金属層がシリコン
基板上に直接付着され、上記金属層は上記基板と
ともに金属珪化物を形成する。この化合物の形成
により、金属層から下のシリコン基板中にドーパ
ントが拡散されて、珪化物とシリコンとの界面の
近傍に於てドーパントの濃度が増加する。しかし
ながら、その化合物の形成中に、基板自体が過度
に消費され、これはVLSIに於て用いられる極め
て浅いドープ領域を形成する場合には不適当であ
る。
の文献に於ては、ドープされた金属層がシリコン
基板上に直接付着され、上記金属層は上記基板と
ともに金属珪化物を形成する。この化合物の形成
により、金属層から下のシリコン基板中にドーパ
ントが拡散されて、珪化物とシリコンとの界面の
近傍に於てドーパントの濃度が増加する。しかし
ながら、その化合物の形成中に、基板自体が過度
に消費され、これはVLSIに於て用いられる極め
て浅いドープ領域を形成する場合には不適当であ
る。
従つて、従来技術は、既に存在するドーパント
を再分布させるために雪かき効果を用いること、
及びシリコン基板上の層から該シリコン基板中に
ドーパントを拡散することについて記載している
が、数百オングストローム以下の極めて浅いドー
プ領域を基板中に低温で形成し、しかもそのドー
プ領域の形成中に上記基板を消費しない技術につ
いては何ら提案していない。
を再分布させるために雪かき効果を用いること、
及びシリコン基板上の層から該シリコン基板中に
ドーパントを拡散することについて記載している
が、数百オングストローム以下の極めて浅いドー
プ領域を基板中に低温で形成し、しかもそのドー
プ領域の形成中に上記基板を消費しない技術につ
いては何ら提案していない。
D 発明が解決しようとする問題点
本発明は、トランジスタ、ダイオード、接点等
のVLSI素子を含む極めて小さな構造体を形成す
るために特に適しており、高温によるアニール工
程を必要とせずに、例えばシリコン半導体の如き
基板中に、n型又はp型のドーパントを導入する
ことにより、約300〓を超えない深さを有するド
ープ領域を、約700℃よりも低い処理温度で形成
することができる。基板中に所望のドーパント濃
度を有する極めて浅いドープ領域を低温で形成す
るための方法を提供することである。
のVLSI素子を含む極めて小さな構造体を形成す
るために特に適しており、高温によるアニール工
程を必要とせずに、例えばシリコン半導体の如き
基板中に、n型又はp型のドーパントを導入する
ことにより、約300〓を超えない深さを有するド
ープ領域を、約700℃よりも低い処理温度で形成
することができる。基板中に所望のドーパント濃
度を有する極めて浅いドープ領域を低温で形成す
るための方法を提供することである。
E 問題点を解決するための手段
本発明は、基板中に極めて浅いドープ領域を形
成するための方法に於て;1つの層が金属原子を
含み、少くとも1つの層が上記基板中にドーパン
トとして導入されて上記ドープ領域を形成する元
素を含み、約700℃よりも低い温度で処理されて
金属化合物を形成することができる少くとも2つ
の層を上記基板の上面に付着して多層構造体を形
成し;上記多層構造体を約700℃よりも低い温度
で処理して上記金属化合物を形成することによ
り、上記元素を放出し且つ上記基板の方向に移動
して上記ドーパントを上記基板の方向に押出す界
面を形成し;上記ドーパントが上記基板の上面か
ら約300〓を超えない距離に押出される迄上記界
面を上記基板の方向に移動させるために充分な時
間の間、上記処理を続けることを含む;ドーパン
ト領域の形成方法を提供する。
成するための方法に於て;1つの層が金属原子を
含み、少くとも1つの層が上記基板中にドーパン
トとして導入されて上記ドープ領域を形成する元
素を含み、約700℃よりも低い温度で処理されて
金属化合物を形成することができる少くとも2つ
の層を上記基板の上面に付着して多層構造体を形
成し;上記多層構造体を約700℃よりも低い温度
で処理して上記金属化合物を形成することによ
り、上記元素を放出し且つ上記基板の方向に移動
して上記ドーパントを上記基板の方向に押出す界
面を形成し;上記ドーパントが上記基板の上面か
ら約300〓を超えない距離に押出される迄上記界
面を上記基板の方向に移動させるために充分な時
間の間、上記処理を続けることを含む;ドーパン
ト領域の形成方法を提供する。
基本的には、本発明の方法は、基板上に少くと
も2つの層を設け、それらの層を反応させて金属
化合物を形成し、雪かき効果により上記の1つ又
はそれ以上の層に於けるドーパントを上記基板中
に押出させて、上記基板中に極めて浅いドープ領
域を形成することを含み、上記金属化物は極めて
低い温度で形成される。浅いドープ領域は、半導
体中にp−n接合を形成するため、障壁の高さを
調節するため、又はドープされた半導体に接触
(オーム接触の如き)を設けるため等に用いるこ
とができる。バイポーラ・トランジスタ・FET、
シヨツトキ障壁ダイオード、及び接触の如き素子
をこの技術により形成することができ、この技術
は、約300〓を超えない深さのドープ領域を約700
℃よりも低い温度で設けることを特徴とする。好
ましくは、ドープ領域の深さは約250〓を超えな
い深さであり、低温は約500℃よりも低い温度で
ある。
も2つの層を設け、それらの層を反応させて金属
化合物を形成し、雪かき効果により上記の1つ又
はそれ以上の層に於けるドーパントを上記基板中
に押出させて、上記基板中に極めて浅いドープ領
域を形成することを含み、上記金属化物は極めて
低い温度で形成される。浅いドープ領域は、半導
体中にp−n接合を形成するため、障壁の高さを
調節するため、又はドープされた半導体に接触
(オーム接触の如き)を設けるため等に用いるこ
とができる。バイポーラ・トランジスタ・FET、
シヨツトキ障壁ダイオード、及び接触の如き素子
をこの技術により形成することができ、この技術
は、約300〓を超えない深さのドープ領域を約700
℃よりも低い温度で設けることを特徴とする。好
ましくは、ドープ領域の深さは約250〓を超えな
い深さであり、低温は約500℃よりも低い温度で
ある。
金属化合物を形成するために用いられる基板上
の層は、そのような化合物を約700℃よりも低い
温度で形成するように選択され、上記化合物は、
該化合物を形成する基板上の1つ又はそれ以上の
層に於けるドーパントが放出されて上記基板中に
押出され即ち雪かきされる程度に、雪かき効果を
示すものであるように選択される。例えば、単結
晶シリコン半導体基板中に極めて浅いドープ領域
を形成するために上記技術が用いられたが、その
場合には、金属珪化物の化合物の形成により雪か
き効果が生じ、成長している珪化物領域の界面が
ドーパントを上記シリコン基板中に押出すために
用いられた。
の層は、そのような化合物を約700℃よりも低い
温度で形成するように選択され、上記化合物は、
該化合物を形成する基板上の1つ又はそれ以上の
層に於けるドーパントが放出されて上記基板中に
押出され即ち雪かきされる程度に、雪かき効果を
示すものであるように選択される。例えば、単結
晶シリコン半導体基板中に極めて浅いドープ領域
を形成するために上記技術が用いられたが、その
場合には、金属珪化物の化合物の形成により雪か
き効果が生じ、成長している珪化物領域の界面が
ドーパントを上記シリコン基板中に押出すために
用いられた。
この技術により、n型及びp型の両方のドープ
領域を基板(n型又はp型のいずれにドープされ
ていてもよい)中に形成することができ、又基板
上の層に存在するドーパントの量及び金属化合物
を形成するために用いらた時間及び温度に応じて
ドーパンド濃度を変化させることができる。
領域を基板(n型又はp型のいずれにドープされ
ていてもよい)中に形成することができ、又基板
上の層に存在するドーパントの量及び金属化合物
を形成するために用いらた時間及び温度に応じて
ドーパンド濃度を変化させることができる。
F 実施例
本発明の方法に於ては、極めて浅いドープ領域
を形成すべき基板上に、複数の層を付着する。そ
れらの層は、上記基板と上記層とより成る構造体
を約700℃よりも低い温度、好ましくは約500℃よ
りも低い温度でアニールしたときに、金属化合物
を形成するように選択される。更に、それらの層
は、上記金属化合物を形成することにより、それ
らの層の1つを経て上記基板の方向に移動し且つ
それらの層の少くとも1つに於けるドーパントを
上記基板の方向に放出して該基板中に押出す界面
を形成するように選択される。即ち、成長してい
る金属化合物の界面が基板の方向にそして基板中
へ移動するとき、上記金属化合物を形成している
層からのドーパントが上記基板中に押出される。
を形成すべき基板上に、複数の層を付着する。そ
れらの層は、上記基板と上記層とより成る構造体
を約700℃よりも低い温度、好ましくは約500℃よ
りも低い温度でアニールしたときに、金属化合物
を形成するように選択される。更に、それらの層
は、上記金属化合物を形成することにより、それ
らの層の1つを経て上記基板の方向に移動し且つ
それらの層の少くとも1つに於けるドーパントを
上記基板の方向に放出して該基板中に押出す界面
を形成するように選択される。即ち、成長してい
る金属化合物の界面が基板の方向にそして基板中
へ移動するとき、上記金属化合物を形成している
層からのドーパントが上記基板中に押出される。
顕著な雪かき効果が低温で生じて、基板中に極
めて浅いドープ領域が形成されるように、金属化
合物を形成し得ることが発見された。その場合、
ドーピング濃度を予め決定することができ、例え
ば1021キヤリア/cm3の高い濃度にすることができ
る。幾つかの適当なドーパントは、シリコンの如
き基板中に拡散するために概して高温(1000℃程
度)を要するAs、Sb、及びPの如きn型ドーパ
ント、並びにBの如きp型ドーパントである。
めて浅いドープ領域が形成されるように、金属化
合物を形成し得ることが発見された。その場合、
ドーピング濃度を予め決定することができ、例え
ば1021キヤリア/cm3の高い濃度にすることができ
る。幾つかの適当なドーパントは、シリコンの如
き基板中に拡散するために概して高温(1000℃程
度)を要するAs、Sb、及びPの如きn型ドーパ
ント、並びにBの如きp型ドーパントである。
第1図は、基板はシリコンであり、金属化合物
は基板上の金属層及びシリコン層をアニールする
ことにより形成される金属珪化物である。本発明
の方法の一実施例を示している。工程Aに於て、
基板10は、n型又はp型にドープされた単結晶
シリコン層である。基板10は又、真性材料であ
つてもよいことは勿論である。基板10上に、n
型にドープされた多結晶シリコン層(又は、非晶
質シリコン層)12を付着する。これは、低温に
よる、化学的気相付着又は層12のみへのイオン
注入等の幾つかの周知の方法のいずれかによつて
行うことができる。多結晶シリコン層12に用い
られるn型ドーパントは、例えば、周知のAs、
Sb、及びPである。p型ドーパントが必要であ
る場合には、Bの如きドーパントが用いられる。
は基板上の金属層及びシリコン層をアニールする
ことにより形成される金属珪化物である。本発明
の方法の一実施例を示している。工程Aに於て、
基板10は、n型又はp型にドープされた単結晶
シリコン層である。基板10は又、真性材料であ
つてもよいことは勿論である。基板10上に、n
型にドープされた多結晶シリコン層(又は、非晶
質シリコン層)12を付着する。これは、低温に
よる、化学的気相付着又は層12のみへのイオン
注入等の幾つかの周知の方法のいずれかによつて
行うことができる。多結晶シリコン層12に用い
られるn型ドーパントは、例えば、周知のAs、
Sb、及びPである。p型ドーパントが必要であ
る場合には、Bの如きドーパントが用いられる。
工程(B)に於て、多結晶シリコン層12上に金属
層14を付着する。金属珪化物の化合物を形成す
るためには、金属層14の金属が貴金属又は貴金
属類似金属であることが好ましい。それらの適当
な金属は、例えば、Pt、Pd、Ni、Ir及びRhであ
る。既に調べた耐熱金属(Ti、Ta、及びV)は
認められる雪かき効果を有する珪化物を何ら生じ
なかつたが、他の耐熱金属の珪化物は良好に用い
られるかも知れない。しかしながら、それらの珪
化物を形成するためには、より高い温度(500乃
至700℃)が通常必要である。
層14を付着する。金属珪化物の化合物を形成す
るためには、金属層14の金属が貴金属又は貴金
属類似金属であることが好ましい。それらの適当
な金属は、例えば、Pt、Pd、Ni、Ir及びRhであ
る。既に調べた耐熱金属(Ti、Ta、及びV)は
認められる雪かき効果を有する珪化物を何ら生じ
なかつたが、他の耐熱金属の珪化物は良好に用い
られるかも知れない。しかしながら、それらの珪
化物を形成するためには、より高い温度(500乃
至700℃)が通常必要である。
工程(C)は、多結晶シリコン層12と金属層14
とが化合して金属珪化物層16を形成する、アニ
ール工程を示している。これは、層12及び14
を消費し、基板の方向に移動する界面18を生じ
る。このアニール工程は、工程Cに於て参照番号
20により示されている如く、多結晶シリコン層
12に於けるドーパントが雪かきされるように金
属珪化物の成長を促進させるために丁度充分な温
度で行われる。勿論、ドーパントは、多結晶シリ
コン層12中でなく金属層14中に存在していて
もよく、又は層12及び14の両方に存在してい
てもよい。
とが化合して金属珪化物層16を形成する、アニ
ール工程を示している。これは、層12及び14
を消費し、基板の方向に移動する界面18を生じ
る。このアニール工程は、工程Cに於て参照番号
20により示されている如く、多結晶シリコン層
12に於けるドーパントが雪かきされるように金
属珪化物の成長を促進させるために丁度充分な温
度で行われる。勿論、ドーパントは、多結晶シリ
コン層12中でなく金属層14中に存在していて
もよく、又は層12及び14の両方に存在してい
てもよい。
アニーリングは、例えば、加熱炉、閃光ラン
プ、レーザ等の任意の手段で行うことができる。
重要なことは、金属化合物が形成されることであ
り、これはアニーリング(即ち、加熱)工程によ
つて最も容易に達成される。移動する界面を有す
る金属化合物を形成するすべての低温工程を本発
明の方法に於て用いることができる。
プ、レーザ等の任意の手段で行うことができる。
重要なことは、金属化合物が形成されることであ
り、これはアニーリング(即ち、加熱)工程によ
つて最も容易に達成される。移動する界面を有す
る金属化合物を形成するすべての低温工程を本発
明の方法に於て用いることができる。
層12及び14のドーピングは、シリコンを含
む気体の種とともにドーパントを含む気体の種を
化学的に気相付着することにより、或はドーパン
ト及びシリコンの種を物理的に気相付着(蒸着又
はスパツタリング)することにより、又は化学的
及び物理的気相付着の組合わせにより行うことが
できる。
む気体の種とともにドーパントを含む気体の種を
化学的に気相付着することにより、或はドーパン
ト及びシリコンの種を物理的に気相付着(蒸着又
はスパツタリング)することにより、又は化学的
及び物理的気相付着の組合わせにより行うことが
できる。
又、それらの層12及び14のドーピングは、
付着中又は付着後のイオン注入によつても行うこ
とができる。これは、ドーパントを多結晶シリコ
ン層12中に所望の深さに導入することができる
という利点を有している。単結晶シリコンの界面
の近傍に(しかしながら、完全に多結晶シリコン
層12の範囲内に)注入することにより、多結晶
シリコン層及び金属層の厚さ、その結果得られる
金属珪化物層、並びに金属珪化物層の形成及び雪
かきに関するアニール時間を減少させることがで
きる。イオン注入は、ドーピング・レベルを良好
に制御する。更に、イオン注入は多結晶シリコン
層12中にだけ行われるので、イオン注入による
損傷が単結晶シリコン層10中に生じない。従つ
て、高温によるアニール工程が不要であり、この
方法は真に低温によるドーピング技術である。
付着中又は付着後のイオン注入によつても行うこ
とができる。これは、ドーパントを多結晶シリコ
ン層12中に所望の深さに導入することができる
という利点を有している。単結晶シリコンの界面
の近傍に(しかしながら、完全に多結晶シリコン
層12の範囲内に)注入することにより、多結晶
シリコン層及び金属層の厚さ、その結果得られる
金属珪化物層、並びに金属珪化物層の形成及び雪
かきに関するアニール時間を減少させることがで
きる。イオン注入は、ドーピング・レベルを良好
に制御する。更に、イオン注入は多結晶シリコン
層12中にだけ行われるので、イオン注入による
損傷が単結晶シリコン層10中に生じない。従つ
て、高温によるアニール工程が不要であり、この
方法は真に低温によるドーピング技術である。
工程(D)に於て、アニール工程が更に続けられ、
金属層14は未だ残つているが、多結晶シリコン
層12は金属珪化物層16が形成されることによ
り完全に消費されている。アニーリングが充分に
行われ且つ層12及び14の初めの厚さが適切に
選択されている場合には、金属珪化物層16の界
面18が多結晶シリコン層12を経て単結晶シリ
コン基板10中に前進して、初めの単結晶シリコ
ン基板10の上面から或る小さな距離だけ内側
に、新しい金属珪化物とシリコンとの界面が形成
される。そのような場合には、多結晶シリコン層
12中に初めに導入されたドーパントの大部分
が、前進している金属珪化物とシリコンとの界面
の前面に雪かきされて、基板10中にドープ領域
が形成される。基板10の上面中へドープ領域2
2の深さは、数百オングストローム以下であり、
典型的には約300〓又はそれ以下である。ドープ
領域22に於けるドープ濃度は、基板10の初め
のドープ・レベル及び層12に存在していたドー
パントの量に依存する。
金属層14は未だ残つているが、多結晶シリコン
層12は金属珪化物層16が形成されることによ
り完全に消費されている。アニーリングが充分に
行われ且つ層12及び14の初めの厚さが適切に
選択されている場合には、金属珪化物層16の界
面18が多結晶シリコン層12を経て単結晶シリ
コン基板10中に前進して、初めの単結晶シリコ
ン基板10の上面から或る小さな距離だけ内側
に、新しい金属珪化物とシリコンとの界面が形成
される。そのような場合には、多結晶シリコン層
12中に初めに導入されたドーパントの大部分
が、前進している金属珪化物とシリコンとの界面
の前面に雪かきされて、基板10中にドープ領域
が形成される。基板10の上面中へドープ領域2
2の深さは、数百オングストローム以下であり、
典型的には約300〓又はそれ以下である。ドープ
領域22に於けるドープ濃度は、基板10の初め
のドープ・レベル及び層12に存在していたドー
パントの量に依存する。
工程(E)に於て、ドープ領域22の導電型は、基
板10の導電型と同一でも、反対でもよい。従つ
て、接触又はPN接合を形成することができる。
板10の導電型と同一でも、反対でもよい。従つ
て、接触又はPN接合を形成することができる。
例えば、浅いドープ領域22を高濃度(1020キ
ヤリア/cm3よりも多量)にドープして、オーム接
触を形成することができ、又浅いドープ領域22
を種々のドーパント濃度にドープして、整流接触
シヨツトキ障壁等を設けることができる。
ヤリア/cm3よりも多量)にドープして、オーム接
触を形成することができ、又浅いドープ領域22
を種々のドーパント濃度にドープして、整流接触
シヨツトキ障壁等を設けることができる。
金属層14及び金属珪化物層16を化学的に除
去しない場合には、電気的特性を選択し得る、素
子の接触としてそれらを用いることができる。シ
リコン基板10の導電型及び多結晶シリコン層1
2のドーパント不純物に応じて、低抵抗のオーム
接触(N型Si層上のN型多結晶シリコン層)又は
浅いPN接合(N型Si層上のP型多結晶シリコン
層)を形成することができる。多結晶シリコン層
12のドーピングが低濃度である場合には、雪か
きされるドーパントの量が減少するので、実際の
ドーピング・レベルに従つて或る範囲内に調節し
得る電気的特性を有するシヨツトキ・ダイオード
を形成することができる。
去しない場合には、電気的特性を選択し得る、素
子の接触としてそれらを用いることができる。シ
リコン基板10の導電型及び多結晶シリコン層1
2のドーパント不純物に応じて、低抵抗のオーム
接触(N型Si層上のN型多結晶シリコン層)又は
浅いPN接合(N型Si層上のP型多結晶シリコン
層)を形成することができる。多結晶シリコン層
12のドーピングが低濃度である場合には、雪か
きされるドーパントの量が減少するので、実際の
ドーピング・レベルに従つて或る範囲内に調節し
得る電気的特性を有するシヨツトキ・ダイオード
を形成することができる。
そのような場合には、自己整合されたオーム接
触又はPN接合を得るために、金属層を付着する
前に、多結晶シリコン層12を形成することがで
きる。更に、低抵抗率を有する金属珪化物層16
をパターン化して、相互接続導体の一部を形成す
ることもできる。
触又はPN接合を得るために、金属層を付着する
前に、多結晶シリコン層12を形成することがで
きる。更に、低抵抗率を有する金属珪化物層16
をパターン化して、相互接続導体の一部を形成す
ることもできる。
多結晶シリコン層12をドープする代りに、付
着された金属層14をドープし、かう多結晶シリ
コン層の代りに非晶質シリコン層を使用すること
によつて同様な結果を得ることができる。
着された金属層14をドープし、かう多結晶シリ
コン層の代りに非晶質シリコン層を使用すること
によつて同様な結果を得ることができる。
所望ならば、単結晶シリコン基板10の表面に
極めて浅いドープ領域22が残されるように、残
つている金属層14及び金属珪化物層16を基板
10の表面から化学的に除去してもよい。それか
ら、本発明の方法及び他の半導体素子の製造方法
を含む他の処理工程を用いて、更にトランジスタ
並びに多層素子及び超格子素子の如き、素子の層
及び構造体を形成することができる。
極めて浅いドープ領域22が残されるように、残
つている金属層14及び金属珪化物層16を基板
10の表面から化学的に除去してもよい。それか
ら、本発明の方法及び他の半導体素子の製造方法
を含む他の処理工程を用いて、更にトランジスタ
並びに多層素子及び超格子素子の如き、素子の層
及び構造体を形成することができる。
第1図の例に於ては、基板10中にドーパント
を雪かきする。移動する界面18を有する金属珪
化物層16を生ぜしめるために、2つの層12及
び14が用いられた。しかしながら、その金属化
合物を生ぜしめるために、2つ以上の層(材料)
を用いることもでき、その化合物は珪化物でなく
てもよい。しかしながら、貴金属及び貴金属類似
金属の珪化物を用いることが有利であり、それら
の化合物は、極めて低い温度で形成することがで
き、又基板を効率的にドープするために充分な雪
かき効果を有している。それらの化合物は、金属
珪化物を形成するという利点を有している他に、
第2図及び第3図から理解されている如く、多結
晶シリコンの導電路の抵抗値を減少させるためそ
して相互接続体及び接触を設けるために用いるこ
とができる。更に、第1図に示されている技術
は、111及び100の如き種々の結晶構造を有
するシリコン基板10を用いた場合でも有用であ
る。
を雪かきする。移動する界面18を有する金属珪
化物層16を生ぜしめるために、2つの層12及
び14が用いられた。しかしながら、その金属化
合物を生ぜしめるために、2つ以上の層(材料)
を用いることもでき、その化合物は珪化物でなく
てもよい。しかしながら、貴金属及び貴金属類似
金属の珪化物を用いることが有利であり、それら
の化合物は、極めて低い温度で形成することがで
き、又基板を効率的にドープするために充分な雪
かき効果を有している。それらの化合物は、金属
珪化物を形成するという利点を有している他に、
第2図及び第3図から理解されている如く、多結
晶シリコンの導電路の抵抗値を減少させるためそ
して相互接続体及び接触を設けるために用いるこ
とができる。更に、第1図に示されている技術
は、111及び100の如き種々の結晶構造を有
するシリコン基板10を用いた場合でも有用であ
る。
この方法の実施例に於て、雪かきされたドーパ
ントの大きな百分率(50%よりも大きい)が基板
10に於て電気的に活性のドーパントであること
が解つた。そのような結果は、低温(250℃の如
き)に於ても生じ、これは、ドーパントがイオン
注入により導入されるときに電気的に活性のドー
パントを生ぜしめるために高温による事後アニー
ル工程が用いられる場合と対照的である。同一の
ドーパント(As、Sb、P、B等)を同一の基板
中に拡散及びイオン注入により導入する場合には
高温を要することを考えると、その低温での成功
は驚くべきことである。
ントの大きな百分率(50%よりも大きい)が基板
10に於て電気的に活性のドーパントであること
が解つた。そのような結果は、低温(250℃の如
き)に於ても生じ、これは、ドーパントがイオン
注入により導入されるときに電気的に活性のドー
パントを生ぜしめるために高温による事後アニー
ル工程が用いられる場合と対照的である。同一の
ドーパント(As、Sb、P、B等)を同一の基板
中に拡散及びイオン注入により導入する場合には
高温を要することを考えると、その低温での成功
は驚くべきことである。
ドーパントを、基板10の上面中に、制御され
た浅い深さを導入するために、雪かき効果を用い
ることができる。従つて、基板の初めの幾つかの
層に欠陥(転位等の如き)又は微量不純物が存在
している場合には、それらの欠陥及び不純物を通
り越して基板中にドーパントをドライブするため
に雪かき効果を用いることができる。このように
して、完全で均一な、極めて浅いドープ領域を、
基板10中に所望の深さに形成することができ
る。
た浅い深さを導入するために、雪かき効果を用い
ることができる。従つて、基板の初めの幾つかの
層に欠陥(転位等の如き)又は微量不純物が存在
している場合には、それらの欠陥及び不純物を通
り越して基板中にドーパントをドライブするため
に雪かき効果を用いることができる。このように
して、完全で均一な、極めて浅いドープ領域を、
基板10中に所望の深さに形成することができ
る。
金属層14は、金属化合物が形成中、層12の
厚さ全体が消費されることを保証するための最小
限の厚さを有する。典型的には、金属層14の厚
さは、層12のすべてを消費し且つ成長している
界面が基板10中に延びることを確実にするため
の厚さよりも厚い。これは、前述の如く、基板中
に浅いドープ領域を生ぜしめるために、ドーパン
トが、基板の表面に存在する微量不純物又は欠陥
を通り越して雪かきされることを確実にする。勿
論、基板の上面が適切である場合には、所望なら
ば(例えば、単結晶シリコン基板10の消費を防
止するため)、金属珪化合物の界面を基板の表面
で停止させることができる。
厚さ全体が消費されることを保証するための最小
限の厚さを有する。典型的には、金属層14の厚
さは、層12のすべてを消費し且つ成長している
界面が基板10中に延びることを確実にするため
の厚さよりも厚い。これは、前述の如く、基板中
に浅いドープ領域を生ぜしめるために、ドーパン
トが、基板の表面に存在する微量不純物又は欠陥
を通り越して雪かきされることを確実にする。勿
論、基板の上面が適切である場合には、所望なら
ば(例えば、単結晶シリコン基板10の消費を防
止するため)、金属珪化合物の界面を基板の表面
で停止させることができる。
雪かき効果を用いて不純物を導入するために
は、初めに層12及び14の厚さを、金属珪化物
の界面が基板10中に所望の深さに延びるよう
に、金属珪化物の相に関して決定する。次に、移
動する界面が停止する位置を決定するために、ア
ニール条件(温度及び時間)を設定する。金属層
14が完全に消費されれば、アニーリングが継続
されても、金属珪化物の界面の深さは変化しな
い。従つて、初めに層12及び14の適切な厚さ
を決定することにより、金属珪化物の界面の最終
的位置が良好に制御される。
は、初めに層12及び14の厚さを、金属珪化物
の界面が基板10中に所望の深さに延びるよう
に、金属珪化物の相に関して決定する。次に、移
動する界面が停止する位置を決定するために、ア
ニール条件(温度及び時間)を設定する。金属層
14が完全に消費されれば、アニーリングが継続
されても、金属珪化物の界面の深さは変化しな
い。従つて、初めに層12及び14の適切な厚さ
を決定することにより、金属珪化物の界面の最終
的位置が良好に制御される。
前述の如く、基板中に導入されるドーパントの
量を決定するために、層12及び14のドープ量
及び厚さを用いることができる。例えば、層12
中のドーパントの10%が基板10中に雪かきされ
るものと仮定して、基板中に100〓の深さの領域
に約1018キヤリア/cm3のレベルにドープしたい場
合には、多結晶シリコン層12を約2×1018キヤ
リア/cm3のレベルにドープする。このドープ・レ
ベルは、厚さ500〓の層12を化学的気相付着に
よりドープすること又は1013/cm2の注入量で注入
することによつて得ることができる。
量を決定するために、層12及び14のドープ量
及び厚さを用いることができる。例えば、層12
中のドーパントの10%が基板10中に雪かきされ
るものと仮定して、基板中に100〓の深さの領域
に約1018キヤリア/cm3のレベルにドープしたい場
合には、多結晶シリコン層12を約2×1018キヤ
リア/cm3のレベルにドープする。このドープ・レ
ベルは、厚さ500〓の層12を化学的気相付着に
よりドープすること又は1013/cm2の注入量で注入
することによつて得ることができる。
基板のドープ・レベルを数オーダーの大きさだ
け増加させるために、又は初めに真性材料をドー
プするために、雪かき効果を用いることができ
る。初めに基板がドープされている場合には、雪
かき効果により、浅い領域に縮退的にドープする
ことができる。又、多結晶シリコン層12のドー
プ・レベルを1020キヤリア/cm3よりも高く増加さ
せれば、基板中に1018キヤリア/cm3よりも高いド
ープ・レベルを生ぜしめることができる。多結晶
シリコン層12は、一般的には約300〓の厚さを
有し、例えば100乃至500〓の厚さを有することが
できる。従つて、層12のドープ・レベルを変化
させることによつて、浅いドープ領域22のドー
パント濃度を平均に所望の量に変化させることが
できる。
け増加させるために、又は初めに真性材料をドー
プするために、雪かき効果を用いることができ
る。初めに基板がドープされている場合には、雪
かき効果により、浅い領域に縮退的にドープする
ことができる。又、多結晶シリコン層12のドー
プ・レベルを1020キヤリア/cm3よりも高く増加さ
せれば、基板中に1018キヤリア/cm3よりも高いド
ープ・レベルを生ぜしめることができる。多結晶
シリコン層12は、一般的には約300〓の厚さを
有し、例えば100乃至500〓の厚さを有することが
できる。従つて、層12のドープ・レベルを変化
させることによつて、浅いドープ領域22のドー
パント濃度を平均に所望の量に変化させることが
できる。
以上の説明に於ては、適当な基板10として単
結晶シリコンを用いたが、本発明の方法は、Ge
の如き他の半導体の基板にも有用である。
結晶シリコンを用いたが、本発明の方法は、Ge
の如き他の半導体の基板にも有用である。
更に、極めて低い温度で形成することができ、
且つ雪かき効果を示す金属化合物は、金属珪化物
だけではない。金属層14を、ドープされた多結
晶シリコン層12でなく、ドープされたGe層と
組合せて、金属珪化物層16でなく、ゲルマニウ
ム化物の化合物層を形成してもよい。又、金属層
14を化合物半導体(−族又は−族)と
反応させて、金属と半導体の成分が結合した新し
い化合物を形成してもよい。例えば、層12に
GaAsを用い、金属層14にPdを用いることがで
きる。PdとGaとの金属化合物が形成されると
き、GaAs層中のAsは、遊離して、基板10中に
埋込められるドーパントとして働く。GaAs上に
於けるPdの化学については、ジヤーナル・オ
ブ・バキユーム・サイエンス・テクノロジB1(3)、
第588頁、1983年7月/9月の文献に詳述されて
いる。層12がGaAsである場合に層14に用い
ることができるもう1つの適当な金属はPtであ
る。PtとGaAsとの化学については、アプライ
ド・フイジツクス、54(3)、第1404頁、1983年3月
の文献に記載されている。それらの材料を用いた
場合には、GaAs層からAsが遊離して、その遊離
したAsが基板10中に雪かきされることになる。
且つ雪かき効果を示す金属化合物は、金属珪化物
だけではない。金属層14を、ドープされた多結
晶シリコン層12でなく、ドープされたGe層と
組合せて、金属珪化物層16でなく、ゲルマニウ
ム化物の化合物層を形成してもよい。又、金属層
14を化合物半導体(−族又は−族)と
反応させて、金属と半導体の成分が結合した新し
い化合物を形成してもよい。例えば、層12に
GaAsを用い、金属層14にPdを用いることがで
きる。PdとGaとの金属化合物が形成されると
き、GaAs層中のAsは、遊離して、基板10中に
埋込められるドーパントとして働く。GaAs上に
於けるPdの化学については、ジヤーナル・オ
ブ・バキユーム・サイエンス・テクノロジB1(3)、
第588頁、1983年7月/9月の文献に詳述されて
いる。層12がGaAsである場合に層14に用い
ることができるもう1つの適当な金属はPtであ
る。PtとGaAsとの化学については、アプライ
ド・フイジツクス、54(3)、第1404頁、1983年3月
の文献に記載されている。それらの材料を用いた
場合には、GaAs層からAsが遊離して、その遊離
したAsが基板10中に雪かきされることになる。
以上の説明から、基板中に雪かきされるべきド
ーパントは、層12及び14のいずれか1方又は
両方に於けるドーパントとして存在することがで
きる、又はそれらの層の一方を成す材料の主要成
分(Gaと化学量論的に結合してGaAsを形成する
Asの如き)であつてもよい。
ーパントは、層12及び14のいずれか1方又は
両方に於けるドーパントとして存在することがで
きる、又はそれらの層の一方を成す材料の主要成
分(Gaと化学量論的に結合してGaAsを形成する
Asの如き)であつてもよい。
本発明の方法の実施に於て、金属化合物形成工
程中に消費される層(多結晶シリコン層又は非晶
質シリコン層12の如き)が設けられる。これ
は、金属化合物の界面を基板10の方向にそして
更に該基板の上面中に移動させるために、又基板
10が余分に消費されないようにするために重要
である。例えば、層12を用いずに、金属層を直
接シリコン基板10上に付着した場合には、アニ
ーリングにより、金属層とシリコン基板との間に
反応が生じ、ドーパントが基板中に導入される間
に多量の基板(金属層14の厚さに匹敵する)が
消費される。これは、前述のソリツド・ステー
ト・エレクトロニクスの文献に記載の技術に於て
生じる問題の1つである。更に、金属珪化物は本
発明に於て用いられる特に良好な化合物である
が、すべての金属珪化物が良好に働く訳ではな
い。貴金属及び貴金属類似金属の珪化物は良好に
働いて、低温で化合物を形成する。これに対し
て、耐熱金属の珪化物は、形成するために高温を
要し、又顕著な雪かき効果を示さない(前述のフ
イジカル・レビユーBの文献を参照)。それらの
異なる型の金属珪化合物中に於ける同一のドーパ
ントの溶解度は同様であつても、耐熱金属珪化物
は、貴金属及び貴金属類似金属の珪化物の場合程
の雪かき効果を生じない。これは、前述のフイジ
カル・レビユーBの文献に記載されている如く、
金属珪化物の成長に於けるメカニズムによつて或
る程度説明される。
程中に消費される層(多結晶シリコン層又は非晶
質シリコン層12の如き)が設けられる。これ
は、金属化合物の界面を基板10の方向にそして
更に該基板の上面中に移動させるために、又基板
10が余分に消費されないようにするために重要
である。例えば、層12を用いずに、金属層を直
接シリコン基板10上に付着した場合には、アニ
ーリングにより、金属層とシリコン基板との間に
反応が生じ、ドーパントが基板中に導入される間
に多量の基板(金属層14の厚さに匹敵する)が
消費される。これは、前述のソリツド・ステー
ト・エレクトロニクスの文献に記載の技術に於て
生じる問題の1つである。更に、金属珪化物は本
発明に於て用いられる特に良好な化合物である
が、すべての金属珪化物が良好に働く訳ではな
い。貴金属及び貴金属類似金属の珪化物は良好に
働いて、低温で化合物を形成する。これに対し
て、耐熱金属の珪化物は、形成するために高温を
要し、又顕著な雪かき効果を示さない(前述のフ
イジカル・レビユーBの文献を参照)。それらの
異なる型の金属珪化合物中に於ける同一のドーパ
ントの溶解度は同様であつても、耐熱金属珪化物
は、貴金属及び貴金属類似金属の珪化物の場合程
の雪かき効果を生じない。これは、前述のフイジ
カル・レビユーBの文献に記載されている如く、
金属珪化物の成長に於けるメカニズムによつて或
る程度説明される。
第2図及び第3図は、本発明の方法を用いるこ
とができる素子を示している。第2図の埋込コレ
クタ型バイポーラ・トランジスタ構造体及び第3
図のFET型素子が代表例として選択されたが、
本発明の方法は他の構造体及び素子を形成するた
めにも用いることができる。
とができる素子を示している。第2図の埋込コレ
クタ型バイポーラ・トランジスタ構造体及び第3
図のFET型素子が代表例として選択されたが、
本発明の方法は他の構造体及び素子を形成するた
めにも用いることができる。
第2図に於て、Al−Cuの如き金属より成る、
ベース接触B、エミツタ接触E、及びコレクタ接
触Cが示されている。拡散障壁として、Ti−W
層24が用いられている。このn−p−n型構造
体に於ては、コレクタ領域はn型領域27への接
触であるn+型埋込量26より成り、エミツタ領
域はn+型領域28より成る。ベース領域は、p
型領域32の一部として形成されたp+型領域3
0より成る。絶縁領域34は、隣接する素子の間
並びにエミツタ、ベース及びコレクタ接触の間を
電気的に分離する。基板35はp型シリコン・ウ
エハである。
ベース接触B、エミツタ接触E、及びコレクタ接
触Cが示されている。拡散障壁として、Ti−W
層24が用いられている。このn−p−n型構造
体に於ては、コレクタ領域はn型領域27への接
触であるn+型埋込量26より成り、エミツタ領
域はn+型領域28より成る。ベース領域は、p
型領域32の一部として形成されたp+型領域3
0より成る。絶縁領域34は、隣接する素子の間
並びにエミツタ、ベース及びコレクタ接触の間を
電気的に分離する。基板35はp型シリコン・ウ
エハである。
この素子に於ては、下のドープ領域に接触を形
成するために、PtSi領域36が用いられている。
第2図の素子の形成に於て、領域28及び浅いド
ープ領域30への低抵抗接触が形成されるように
ドーパントを雪かきするために、それらのPtSi化
合物を用いることができる。
成するために、PtSi領域36が用いられている。
第2図の素子の形成に於て、領域28及び浅いド
ープ領域30への低抵抗接触が形成されるように
ドーパントを雪かきするために、それらのPtSi化
合物を用いることができる。
第3図は、ソース接触S、ゲート接触G、及び
ドレイン接触Dを含むFETを示している。SiO2
の如き絶縁領域38が、隣接する素子の間、隣接
する金属接触の間、及びゲート接触Gの下に配置
されている。MXSiとして示されている金属珪化
物接触40は、ソース及びドレイン領域である
n+型領域42に電気的に接触している。基板4
4はp型シリコン・ウエハである。
ドレイン接触Dを含むFETを示している。SiO2
の如き絶縁領域38が、隣接する素子の間、隣接
する金属接触の間、及びゲート接触Gの下に配置
されている。MXSiとして示されている金属珪化
物接触40は、ソース及びドレイン領域である
n+型領域42に電気的に接触している。基板4
4はp型シリコン・ウエハである。
金属珪化物接触40の下に浅いn+型領域42
を形成するために、本発明の方法を用いることが
できる。例えば、領域42を、金属珪化物接触の
すぐ下の部分よりも低いドーパント濃度を他の部
分が有しているn型領域にすることができる。金
属珪化物接触40の形成中に、n型ドーパントが
領域42の上面中に雪かきされて、n+型ドーピ
ングが行われる。このようにして、金属珪化物接
触40とすぐ下の雪かきされたドープ領域との間
に、オーム接触を形成することができる。
を形成するために、本発明の方法を用いることが
できる。例えば、領域42を、金属珪化物接触の
すぐ下の部分よりも低いドーパント濃度を他の部
分が有しているn型領域にすることができる。金
属珪化物接触40の形成中に、n型ドーパントが
領域42の上面中に雪かきされて、n+型ドーピ
ングが行われる。このようにして、金属珪化物接
触40とすぐ下の雪かきされたドープ領域との間
に、オーム接触を形成することができる。
以上の説明に於ては、2元化合物を用いたが、
3元又はそれ以上のオーダーの化合物の如き多相
の化合物等も用い得ることを理解されたい。更
に、本発明の方法に於て用いられる適当な金属珪
化物は、例えば、遷移金属の珪化物、貴土類金属
の珪化物等であり、それらの遷移金属は貴金属及
び貴金属類似金属並びに耐熱金属を含む。
3元又はそれ以上のオーダーの化合物の如き多相
の化合物等も用い得ることを理解されたい。更
に、本発明の方法に於て用いられる適当な金属珪
化物は、例えば、遷移金属の珪化物、貴土類金属
の珪化物等であり、それらの遷移金属は貴金属及
び貴金属類似金属並びに耐熱金属を含む。
以上に於て、本発明の方法を特定の実施例につ
いて説明したが、他の種々の変更も可能である。
いて説明したが、他の種々の変更も可能である。
Pt、Pd、Ir、Rh、Os、Ru及びNiの如き、貴
金属及び貴金属類似金属は、低温に於て珪化物の
如き化合物を形成するので、好ましい。例えば、
Pt及びPdは略250℃に於て珪化物を形成し、殆ど
の耐熱金属はより高い温度(500乃至700℃)に於
て珪化物を形成する。又、これ迄に研究された金
属については、貴金属及び貴金属類似金属の珪化
物は、耐熱金属の珪化物の場合よりも強い雪かき
効果を示す。しかしながら、少くとも幾つかの耐
熱金属が、本発明の方法に於て有用な珪化物、又
は有効な雪かき効果を示す他の化合物を形成する
ものと考えられる。Cr及びTiの如き耐熱金属は
適当な金属として用いることができる。又、Er
及びSmの如き貴土類金属も用いることができる。
金属及び貴金属類似金属は、低温に於て珪化物の
如き化合物を形成するので、好ましい。例えば、
Pt及びPdは略250℃に於て珪化物を形成し、殆ど
の耐熱金属はより高い温度(500乃至700℃)に於
て珪化物を形成する。又、これ迄に研究された金
属については、貴金属及び貴金属類似金属の珪化
物は、耐熱金属の珪化物の場合よりも強い雪かき
効果を示す。しかしながら、少くとも幾つかの耐
熱金属が、本発明の方法に於て有用な珪化物、又
は有効な雪かき効果を示す他の化合物を形成する
ものと考えられる。Cr及びTiの如き耐熱金属は
適当な金属として用いることができる。又、Er
及びSmの如き貴土類金属も用いることができる。
多結晶シリコン層12のための適当な材料とし
て、Si、Ge及びGaAsを挙げたが、本発明の方法
の原理に従つて他の材料を選択することも可能で
ある。例えば、層12は、InPの如き、GaAs以
外の−族化合物より成つてもよい。層12の
ための他の適当な材料には、CdTe及びZnSeの如
き−族化合物等がある。これらの−族及
び−族の層12とともに用いられる金属層1
4は、例えばPt及びPdより成る。
て、Si、Ge及びGaAsを挙げたが、本発明の方法
の原理に従つて他の材料を選択することも可能で
ある。例えば、層12は、InPの如き、GaAs以
外の−族化合物より成つてもよい。層12の
ための他の適当な材料には、CdTe及びZnSeの如
き−族化合物等がある。これらの−族及
び−族の層12とともに用いられる金属層1
4は、例えばPt及びPdより成る。
本発明の方法の実施に於て、ドーパントは、層
12中のドーパント(多結晶シリコン中のp型ド
ーパントの如き)であつても、層12中の主要成
分(GaAs中のAsの如き)であつてもよい。又、
基板をドープするために用いられる元素が、
GaAs中のZnドーパントの如く、−族又は
−族化合物中のドーパントとして存在すること
もできる。金属及び/若しくはGa及びAsの間で
金属化合物が形成される間に、Znが放出されて、
基板中に押込まれる。発光ダイオード等を含む
種々の素子の形成に於て任意の種類のドーパント
で基板をドープするために、本発明の方法を用い
ることができる。
12中のドーパント(多結晶シリコン中のp型ド
ーパントの如き)であつても、層12中の主要成
分(GaAs中のAsの如き)であつてもよい。又、
基板をドープするために用いられる元素が、
GaAs中のZnドーパントの如く、−族又は
−族化合物中のドーパントとして存在すること
もできる。金属及び/若しくはGa及びAsの間で
金属化合物が形成される間に、Znが放出されて、
基板中に押込まれる。発光ダイオード等を含む
種々の素子の形成に於て任意の種類のドーパント
で基板をドープするために、本発明の方法を用い
ることができる。
G 発明の効果
本発明によれば、トランジスタ、ダイオード、
接点等のVLSI素子を含む極めて小さな構造体を
形成するために特に適しており、高温によるアニ
ール工程を必要とせずに、例えばシリコン半導体
の如き基板中に、n型又はp型のドーパントを導
入することにより、約300〓を超えない深さを有
するドープ領域を、約700℃よりも低い処理温度
で形成することができる、基板中に所望のドーパ
ント濃度を有する極めて浅いドープ領域を低温で
形成するための方法が得られる。
接点等のVLSI素子を含む極めて小さな構造体を
形成するために特に適しており、高温によるアニ
ール工程を必要とせずに、例えばシリコン半導体
の如き基板中に、n型又はp型のドーパントを導
入することにより、約300〓を超えない深さを有
するドープ領域を、約700℃よりも低い処理温度
で形成することができる、基板中に所望のドーパ
ント濃度を有する極めて浅いドープ領域を低温で
形成するための方法が得られる。
第1図はドープされていない又はドープされて
いる(n型又はp型)基板中に極めて浅いドープ
領域を形成するための本発明の方法の処理工程を
示す図、第2図はバイポーラ・トランジスタに極
めて浅いドープ領域を形成するために本発明の方
法を用いた場合を示す図、第3図はFETに極め
て浅いドープ領域を形成するために本発明の方法
を用いた場合を示す図である。 10……n型又はp型にドープされた単結晶シ
リコン基板、12……n型にドープされた多結晶
シリコン層(又は非晶質シリコン基板)、14…
…金属層、16……金属珪化物層、18……金属
珪化物層の界面、20……雪かきされているドー
パント、22……浅いドープ領域、24……Ti
−W層、26……n+型埋込層(コレクタ領域)、
27……n型領域、28……n+型領域(エミツ
タ領域)、30……p+型領域(p型領域32の一
部、ベース領域)、32……p型領域、34,3
8……絶縁領域、35,44……基板(p型シリ
コン・ウエハ)、36……PtSi領域、40……金
属珪化物接点、42……n+型領域(ソー巣及び
ドレイン領域)、B……ベース接触、E……エミ
ツタ接触、C……コレクタ接触、S……ソース接
触、G……ゲート接触、D……ドレイン接触。
いる(n型又はp型)基板中に極めて浅いドープ
領域を形成するための本発明の方法の処理工程を
示す図、第2図はバイポーラ・トランジスタに極
めて浅いドープ領域を形成するために本発明の方
法を用いた場合を示す図、第3図はFETに極め
て浅いドープ領域を形成するために本発明の方法
を用いた場合を示す図である。 10……n型又はp型にドープされた単結晶シ
リコン基板、12……n型にドープされた多結晶
シリコン層(又は非晶質シリコン基板)、14…
…金属層、16……金属珪化物層、18……金属
珪化物層の界面、20……雪かきされているドー
パント、22……浅いドープ領域、24……Ti
−W層、26……n+型埋込層(コレクタ領域)、
27……n型領域、28……n+型領域(エミツ
タ領域)、30……p+型領域(p型領域32の一
部、ベース領域)、32……p型領域、34,3
8……絶縁領域、35,44……基板(p型シリ
コン・ウエハ)、36……PtSi領域、40……金
属珪化物接点、42……n+型領域(ソー巣及び
ドレイン領域)、B……ベース接触、E……エミ
ツタ接触、C……コレクタ接触、S……ソース接
触、G……ゲート接触、D……ドレイン接触。
Claims (1)
- 【特許請求の範囲】 1 半導体基板中にきわめて浅いドープ領域を形
成するための方法において、 1つの層が、Pt、Pd、Ir、Rh、Os、Ru及び
Niのような貴金属及び貴金属類似金属の原子を
含み、少なくとも1つの層が、前記浅いドープ領
域を形成するために前記半導体基板中にドーパン
トとして導入される元素を含む半導体材料又は
−族及び−XI族の材料からなる族から選択さ
れた材料からなり、700℃より低い温度で処理さ
れる場合、金属珪化物を形成することができる少
なくとも2つの層を前記基板の上面に付着して多
層構造体を形成する工程と、 前記金属珪化物を形成するために700℃よりも
低い温度で前記多層構造体を処理し、前記基板の
方へ移動し、かつ前記ドーパントを前記基板の方
へ雪かき効果により押出す界面を形成する工程
と、 前記ドーパントを前記基板の本体に前記基板の
上面から300〓を越えない距離押出すために前記
界面を前記基板に移動させるのに十分な時間の
間、前記処理する工程を続ける工程とからなるこ
とを特徴とするドープ領域の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62294984A | 1984-06-21 | 1984-06-21 | |
| US622949 | 1984-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS618916A JPS618916A (ja) | 1986-01-16 |
| JPH0311089B2 true JPH0311089B2 (ja) | 1991-02-15 |
Family
ID=24496165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064022A Granted JPS618916A (ja) | 1984-06-21 | 1985-03-29 | ド−プ領域の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0165547A3 (ja) |
| JP (1) | JPS618916A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422026A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Manufacture of semiconductor device |
| JPH01220824A (ja) * | 1988-02-29 | 1989-09-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0235720A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | Mos型半導体装置の製造方法 |
| JPH0291932A (ja) * | 1988-09-28 | 1990-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4925812A (en) * | 1989-09-21 | 1990-05-15 | International Rectifier Corporation | Platinum diffusion process |
| US5453389A (en) * | 1993-08-27 | 1995-09-26 | National Semiconductor, Inc. | Defect-free bipolar process |
| US5571744A (en) * | 1993-08-27 | 1996-11-05 | National Semiconductor Corporation | Defect free CMOS process |
| BE1015721A3 (nl) * | 2003-10-17 | 2005-07-05 | Imec Inter Uni Micro Electr | Werkwijze voor het reduceren van de contactweerstand van de aansluitgebieden van een halfgeleiderinrichting. |
| EP4350782A3 (en) * | 2009-04-21 | 2024-07-10 | Tetrasun, Inc. | High-efficiency solar cell structures and methods of manufacture |
| EP2461352B1 (en) * | 2010-12-06 | 2013-07-10 | Imec | Method of manufacturing low resistivity contacts on n-type germanium |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3869322A (en) * | 1973-10-15 | 1975-03-04 | Ibm | Automatic P-N junction formation during growth of a heterojunction |
| WO1983003029A1 (en) * | 1982-02-26 | 1983-09-01 | Western Electric Co | Diffusion of shallow regions |
| CA1198226A (en) * | 1982-06-01 | 1985-12-17 | Eliezer Kinsbron | Method for manufacturing a semiconductor device |
-
1985
- 1985-03-29 JP JP60064022A patent/JPS618916A/ja active Granted
- 1985-06-13 EP EP85107228A patent/EP0165547A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPS618916A (ja) | 1986-01-16 |
| EP0165547A2 (en) | 1985-12-27 |
| EP0165547A3 (en) | 1987-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683645A (en) | Process of fabricating MOS devices having shallow source and drain junctions | |
| US5710450A (en) | Transistor with ultra shallow tip and method of fabrication | |
| US5217923A (en) | Method of fabricating a semiconductor device having silicided source/drain regions | |
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6987050B2 (en) | Self-aligned silicide (salicide) process for low resistivity contacts to thin film silicon-on-insulator and bulk MOSFETS and for shallow junctions | |
| US5818100A (en) | Product resulting from selective deposition of polysilicon over single crystal silicon substrate | |
| US6403981B1 (en) | Double gate transistor having a silicon/germanium channel region | |
| US4692348A (en) | Low temperature shallow doping technique | |
| US6744104B1 (en) | Semiconductor integrated circuit including insulated gate field effect transistor and method of manufacturing the same | |
| EP0175864A2 (en) | Self-aligned metal-semiconductor field effect transistor | |
| US6329277B1 (en) | Method of forming cobalt silicide | |
| US6238986B1 (en) | Formation of junctions by diffusion from a doped film at silicidation | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| US6852610B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5994191A (en) | Elevated source/drain salicide CMOS technology | |
| US4471524A (en) | Method for manufacturing an insulated gate field effect transistor device | |
| US6399450B1 (en) | Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions | |
| JPH0311089B2 (ja) | ||
| US6096599A (en) | Formation of junctions by diffusion from a doped film into and through a silicide during silicidation | |
| US6812121B2 (en) | Process for forming a low resistivity titanium silicide layer on a silicon semiconductor substrate | |
| EP0769808B1 (en) | Wet etching process with high selectivity between Cu and Cu3Ge | |
| US6064077A (en) | Integrated circuit transistor | |
| US6451644B1 (en) | Method of providing a gate conductor with high dopant activation | |
| EP0497596B1 (en) | Method for fabricating integrated circuit structures | |
| JPH0237093B2 (ja) |