JPS618916A - ド−プ領域の形成方法 - Google Patents
ド−プ領域の形成方法Info
- Publication number
- JPS618916A JPS618916A JP60064022A JP6402285A JPS618916A JP S618916 A JPS618916 A JP S618916A JP 60064022 A JP60064022 A JP 60064022A JP 6402285 A JP6402285 A JP 6402285A JP S618916 A JPS618916 A JP S618916A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- metal
- dopant
- dopants
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、基板中に極めて浅いいドープ領域を低温で形
成するための方法に係り、更に具体的に云えば、基板上
の少くとも2つの層が金属化合物を形成する間に、それ
らの少くとも1つの層に含まれるドーパントをいわゆる
雪かき(snowploν)効果により上記基板中にド
ライブさせ、上記基板を最小限にしか消費せずに、浅い
ドープ領域を形成する上記方法に係る。
成するための方法に係り、更に具体的に云えば、基板上
の少くとも2つの層が金属化合物を形成する間に、それ
らの少くとも1つの層に含まれるドーパントをいわゆる
雪かき(snowploν)効果により上記基板中にド
ライブさせ、上記基板を最小限にしか消費せずに、浅い
ドープ領域を形成する上記方法に係る。
B、開示の概要
本発明は、基板中に極めて浅いドープ領域を・低温で形
成するための方法に係る。約300人を越えない深さの
ドープ領域が700℃よりも低い温度で形成される。そ
れらの浅いドープ領域は、半導体スイッチング素子、ダ
イオード、及び接点の形成を含む、種々の適用例に於て
用いることができる。1つの層が金属原子を含み、少く
とも1つの層が所望のドーパントを含む、少くとも2つ
の層が基板上に付着された後、金属化合物が形成される
ように、アニール工程が施さ−れる。金属化合物が形成
されるとき、基板のドーパントとして用いられる上記層
中の材料が、雪かき効果により、成長中の金属化合物の
界面から基板の上部表面中に押出されて、該上部表面に
浅いドープ領域が形成される。
成するための方法に係る。約300人を越えない深さの
ドープ領域が700℃よりも低い温度で形成される。そ
れらの浅いドープ領域は、半導体スイッチング素子、ダ
イオード、及び接点の形成を含む、種々の適用例に於て
用いることができる。1つの層が金属原子を含み、少く
とも1つの層が所望のドーパントを含む、少くとも2つ
の層が基板上に付着された後、金属化合物が形成される
ように、アニール工程が施さ−れる。金属化合物が形成
されるとき、基板のドーパントとして用いられる上記層
中の材料が、雪かき効果により、成長中の金属化合物の
界面から基板の上部表面中に押出されて、該上部表面に
浅いドープ領域が形成される。
C0従来技術
個々の回路素子の寸法を縮小することにより、超LSI
の半導体素子が開発された。近い将来には、サブミクロ
ンの最小線幅を有する半導体素子が実現されよう。サブ
ミクロン構造体に於ける横方向寸法の減少により、新し
い問題が生じ、最も大きな問題の1つは、金属−酸化物
一半導体(MOS)FETに於ける短いチャネル効果で
ある。
の半導体素子が開発された。近い将来には、サブミクロ
ンの最小線幅を有する半導体素子が実現されよう。サブ
ミクロン構造体に於ける横方向寸法の減少により、新し
い問題が生じ、最も大きな問題の1つは、金属−酸化物
一半導体(MOS)FETに於ける短いチャネル効果で
ある。
この望ましくないチャネル効果は、電圧及び素子J
、)3次元。寸法を減少させる。:m k
&:よつ工除く工とができるが、その場合には、接点領
域、ゲートの長さ、及びゲート幅の如き、横方向寸法だ
けでなく、接合の深さ及びゲート酸化物の厚さの如き、
縦方向寸法も減少させねばならない。
、)3次元。寸法を減少させる。:m k
&:よつ工除く工とができるが、その場合には、接点領
域、ゲートの長さ、及びゲート幅の如き、横方向寸法だ
けでなく、接合の深さ及びゲート酸化物の厚さの如き、
縦方向寸法も減少させねばならない。
半導体中に浅いドープ領域を設けることが必要とされて
いるが、極めて浅いドープ領域を低温で形成するための
適当な技術は未だ得られていない。
いるが、極めて浅いドープ領域を低温で形成するための
適当な技術は未だ得られていない。
例えば、シリコン中に不純物をドープするための従来の
技術は、熱拡散を行う場合に於ても、又はイオン注入に
より生じた損傷をアニーリングにより除く場合に於ても
、900℃よりも高い温度を必要とする。イオン注入に
よりドーピングを行う場合には、イオン注入により構造
体に生じた損傷を除き且つ半導体中に導入されたドーパ
ントを電気的に活性にするために、高温に於てアニール
する後処理が必要である。しかしながら、それらの高温
方法は、概して、不必要な不純物を再分布させ、浅い接
合を有する構造体を劣化させる。従って、低温によるド
ーピング方法を用いることが好ト :jmLuN・
プ適当な低温方法は、数百オングストローム又は
それ以下の程度の深さを有する極めて浅いドープ領域を
700℃(好ましくは、500℃)よりも低い温度で形
成し、ドープ領域が形成される間に基板を最小限にしか
消費しない方法でなければならない。従来、そのような
技術は存在していない。
技術は、熱拡散を行う場合に於ても、又はイオン注入に
より生じた損傷をアニーリングにより除く場合に於ても
、900℃よりも高い温度を必要とする。イオン注入に
よりドーピングを行う場合には、イオン注入により構造
体に生じた損傷を除き且つ半導体中に導入されたドーパ
ントを電気的に活性にするために、高温に於てアニール
する後処理が必要である。しかしながら、それらの高温
方法は、概して、不必要な不純物を再分布させ、浅い接
合を有する構造体を劣化させる。従って、低温によるド
ーピング方法を用いることが好ト :jmLuN・
プ適当な低温方法は、数百オングストローム又は
それ以下の程度の深さを有する極めて浅いドープ領域を
700℃(好ましくは、500℃)よりも低い温度で形
成し、ドープ領域が形成される間に基板を最小限にしか
消費しない方法でなければならない。従来、そのような
技術は存在していない。
それらの問題を解決するために、本発明の方法に於ては
、基板上の層からドーパントを導入することにより基板
がドープされる。その場合、基板上の少くとも2つの層
が金属化合物を形成することにより、上記基板の方向に
移動して上記ドーパントを前面に押出す界面が形成され
る。これは、界面の成長作用によりドーパントが界面の
前面に蓄積される。いわゆる“雪かき″効果である。こ
の雪かき効果は、当技術分野に於て知られており、金属
化合物の形成中にドーパントの拡散が増して。
、基板上の層からドーパントを導入することにより基板
がドープされる。その場合、基板上の少くとも2つの層
が金属化合物を形成することにより、上記基板の方向に
移動して上記ドーパントを前面に押出す界面が形成され
る。これは、界面の成長作用によりドーパントが界面の
前面に蓄積される。いわゆる“雪かき″効果である。こ
の雪かき効果は、当技術分野に於て知られており、金属
化合物の形成中にドーパントの拡散が増して。
成長している金属化合物からドーパントが放出されるこ
とによって生じる。従って、ドーパントは、基板上の層
から供給され、基板中に押込まれて、該基板中に極めて
浅いドープ領域を形成する。この方法は、極めて低い温
度で行うことができる。
とによって生じる。従って、ドーパントは、基板上の層
から供給され、基板中に押込まれて、該基板中に極めて
浅いドープ領域を形成する。この方法は、極めて低い温
度で行うことができる。
半導体中に注入されたドーパントを雪かき効果により再
分布させることについては、例えば、アプライド・フィ
ジックス・レターズ、38(12) 、第1015頁、
1981年6月15日;ジャーナル・オン・アプライ
ド・フィジックス、53(10)、第6781’頁、1
982年10月;ジャーナル・オン・アプライド・フィ
ジックス、49(12)、第5827頁、1978年1
2月; IEEEトランズアクションズ・オン・エレク
トロン・デバイシズ、第1ED−27巻、第2号、第4
20頁、 1980年2月;フィジカル・レビューB、
第29巻、第4号、第2010頁、 1984年2月1
5日;シン・ソリッド・フイルムズ、89.第349頁
、 1982年等の文献に記載されている。 上記のア
プライド・フィジックス・レターズ、38(12)の文
献に述べられている如く、従来、雪かき効果は、異なる
型の化合物の成長中に、注入されている基板のドーパン
トを再分布させるために用いられている。例えば、S
i O,の熱成長中に、S i 02−8 iの界面に
近傍にドーパントが再分布される。他の上記文献に述べ
られている如き、貴金属類似金属(near−nobl
e metal)の珪化物の成長中にも、同様な効果が
生じる。従来、そのような技術は、半導体基板中のドー
パシトを再分布させる低温方法の1つとして提案されて
いる。
分布させることについては、例えば、アプライド・フィ
ジックス・レターズ、38(12) 、第1015頁、
1981年6月15日;ジャーナル・オン・アプライ
ド・フィジックス、53(10)、第6781’頁、1
982年10月;ジャーナル・オン・アプライド・フィ
ジックス、49(12)、第5827頁、1978年1
2月; IEEEトランズアクションズ・オン・エレク
トロン・デバイシズ、第1ED−27巻、第2号、第4
20頁、 1980年2月;フィジカル・レビューB、
第29巻、第4号、第2010頁、 1984年2月1
5日;シン・ソリッド・フイルムズ、89.第349頁
、 1982年等の文献に記載されている。 上記のア
プライド・フィジックス・レターズ、38(12)の文
献に述べられている如く、従来、雪かき効果は、異なる
型の化合物の成長中に、注入されている基板のドーパン
トを再分布させるために用いられている。例えば、S
i O,の熱成長中に、S i 02−8 iの界面に
近傍にドーパントが再分布される。他の上記文献に述べ
られている如き、貴金属類似金属(near−nobl
e metal)の珪化物の成長中にも、同様な効果が
生じる。従来、そのような技術は、半導体基板中のドー
パシトを再分布させる低温方法の1つとして提案されて
いる。
しかしながら、それらのドーパントは、初めにイオン注
入により基板中に導入され、そのイオン注入は、電気的
に活性のドーパントを生ぜしめ且つ構造体の損傷を除く
ために、高温によるアニール工程を必要とする。従って
、完全な素子を形成するためには、上記技術も、高温を
必要とする。
入により基板中に導入され、そのイオン注入は、電気的
に活性のドーパントを生ぜしめ且つ構造体の損傷を除く
ために、高温によるアニール工程を必要とする。従って
、完全な素子を形成するためには、上記技術も、高温を
必要とする。
ドーパントを半導体基板上の層から該半導体基板中に導
入することについては、米国特許第4274892号及
び第4356622号の明細書並びにソリッド・ステー
ト・エレクトロニクス、第23巻、第1181頁(19
80年)の文献に記載されているさ上記両米国特許明細
書に於ては、ドーパントを酸化工程により基板中に導入
する高温方法が用い−られている。それらの高温は、従
来の拡散技術に於て用いられているものと同様であり、
従来AsI 及びPの如きドーパントは、高
温を用いなければ、シリコン基板中に導入されないと考
えられていた。
入することについては、米国特許第4274892号及
び第4356622号の明細書並びにソリッド・ステー
ト・エレクトロニクス、第23巻、第1181頁(19
80年)の文献に記載されているさ上記両米国特許明細
書に於ては、ドーパントを酸化工程により基板中に導入
する高温方法が用い−られている。それらの高温は、従
来の拡散技術に於て用いられているものと同様であり、
従来AsI 及びPの如きドーパントは、高
温を用いなければ、シリコン基板中に導入されないと考
えられていた。
上記のソリッド・ステート・エレクトロニクスの文献に
於ては、ドープされた金属層がシリコン基板上に直接付
着され、上記金属層は上記基板とともに金属珪化物を形
成する。この化合物の形成により、金属層から下のシリ
コン基板中にドーパントが拡散されて、珪化物とシリコ
ンとの界面の近傍に於てドーパントの濃度が増加する。
於ては、ドープされた金属層がシリコン基板上に直接付
着され、上記金属層は上記基板とともに金属珪化物を形
成する。この化合物の形成により、金属層から下のシリ
コン基板中にドーパントが拡散されて、珪化物とシリコ
ンとの界面の近傍に於てドーパントの濃度が増加する。
しかしなから、その化合物の形成中に、基板自体が過度
に消費され、これはVLSIに於て用いられる極めで浅
いドープ領域を形成する場合には不適当である。
に消費され、これはVLSIに於て用いられる極めで浅
いドープ領域を形成する場合には不適当である。
従って、従来技術は、既に存在するドーパントを再分布
させるために雪かき効果を用いること、及びシリコン基
板上の層から該シリコン基板中にドーパントを拡散する
ことについて記載しているが、数百オングストローム以
下の極めて浅いドープ領域を基板中に低温で形成し、し
かもそのドープ領域の形成中に上記基板を消費しない技
術にっバは何ら提案5ていない・
・100発明が解決しようとする問題点 本発明は、トランジスタ、ダイオード、接点等のVLS
I素子を含む極めて小さな構造体を形成するために特に
適しており、高温によるアニール工程を必要とせずに、
例えばシリコン半導体の如き基板中に、n型又はP型の
ドーパントを導入することにより、約300人を超えな
い深さを有するドープ領域を、約700℃よりも低い処
理温度で形成することができる、基板中に所望のドーパ
ント濃度を有する極めて浅いドープ領域を低温で形成す
るための方法を提供することである。
させるために雪かき効果を用いること、及びシリコン基
板上の層から該シリコン基板中にドーパントを拡散する
ことについて記載しているが、数百オングストローム以
下の極めて浅いドープ領域を基板中に低温で形成し、し
かもそのドープ領域の形成中に上記基板を消費しない技
術にっバは何ら提案5ていない・
・100発明が解決しようとする問題点 本発明は、トランジスタ、ダイオード、接点等のVLS
I素子を含む極めて小さな構造体を形成するために特に
適しており、高温によるアニール工程を必要とせずに、
例えばシリコン半導体の如き基板中に、n型又はP型の
ドーパントを導入することにより、約300人を超えな
い深さを有するドープ領域を、約700℃よりも低い処
理温度で形成することができる、基板中に所望のドーパ
ント濃度を有する極めて浅いドープ領域を低温で形成す
るための方法を提供することである。
E8問題点を解決するための手段
本発明は、基板中に極めて浅いドープ領域を形成するた
めの方法に於て;1つの層が金属原子を含み、少くとも
1つの層が上記基板中にドーパントとして導入されて上
記ドープ領域を形成する元素を含み、約700℃よりも
低い温度で処理されて金属化合物を形成することができ
る少くとも2つの層を上記基板の上面に付着して多層構
造体を形成し;上記多層構造体を約700℃よりも低い
温度で処理して上記金属化合物を形成することにより、
上記元素を放出し且つ上記基板の方向に移動して上記ド
ーパントを上記基板の方向に押出す界面を形成し;上記
ドーパントが上記基板の上面から約300人を超えない
距離に押出される迄上記界面を上記基板の方向に移動さ
せるために充分な時間の間、上記処理を続けることを含
む;ドープ領域の形成方法を提供する。
めの方法に於て;1つの層が金属原子を含み、少くとも
1つの層が上記基板中にドーパントとして導入されて上
記ドープ領域を形成する元素を含み、約700℃よりも
低い温度で処理されて金属化合物を形成することができ
る少くとも2つの層を上記基板の上面に付着して多層構
造体を形成し;上記多層構造体を約700℃よりも低い
温度で処理して上記金属化合物を形成することにより、
上記元素を放出し且つ上記基板の方向に移動して上記ド
ーパントを上記基板の方向に押出す界面を形成し;上記
ドーパントが上記基板の上面から約300人を超えない
距離に押出される迄上記界面を上記基板の方向に移動さ
せるために充分な時間の間、上記処理を続けることを含
む;ドープ領域の形成方法を提供する。
基本的には、本発明の方法は、基板上に少くとも2つの
層を設け、それらの層を反応させて金属化合物を形成し
、雪かき効果により上記の1つ又はそれ以上の層に於け
るドーパントを上記基板中に押出させて、上記基板中に
極めて浅いドープ領域を形成することを含み、上記金属
化物は極めて低い温度で形成される。浅いドープ領域は
、半導体中にp−n接合を形成するため、障壁の高さを
調節するため、ドープされた半導体に接点(オーム接点
の如き)を設けるため等に用いることができる。バイポ
ーラ・トランジスタ、FET、ショットキ障壁ダイオー
ド、及び接点の如き素子をこの技術により形成すること
ができ、この技術は、約300人を超えない深さのドー
プ領域を約700℃よりも低い温度で設けることを特徴
とする。
層を設け、それらの層を反応させて金属化合物を形成し
、雪かき効果により上記の1つ又はそれ以上の層に於け
るドーパントを上記基板中に押出させて、上記基板中に
極めて浅いドープ領域を形成することを含み、上記金属
化物は極めて低い温度で形成される。浅いドープ領域は
、半導体中にp−n接合を形成するため、障壁の高さを
調節するため、ドープされた半導体に接点(オーム接点
の如き)を設けるため等に用いることができる。バイポ
ーラ・トランジスタ、FET、ショットキ障壁ダイオー
ド、及び接点の如き素子をこの技術により形成すること
ができ、この技術は、約300人を超えない深さのドー
プ領域を約700℃よりも低い温度で設けることを特徴
とする。
好ましくは、ドープ領域の深さは約250人を超えない
深さであり、低温は約500℃よりも低い温度である。
深さであり、低温は約500℃よりも低い温度である。
金属化合物を形成するために用いられる基板上の層は、
そのような化合物を約700℃よりも低い温度で形成す
るように選択さ、れ、上記化合物は、該化合物を形成す
る基板上の1つ又はそれ以上の層に於けるドーパントが
放出されて上記基板中に押出され即ち雪かきされる程度
に、雪かき効果を示すものであるように選択される。例
えば、単結晶シリコン半導体基板中に極めて浅いドープ
領域を形成するために上記技術が用いられたが、その場
合には、金属珪化物の化合物の形成により雪かき効果が
生じ、成長している珪化物領域の界面がドーパントを上
記シリコン基板中に押出すために用いられた。
そのような化合物を約700℃よりも低い温度で形成す
るように選択さ、れ、上記化合物は、該化合物を形成す
る基板上の1つ又はそれ以上の層に於けるドーパントが
放出されて上記基板中に押出され即ち雪かきされる程度
に、雪かき効果を示すものであるように選択される。例
えば、単結晶シリコン半導体基板中に極めて浅いドープ
領域を形成するために上記技術が用いられたが、その場
合には、金属珪化物の化合物の形成により雪かき効果が
生じ、成長している珪化物領域の界面がドーパントを上
記シリコン基板中に押出すために用いられた。
イ この技術により、・型及びP型の両
方のドープ領域を基板(n型又はp型のいずれにドープ
されていてもよい)中に形成することができ、又基板上
の層に存在するドーパントの量及び金属化合物を形成す
るために用いられた時間及び温度に応じてドーパント濃
度を変化させることができる。
方のドープ領域を基板(n型又はp型のいずれにドープ
されていてもよい)中に形成することができ、又基板上
の層に存在するドーパントの量及び金属化合物を形成す
るために用いられた時間及び温度に応じてドーパント濃
度を変化させることができる。
F、実施例
本発明の方法に於ては、極めて浅いドープ領域を形成す
べき基板上に、複数の層を付着する。それらの層は、上
記基板と上記層とより成る構造体を約700℃よりも低
い温度、好ましくは約500’Cよりも低い温度でアニ
ールしたときに、金属化合物を形成するように選択され
る。更に、それらの層は、上記金属化合物を形成するこ
とにより、それらの層の1つを経て上記基板の方向に移
動し且つそれらの層の少くとも1つに於けるドーパント
を上記基板の方向に放出して該基板中に押出す界面を形
成するように選択される。即ち、成長している金属化合
物の界面が基板の方向にそして基板中へ移動するとき、
上記金属化合物を形成している層からのドーパントが上
記基板中に押出され ンる。
べき基板上に、複数の層を付着する。それらの層は、上
記基板と上記層とより成る構造体を約700℃よりも低
い温度、好ましくは約500’Cよりも低い温度でアニ
ールしたときに、金属化合物を形成するように選択され
る。更に、それらの層は、上記金属化合物を形成するこ
とにより、それらの層の1つを経て上記基板の方向に移
動し且つそれらの層の少くとも1つに於けるドーパント
を上記基板の方向に放出して該基板中に押出す界面を形
成するように選択される。即ち、成長している金属化合
物の界面が基板の方向にそして基板中へ移動するとき、
上記金属化合物を形成している層からのドーパントが上
記基板中に押出され ンる。
顕著な雪かき効果が低温で生じて、基板中に極めて浅い
ドープ領域が形成されるように、金属化合物を形成し得
ることが発見された。その場合、ドーピング濃度を予め
決定することができ、例えば1021キヤリア/alの
高い濃度にすることができる。幾つかの適当なドーパン
トは、シリコンの如き基板中に拡散するために概して高
温(1000℃程度)を要するAs、Sb、及びPの如
きn型ドーパント、並びにBの如きp型ドーパントであ
る。
ドープ領域が形成されるように、金属化合物を形成し得
ることが発見された。その場合、ドーピング濃度を予め
決定することができ、例えば1021キヤリア/alの
高い濃度にすることができる。幾つかの適当なドーパン
トは、シリコンの如き基板中に拡散するために概して高
温(1000℃程度)を要するAs、Sb、及びPの如
きn型ドーパント、並びにBの如きp型ドーパントであ
る。
第1図は、基板はシリコンであり、金属化合物は基板上
の金属層及びシリコン層をアニールすることにより形成
される金属珪化物である、本発明の方法の一実施例を示
している。工程(A)に於て、基板10は、n型又はp
型にドープされた単結晶シリコン層である。基板10は
又、真性材料であってもよいことは勿論である。。基板
10上に、n型にドープされた多結晶シリコン層(又は
、非晶質シリコン層)12を付着する。これは、低温に
よる、化学的気相付着又は層12のみへのイオン注入等
の幾つかの周知の方法のいずれかによって行うことがで
きる。多結晶シリコン層12に用いられるn型ドーパン
トは、例えば、周知のAs、sb、及びPである。p型
ドーパントが必要である場合には、Bの如きドーパント
が用いられる。
の金属層及びシリコン層をアニールすることにより形成
される金属珪化物である、本発明の方法の一実施例を示
している。工程(A)に於て、基板10は、n型又はp
型にドープされた単結晶シリコン層である。基板10は
又、真性材料であってもよいことは勿論である。。基板
10上に、n型にドープされた多結晶シリコン層(又は
、非晶質シリコン層)12を付着する。これは、低温に
よる、化学的気相付着又は層12のみへのイオン注入等
の幾つかの周知の方法のいずれかによって行うことがで
きる。多結晶シリコン層12に用いられるn型ドーパン
トは、例えば、周知のAs、sb、及びPである。p型
ドーパントが必要である場合には、Bの如きドーパント
が用いられる。
工程(B)に於て、多結晶シリコン層12上に金属層1
4を付着する。金属珪化物の化合物を形成するためには
、金属層14の金属が貴金属又は貴金属類似金属である
ことが好ましい。それらの適当な金属は、例えば、Pt
、Pd、Ni、I r及びRhである。既に調べた耐熱
金属(Ti、Ta、及びV)は認められる雪かき効果を
有する珪化物を何ら生じなかったが、他の耐熱金属の珪
化物は良好に用いられるかも知れない。しかしながら、
それらの珪化物を形成するためには、より高い温度(5
00乃至700℃)が通常必要である。
4を付着する。金属珪化物の化合物を形成するためには
、金属層14の金属が貴金属又は貴金属類似金属である
ことが好ましい。それらの適当な金属は、例えば、Pt
、Pd、Ni、I r及びRhである。既に調べた耐熱
金属(Ti、Ta、及びV)は認められる雪かき効果を
有する珪化物を何ら生じなかったが、他の耐熱金属の珪
化物は良好に用いられるかも知れない。しかしながら、
それらの珪化物を形成するためには、より高い温度(5
00乃至700℃)が通常必要である。
工程(C)は、多結晶シリコン層12と金属層14とが
化合して金属珪化物層16を形成する、アニール工程を
示している。これは、層12及び14を消費し、基板の
方向に移動する界面18を生じる。このアニール工程は
、工程(C)に於て参照番号2oにより示されている如
く、多結晶シリコン層12に於けるドーパントが雪かき
されるように金属珪化物の成長を促進させるために丁度
充分な温度で行われる。勿論、ドーパントは、多結晶シ
リコン層12中でなく金属層14中に存在していてもよ
く、又は層12及び14の両方に存在していてもよい。
化合して金属珪化物層16を形成する、アニール工程を
示している。これは、層12及び14を消費し、基板の
方向に移動する界面18を生じる。このアニール工程は
、工程(C)に於て参照番号2oにより示されている如
く、多結晶シリコン層12に於けるドーパントが雪かき
されるように金属珪化物の成長を促進させるために丁度
充分な温度で行われる。勿論、ドーパントは、多結晶シ
リコン層12中でなく金属層14中に存在していてもよ
く、又は層12及び14の両方に存在していてもよい。
アニーリングは、例えば、加熱炉、閃光ランプ、レーザ
等の任意の手段で行うことができる。重要なことは、金
属化合物が形成されることであり、これはアニーリング
(即ち、加熱)工程によって最も容易に達成される。移
動する界面を有する金属化合物を形成するすべての低温
工程を本発明の方法に於て用いることができる。
等の任意の手段で行うことができる。重要なことは、金
属化合物が形成されることであり、これはアニーリング
(即ち、加熱)工程によって最も容易に達成される。移
動する界面を有する金属化合物を形成するすべての低温
工程を本発明の方法に於て用いることができる。
層12及び14のドーピングは、シリコンを含む気体の
種とともにドーパントを含む気体の種を化学的に気相付
着することにより、或はドーパンJ ト及び
シリコンの種を物理的に気相付着(蒸着又はスパッタリ
ング)することにより、又は化学的及び物理的気相付着
の組合わせにより行うことができる。
種とともにドーパントを含む気体の種を化学的に気相付
着することにより、或はドーパンJ ト及び
シリコンの種を物理的に気相付着(蒸着又はスパッタリ
ング)することにより、又は化学的及び物理的気相付着
の組合わせにより行うことができる。
又、それらの層12及び14のドーピングは、付着中又
は付着後のイオン注入によっても行うことができる。こ
れは、ドーパントを多結晶シリコン層12中に所望の深
さに導入することができるという利点を有している。単
結晶シリコンの界面の近傍まで(しかしながら、完全に
多結晶シリコン層12の範囲内に)注入することにより
、多結晶シリコン層及び金属層の厚さ、その結果得られ
る金属珪化物層、並びに金属珪化物層の形成及び雪かき
に関するアニール時間を減少させることができる。イオ
ン注入は、ドーピング・レベルを良好に制御する。更に
、イオン注入は多結晶シリコン層12中にだけ行われる
ので、イオン注入による損傷が単結晶シリコンJilO
中に生じない。従って、高温によるアニール工程が不要
であり、この方法は真に低温によるドーピング技術であ
る。
は付着後のイオン注入によっても行うことができる。こ
れは、ドーパントを多結晶シリコン層12中に所望の深
さに導入することができるという利点を有している。単
結晶シリコンの界面の近傍まで(しかしながら、完全に
多結晶シリコン層12の範囲内に)注入することにより
、多結晶シリコン層及び金属層の厚さ、その結果得られ
る金属珪化物層、並びに金属珪化物層の形成及び雪かき
に関するアニール時間を減少させることができる。イオ
ン注入は、ドーピング・レベルを良好に制御する。更に
、イオン注入は多結晶シリコン層12中にだけ行われる
ので、イオン注入による損傷が単結晶シリコンJilO
中に生じない。従って、高温によるアニール工程が不要
であり、この方法は真に低温によるドーピング技術であ
る。
工程(D)に於て、アニール工程が更に続けら
・アれ、金属層14は未だ残っているが、多結晶シ
リコン層12は金属珪化物層16が形成されることによ
り完全に消費されている。アニーリングが充分に行われ
且っ層12及び14の初めの厚さが適切に選択されてい
る場合には、金属珪化物層16の界面18が多結晶シリ
コン層12を経て単結晶シリコン基板10中に前進して
、初めの単結晶シリコン基板10の上面から成る小さな
距離だけ内側に、新しい金属珪化物とシリコンとの界面
が形成される。そのような場合には、多結晶シリコン層
12中に初めに導入されたドーパントの大部分が、前進
している金属珪化物とシリコンとの界面の前面に雪かき
されて、基板lo中にドープ領域が形成される。基板1
oの上面中へのドープ領域22の深さは、数百オングス
トローム以下であり、典型的には約300人又はそれ以
下である。ドープ領域22に於けるドープ濃度は、基板
1oの初めのドープ・レベル及び層12に存在していた
ドーパントの量に依存する。
・アれ、金属層14は未だ残っているが、多結晶シ
リコン層12は金属珪化物層16が形成されることによ
り完全に消費されている。アニーリングが充分に行われ
且っ層12及び14の初めの厚さが適切に選択されてい
る場合には、金属珪化物層16の界面18が多結晶シリ
コン層12を経て単結晶シリコン基板10中に前進して
、初めの単結晶シリコン基板10の上面から成る小さな
距離だけ内側に、新しい金属珪化物とシリコンとの界面
が形成される。そのような場合には、多結晶シリコン層
12中に初めに導入されたドーパントの大部分が、前進
している金属珪化物とシリコンとの界面の前面に雪かき
されて、基板lo中にドープ領域が形成される。基板1
oの上面中へのドープ領域22の深さは、数百オングス
トローム以下であり、典型的には約300人又はそれ以
下である。ドープ領域22に於けるドープ濃度は、基板
1oの初めのドープ・レベル及び層12に存在していた
ドーパントの量に依存する。
工程(E)に於て、ドープ領域22の導電型は、基板1
0の導電型と同一でも、反対でもよい。従って、接点又
はPN接合を形成することができる。
0の導電型と同一でも、反対でもよい。従って、接点又
はPN接合を形成することができる。
例えば、浅いドープ領域22を高濃度(102oキヤリ
ア/dよりも多量)にドープして、オーム接点を形成す
ることができ、又浅いドープ領域22を種々のドーパン
ト濃度にドープして、整流接点ショットキ接点等を設け
ることができる。
ア/dよりも多量)にドープして、オーム接点を形成す
ることができ、又浅いドープ領域22を種々のドーパン
ト濃度にドープして、整流接点ショットキ接点等を設け
ることができる。
金属層14及び金属珪化物層16を化学的に除去しない
場合には、電気的特性を選択し得る、素子の接点として
それらを用いることができる。シリコン基板10の導電
型及び多結晶シリコン層12のドーパント不純物に応じ
て、低抵抗のオーム接点(N型Si層上のN型多結晶シ
リコン層)又は浅いPN接合(N型Si層上のP型多結
晶シリコン層)を形成することができる。多結晶シリコ
ン層12のドーピングが低濃度である場合には。
場合には、電気的特性を選択し得る、素子の接点として
それらを用いることができる。シリコン基板10の導電
型及び多結晶シリコン層12のドーパント不純物に応じ
て、低抵抗のオーム接点(N型Si層上のN型多結晶シ
リコン層)又は浅いPN接合(N型Si層上のP型多結
晶シリコン層)を形成することができる。多結晶シリコ
ン層12のドーピングが低濃度である場合には。
雪かきされるドーパントの量が減少するので、実際のド
ーピング・レベルに従って成る範囲内に調節し得る電気
的特性を有するショットキ・ダイオードを形成すること
ができる。
ーピング・レベルに従って成る範囲内に調節し得る電気
的特性を有するショットキ・ダイオードを形成すること
ができる。
そのような場合には、自己整合されたオーム接点又はP
N接合を得るために、金属層を付着する前に、多結晶シ
リコン層12を画成することができる。更に、低抵抗率
を有する金属珪化物層16をパターン化して、相互接続
導体の一部を形成することもできる。
N接合を得るために、金属層を付着する前に、多結晶シ
リコン層12を画成することができる。更に、低抵抗率
を有する金属珪化物層16をパターン化して、相互接続
導体の一部を形成することもできる。
多結晶シリコン層12をドープする代りに、付着された
金属層14をドープしても、又は多結晶シリコン層の代
りに非晶質シリコン層を用いても、同様な結果を得るこ
とができる。
金属層14をドープしても、又は多結晶シリコン層の代
りに非晶質シリコン層を用いても、同様な結果を得るこ
とができる。
所望ならば、単結晶シリコン基板]0の表面に極めて浅
いドープ領域22が残されるように、残っている金属層
14及び金属珪化物層16を基板10の表面から化学的
に除去してもよい。それから、本発明の方法及び他の半
導体素子の製造方法を含む他の処理工程を用いて、更に
トランジスタ並びに多層素子及び超格子素子の如き、素
子の層及び構造体を形成することができる。
いドープ領域22が残されるように、残っている金属層
14及び金属珪化物層16を基板10の表面から化学的
に除去してもよい。それから、本発明の方法及び他の半
導体素子の製造方法を含む他の処理工程を用いて、更に
トランジスタ並びに多層素子及び超格子素子の如き、素
子の層及び構造体を形成することができる。
第1図の例に於ては、基板10中にドーパント4
を雪かきする・移動する界面18を有する金属
珪化物層16を生せしめるために、2つの層12及び1
4が用いられた。しかしながら、その金属化金物を生せ
しめるために、2つ以上の層(材料)を用いることもで
き、その化合物は珪化物でなくでもよい。しかしながら
、貴金属及び貴金属類似金属の珪化物を用いることが有
利であり、それらの化合物は、極めて低い温度で形成す
ることかでき、又基板を効率的にドープするために充分
な雪かき効果を有している。それらの化合物は、金属珪
化物を形成するという利点を有している他に、第2図及
び第3図から理解されている如く、多結晶シリコンの導
電路の抵抗値を減少させるためそして相互接続体及び接
点を設けるために用いることができる。更に、第1図に
示されている技術は、(111)及び(100)の如き
種々の結晶構造を有するシリコン基板10を用いた場合
でも有用である。
を雪かきする・移動する界面18を有する金属
珪化物層16を生せしめるために、2つの層12及び1
4が用いられた。しかしながら、その金属化金物を生せ
しめるために、2つ以上の層(材料)を用いることもで
き、その化合物は珪化物でなくでもよい。しかしながら
、貴金属及び貴金属類似金属の珪化物を用いることが有
利であり、それらの化合物は、極めて低い温度で形成す
ることかでき、又基板を効率的にドープするために充分
な雪かき効果を有している。それらの化合物は、金属珪
化物を形成するという利点を有している他に、第2図及
び第3図から理解されている如く、多結晶シリコンの導
電路の抵抗値を減少させるためそして相互接続体及び接
点を設けるために用いることができる。更に、第1図に
示されている技術は、(111)及び(100)の如き
種々の結晶構造を有するシリコン基板10を用いた場合
でも有用である。
この方法の実施例に於て、雪かきされたドーパントの大
きな百分率(50%よりも大きい)が基板10に於て電
気的に活性のドーパントであることが解った。そのよう
な結果は、低温(250℃ 子の如き)に於て
も生じ、これは、ドーパントがイオン注入により導入さ
れるときに電気的に活性のドーパントを生ぜしぬるため
に高温によるボースト・アニール工程が用いられる場合
と対照的である。同一のドーパント(As、Sb、P、
B等)を同一の基板中に拡散及びイオン注入により導入
する場合には高温を要することを考えると、その低温で
の成功は驚くべきことである。
きな百分率(50%よりも大きい)が基板10に於て電
気的に活性のドーパントであることが解った。そのよう
な結果は、低温(250℃ 子の如き)に於て
も生じ、これは、ドーパントがイオン注入により導入さ
れるときに電気的に活性のドーパントを生ぜしぬるため
に高温によるボースト・アニール工程が用いられる場合
と対照的である。同一のドーパント(As、Sb、P、
B等)を同一の基板中に拡散及びイオン注入により導入
する場合には高温を要することを考えると、その低温で
の成功は驚くべきことである。
ドーパントを、基板10の上面中に、制御された浅い深
さに導入するために、雪かき効果を用いることができる
。従って、基板の初めの幾つかの層に欠陥(転位等の如
き)又は微量不純物が存在している場合には、それらの
欠陥及び不純物を通り越して基板中にドーパントをドラ
イブするために雪かき効果を用いることができる。この
ようにして、完全で均一な、極めて浅いドープ領域を、
基板1o中に所望の深さに形成することができる。
さに導入するために、雪かき効果を用いることができる
。従って、基板の初めの幾つかの層に欠陥(転位等の如
き)又は微量不純物が存在している場合には、それらの
欠陥及び不純物を通り越して基板中にドーパントをドラ
イブするために雪かき効果を用いることができる。この
ようにして、完全で均一な、極めて浅いドープ領域を、
基板1o中に所望の深さに形成することができる。
金属層14は、金属化合物が形成される前に、層12の
厚さ全体が消費されるようにするために必要な最小限の
厚さを有する。典型的には、金属層14の厚さは、層1
2のすべてを消費し且つ成長している界面が基板10中
に延びるようにするために必要な厚さよりも厚い。これ
は、前述の如く、基板中に浅いドープ領域を生ゼしめる
ために、ドーパントが、基板の表面に存在する微量不純
物又は欠陥を通り越して雪かきされるようにする。
厚さ全体が消費されるようにするために必要な最小限の
厚さを有する。典型的には、金属層14の厚さは、層1
2のすべてを消費し且つ成長している界面が基板10中
に延びるようにするために必要な厚さよりも厚い。これ
は、前述の如く、基板中に浅いドープ領域を生ゼしめる
ために、ドーパントが、基板の表面に存在する微量不純
物又は欠陥を通り越して雪かきされるようにする。
勿論、基板の上面が適切である場合には、所望ならば(
例えば、単結晶シリコン基板10が少しでも消費されな
いようにするためには)、金属珪化合物の界面を基板の
表面で停止させてもよい。
例えば、単結晶シリコン基板10が少しでも消費されな
いようにするためには)、金属珪化合物の界面を基板の
表面で停止させてもよい。
雪かき効果を用いて不純物を導入するためには、初めに
層12及び14の厚さを、金属珪化物の界面が基板10
中に所望の深さに延びるように、金属珪化物の相に関し
て決定する。次に、移動する界面が停止する位置を決定
するために、アニール条件(温度及び時間)を設定する
。金属層14が完全に消費されれば、アニーリングが継
続されても、金属珪化物の界面の深さは変化しない。従
って、初めに層12及び14の適切な厚さを決定するこ
とにより、金属珪化物の界面の最終的位置が良好に制御
される。
層12及び14の厚さを、金属珪化物の界面が基板10
中に所望の深さに延びるように、金属珪化物の相に関し
て決定する。次に、移動する界面が停止する位置を決定
するために、アニール条件(温度及び時間)を設定する
。金属層14が完全に消費されれば、アニーリングが継
続されても、金属珪化物の界面の深さは変化しない。従
って、初めに層12及び14の適切な厚さを決定するこ
とにより、金属珪化物の界面の最終的位置が良好に制御
される。
前述の如く、基板中に導入されるドーパントの量を決定
するために、層12及び14のドープ量及び厚さを用い
ることができる。例えば、層12中のドーパントの10
%が基板10中に雪かきされるものと仮定して、基板中
に100人の深さの領域に約10111キヤリア/al
のレベルに5ドープしたい場合には、多結晶シリコン層
12を約2×101@キヤリア/dのレベルにドープす
る。このドープ・レベルは、厚さ500人の層12を化
学的気相付着によりドープすること又は10”/a!の
注入量で注入することによって得ることができる。
するために、層12及び14のドープ量及び厚さを用い
ることができる。例えば、層12中のドーパントの10
%が基板10中に雪かきされるものと仮定して、基板中
に100人の深さの領域に約10111キヤリア/al
のレベルに5ドープしたい場合には、多結晶シリコン層
12を約2×101@キヤリア/dのレベルにドープす
る。このドープ・レベルは、厚さ500人の層12を化
学的気相付着によりドープすること又は10”/a!の
注入量で注入することによって得ることができる。
基板のドープ・レベルを数オーダーの大きさだけ増加さ
せるために、又は初めに真作材料をドープするために、
雪かき効果を用いることができる。
せるために、又は初めに真作材料をドープするために、
雪かき効果を用いることができる。
初めに基板がドープされている場合には、雪かき効果に
より、浅い領域に縮退的にドープすることができる。又
、多結晶シリコン層12のドープ・レベルを1020キ
ヤリア/dよりも高く増加させれば、基板中に1018
キヤリア/aJよりも高いドープ・レベルを生ゼしめる
ことができる。多結晶シリコン層12は、一般的には約
300人の厚さを有し、例えば100乃至500人の厚
さを有することかできる。従って、層12のドープ・レ
ベルを変化させることによって、浅いドープ領域22の
Y−パント濃度を平均に所望の量に変化させることかで
きる。
より、浅い領域に縮退的にドープすることができる。又
、多結晶シリコン層12のドープ・レベルを1020キ
ヤリア/dよりも高く増加させれば、基板中に1018
キヤリア/aJよりも高いドープ・レベルを生ゼしめる
ことができる。多結晶シリコン層12は、一般的には約
300人の厚さを有し、例えば100乃至500人の厚
さを有することかできる。従って、層12のドープ・レ
ベルを変化させることによって、浅いドープ領域22の
Y−パント濃度を平均に所望の量に変化させることかで
きる。
以上の説明に於ては、適当な基板10として単結晶シリ
コンを用いたが、本発明の方法は、Geの如き他の半導
体の基板にも有用である。
コンを用いたが、本発明の方法は、Geの如き他の半導
体の基板にも有用である。
更に、極めて低い温度で形成することができ、且つ雪か
き効果を示す金属化合物は、金属珪化物たけではない。
き効果を示す金属化合物は、金属珪化物たけではない。
金属層14を、ドープされた多結晶シリコン層12でな
く、ドープされたGe層と組合せて、金属珪化物層16
でなく、ゲルマニウム化物の化合物層を形成してもよい
。又、金属層14を化合物半導体(m−v族又は■−■
族)と反応させて、金属と半導体の成分が結合した新し
い化合物を形成してもよい。例えば、層12にGa
)Asを用い、金属層14にPdを用いるこ
とかできる。PdとGaとの金属化合物が形成されると
。
く、ドープされたGe層と組合せて、金属珪化物層16
でなく、ゲルマニウム化物の化合物層を形成してもよい
。又、金属層14を化合物半導体(m−v族又は■−■
族)と反応させて、金属と半導体の成分が結合した新し
い化合物を形成してもよい。例えば、層12にGa
)Asを用い、金属層14にPdを用いるこ
とかできる。PdとGaとの金属化合物が形成されると
。
き、G a A s層中のAsは、遊離して、基板10
中に埋込められるドーパントとして働く。GaAs上に
於けるPdの化学については、ジャーナル・オン・バキ
ューム・サイエンス・テクノロジBl (3)、第58
8頁、1983年7月79月の文献に詳述されている。
中に埋込められるドーパントとして働く。GaAs上に
於けるPdの化学については、ジャーナル・オン・バキ
ューム・サイエンス・テクノロジBl (3)、第58
8頁、1983年7月79月の文献に詳述されている。
層12がG a A sである場合に層14に用いるこ
とができるもう1つの適当な金属はptである。ptと
G a A sとの化学については、アプライド・フィ
ジックス、54(3)、第1404頁、1983年3月
の文献に記載されている。それらの材料を用いた場合に
は、G a A s層からAsが遊離して、その遊離し
たASが基板10中に雪かきされることになる。
とができるもう1つの適当な金属はptである。ptと
G a A sとの化学については、アプライド・フィ
ジックス、54(3)、第1404頁、1983年3月
の文献に記載されている。それらの材料を用いた場合に
は、G a A s層からAsが遊離して、その遊離し
たASが基板10中に雪かきされることになる。
以上の説明から、基板中に雪かきされるべきドーパント
は、層12及び14のいずれか1方又は両方に於けるド
ーパントとして存在することができる、又はそれらの層
の一方を成す材料の主要成分(Gaと化学量論的に結合
してG a A sを形成するAsの如き)であっても
よい。
は、層12及び14のいずれか1方又は両方に於けるド
ーパントとして存在することができる、又はそれらの層
の一方を成す材料の主要成分(Gaと化学量論的に結合
してG a A sを形成するAsの如き)であっても
よい。
本発明の方法の実施に於て、金属化合物形成工程中に消
費される層(多結晶シリコン層又は非晶質シリコン層1
2の如き)が設けられる。これは、金属化合物の界面を
基板10の方向にそして更に該基板の上面中に移動させ
るために、又基板10が余分に消費されないようにする
ために重要である。例えば、層12を用いずに、金属層
を直接シリコン基板10上に付着した場合には、アニー
リングにより、金属層とシリコン基板との間に反応が生
じ、ドーパントが基板中に導入される間に多量の基板(
金属層14の厚さに匹敵する)が消費される。これは、
前述のソリッド・ステート・エレクトロニクスの文献に
記載の技術に於て生じる問題の1つである。更に、金属
珪化物は本発明に於て用いられる特に良好な化合物であ
るが、すべての金属珪化物が良好に働く訳ではない。貴
金属及び貴金属類似金属の珪化物は良好に働いて、低温
で化合物を形成する。これに対して、耐熱金属の珪化物
は、形成するために高温を要し、又顕著な雪かき効果を
示さない(前述のフィジカル・レビューBの文献を参照
)。それらの異なる型の金属珪化合物中に於ける同一の
ドーパントの溶解度は同様であっても、耐熱金属珪化物
は、貴金属及び貴金属類似金属の珪化物の場合径の雪か
き効果を生じない。これは、前述のフィジカル・レビュ
ーBの文献に記載されている如く、金属珪化物の成長に
於けるメカニズムによって成る程度説明される。
費される層(多結晶シリコン層又は非晶質シリコン層1
2の如き)が設けられる。これは、金属化合物の界面を
基板10の方向にそして更に該基板の上面中に移動させ
るために、又基板10が余分に消費されないようにする
ために重要である。例えば、層12を用いずに、金属層
を直接シリコン基板10上に付着した場合には、アニー
リングにより、金属層とシリコン基板との間に反応が生
じ、ドーパントが基板中に導入される間に多量の基板(
金属層14の厚さに匹敵する)が消費される。これは、
前述のソリッド・ステート・エレクトロニクスの文献に
記載の技術に於て生じる問題の1つである。更に、金属
珪化物は本発明に於て用いられる特に良好な化合物であ
るが、すべての金属珪化物が良好に働く訳ではない。貴
金属及び貴金属類似金属の珪化物は良好に働いて、低温
で化合物を形成する。これに対して、耐熱金属の珪化物
は、形成するために高温を要し、又顕著な雪かき効果を
示さない(前述のフィジカル・レビューBの文献を参照
)。それらの異なる型の金属珪化合物中に於ける同一の
ドーパントの溶解度は同様であっても、耐熱金属珪化物
は、貴金属及び貴金属類似金属の珪化物の場合径の雪か
き効果を生じない。これは、前述のフィジカル・レビュ
ーBの文献に記載されている如く、金属珪化物の成長に
於けるメカニズムによって成る程度説明される。
第2図及び第3図は、本発明の方法を用いることができ
る素子を示している。第2図の埋込コレクタ型バイポー
ラ・トランジスタ構造体及び第3図のFET型素子が代
表例として選択されたが、本発明の方法は他の構造体及
び素子を形成するためにも用いることができる。
る素子を示している。第2図の埋込コレクタ型バイポー
ラ・トランジスタ構造体及び第3図のFET型素子が代
表例として選択されたが、本発明の方法は他の構造体及
び素子を形成するためにも用いることができる。
第2図に於て、A n −Cuの如き金属より成る、ベ
ース接点B、エミッタ接点E、及びコレクタ接Cが示さ
れている6拡散障壁として、Ti−Wi24が用いられ
ている。このn−p−n型構造体イ に於
ては、コレクタ領域はn型領域27への接点であるn+
+埋込層26より成り、エミッタ領域はn1型領域28
より成る。ベース領域は、p壁領域32の一部として形
成されたpゝ型領領域30り成る。絶縁領域34は、隣
接する素子の間並びにエミッタ、ベース及びコレクタ接
点の間を電気的に分離する。基板35はp型シリコン・
ウェハである。
ース接点B、エミッタ接点E、及びコレクタ接Cが示さ
れている6拡散障壁として、Ti−Wi24が用いられ
ている。このn−p−n型構造体イ に於
ては、コレクタ領域はn型領域27への接点であるn+
+埋込層26より成り、エミッタ領域はn1型領域28
より成る。ベース領域は、p壁領域32の一部として形
成されたpゝ型領領域30り成る。絶縁領域34は、隣
接する素子の間並びにエミッタ、ベース及びコレクタ接
点の間を電気的に分離する。基板35はp型シリコン・
ウェハである。
この素子に於ては、下のドープ領域に接点を形成するた
めに、PtSi領域36が用いられている。第2図の素
子の形成に於て、領域28及び浅いドープ領域30への
低抵抗接点が形成されるようにドーパントを雪かきする
ために、それらのPtSi化合物を用いることができる
。
めに、PtSi領域36が用いられている。第2図の素
子の形成に於て、領域28及び浅いドープ領域30への
低抵抗接点が形成されるようにドーパントを雪かきする
ために、それらのPtSi化合物を用いることができる
。
第3図は、ソース接点S、ゲート接点G、及びドレイン
接点りを含むFETを示している。、SiC2の如き絶
縁領域38が、隣接する素子の間、隣接する金属接点の
間、及びゲート接点Gの下に配置されている。M x
S iとして示され、ている金属珪化物接点40は、ソ
ース及びドレイン領域であるn+ff+域42に電気的
に接触している。基 シ板44はP型シリコ
ン・ウェハである。
接点りを含むFETを示している。、SiC2の如き絶
縁領域38が、隣接する素子の間、隣接する金属接点の
間、及びゲート接点Gの下に配置されている。M x
S iとして示され、ている金属珪化物接点40は、ソ
ース及びドレイン領域であるn+ff+域42に電気的
に接触している。基 シ板44はP型シリコ
ン・ウェハである。
金属珪化物接点40の下に浅いn′″型領域42を形成
するために、本発明の方法を用いることができる。例え
ば、領域42を、金属珪化物接点のすぐ下の部分よりも
低いドーパント濃度を他の部分が有しているn型領域に
することができる。金属珪化物接点40の形成中に、n
型ドーパントが領域42の上面中に雪かきされて、n+
型トド−ピング行われる。このようにして、金属珪化物
接点40とすぐ下の雪かきされたドープ領域との間に、
オーム接点を形成することができる。
するために、本発明の方法を用いることができる。例え
ば、領域42を、金属珪化物接点のすぐ下の部分よりも
低いドーパント濃度を他の部分が有しているn型領域に
することができる。金属珪化物接点40の形成中に、n
型ドーパントが領域42の上面中に雪かきされて、n+
型トド−ピング行われる。このようにして、金属珪化物
接点40とすぐ下の雪かきされたドープ領域との間に、
オーム接点を形成することができる。
以上の説明に於ては、2元化合物を用いたが、3元又は
それ以上のオーダーの化合物の如き多相の化合物等も用
い得ることを理解されたい。更に、本発明の方法に於て
用いられる適当な金属珪化物は1例えば、遷移金属の珪
化物、黄土類金属の珪化物等であり、それらの遷移金属
は貴金属及び貴金属類似金属並びに耐熱金属を含む。
それ以上のオーダーの化合物の如き多相の化合物等も用
い得ることを理解されたい。更に、本発明の方法に於て
用いられる適当な金属珪化物は1例えば、遷移金属の珪
化物、黄土類金属の珪化物等であり、それらの遷移金属
は貴金属及び貴金属類似金属並びに耐熱金属を含む。
以上に於て、本発明の方法を特定の実施例について説明
したが、他の種々の変更も可能である。
したが、他の種々の変更も可能である。
Pt、Pd、I r、Rh、Os、Ru及びNiの如き
、貴金属及び貴金属類似金属は、低温に於て珪化物の如
き化合物を形成するので、好ましい。
、貴金属及び貴金属類似金属は、低温に於て珪化物の如
き化合物を形成するので、好ましい。
例えば、pt及びPdは略250℃に於て珪化物を形成
し、殆どの耐熱金属はより高い温度(500乃至700
℃)に於て珪化物を形成する。又、これ迄に研究された
金属については、貴金属及び貴金属類似金属の珪化物は
、耐熱金属の珪化物の場合よりも強い雪かき効果を示す
。しかしながら、少くとも幾つかの耐熱金属が1本発明
の方法に於て有用な珪化物、又は有効な雪かき効果を示
す他の化合物を形成するものと考えられる。Cr及びT
iの如き耐熱金属は適当な金属として用いることができ
る。又、Er及びSmの如き黄土類金属も用いることが
できる。
し、殆どの耐熱金属はより高い温度(500乃至700
℃)に於て珪化物を形成する。又、これ迄に研究された
金属については、貴金属及び貴金属類似金属の珪化物は
、耐熱金属の珪化物の場合よりも強い雪かき効果を示す
。しかしながら、少くとも幾つかの耐熱金属が1本発明
の方法に於て有用な珪化物、又は有効な雪かき効果を示
す他の化合物を形成するものと考えられる。Cr及びT
iの如き耐熱金属は適当な金属として用いることができ
る。又、Er及びSmの如き黄土類金属も用いることが
できる。
多結晶シリコン層12のための適当な材料として、Si
、Ge及びG a A sを挙げたが1本発明の方法の
原理に従って他の材料を選択することも可能である。例
えば、層12は、InPの如き、GaA、s以外の■−
■族化合物より成ってもよい。
、Ge及びG a A sを挙げたが1本発明の方法の
原理に従って他の材料を選択することも可能である。例
えば、層12は、InPの如き、GaA、s以外の■−
■族化合物より成ってもよい。
層12のための他の適当な材料には、CdTe及びZn
5eの如きn−VI族化合物等がある。これらの■−■
族及びII−VI族の層12とともに用いられる金属層
14は、例えばpt及びPdより成る。
5eの如きn−VI族化合物等がある。これらの■−■
族及びII−VI族の層12とともに用いられる金属層
14は、例えばpt及びPdより成る。
本発明の方法の実施に於て、ドーパントは、層12中の
ドーパント(多結晶シリコン中のp型ドーパントの如き
)であっても、層12中の主要成分(GaAs中のAs
の如き)であってもよい。
ドーパント(多結晶シリコン中のp型ドーパントの如き
)であっても、層12中の主要成分(GaAs中のAs
の如き)であってもよい。
又、基板をドープするために用いられる元素が、G a
A s中のZnドーパントの如く、m−v族又はII
−Vl族化合物中のドーパントとして存在することもで
きる。金属及び/若しくはGa及びAsの間で金属化合
物が形成される間に、Znが放出されて、基板中に押込
まれる。発光ダイオード等を含む種々の素子の形成に於
て任意の種類のドーパントで基板をドープするために、
本発明の方法を用いることができる。
A s中のZnドーパントの如く、m−v族又はII
−Vl族化合物中のドーパントとして存在することもで
きる。金属及び/若しくはGa及びAsの間で金属化合
物が形成される間に、Znが放出されて、基板中に押込
まれる。発光ダイオード等を含む種々の素子の形成に於
て任意の種類のドーパントで基板をドープするために、
本発明の方法を用いることができる。
G1発明の効果
I 本発明によれば、トランジスタ、ダイ
オード、接点等のVLSI素子を含む極めて小さな構造
体を形成するために特に適しており、高温によるアニー
ル工程を必要とせずに、例えばシリコン半導体の如き基
板中に、n型又はp型のドーパントを導入することによ
り、約300人を超えない深さを有するドープ領域を、
約700℃よりも低い処理温度で形成することができる
、基板中に所望のドーパント濃度を有する極めて浅いド
ープ領域を低温で形成するための方法が得られる。
オード、接点等のVLSI素子を含む極めて小さな構造
体を形成するために特に適しており、高温によるアニー
ル工程を必要とせずに、例えばシリコン半導体の如き基
板中に、n型又はp型のドーパントを導入することによ
り、約300人を超えない深さを有するドープ領域を、
約700℃よりも低い処理温度で形成することができる
、基板中に所望のドーパント濃度を有する極めて浅いド
ープ領域を低温で形成するための方法が得られる。
第1図はドープされていない又はドープされている(n
型又はp型)基板中に極めて浅いドープ領域を形成する
ための本発明の方法の処理工程を示す図、第2図はバイ
ポーラ・トランジスタに極めで浅いドープ領域を形成す
るために本発明の方法を用いた場合を示す図、第3図は
FETに極めて浅いドープ領域を形成するために本発明
の方法を用いた場合を示す図である。 10・・・・n型又はp型にドープされた単結晶シリコ
ン基板、12・・・・n型にドープされた多結晶、1.
っyM(ヵよ□1,3.□、14.’・デ・・金属層、
16・・・・金属珪化物層、18・・・・金属珪化物層
の界面、20・・・・雪かきされているドーパント、2
2・・・・浅いドープ領域、24・・・・Ti−W層、
26・・・・n++埋込層(コレクタ領域)。 27・・・・n型領域、28・・・・n“型領域(エミ
ツ。 夕領域)、30・・・・P+型領域(n型領域32の一
部、ベース領域)、32・・・・n型領域、34゜38
・・・・絶縁領域、35.44・・・・基板(p型シリ
コン・ウェハ)、36・・・・PtSi領域、40・・
・・金属珪化物接点、42・・・・n+型領領域ソー巣
及びドレイン領域)、B・・・・ベース接点、E・・・
・エミッタ接点、C・・・・コレクタ接点、S・・・・
ソース接点、G・・・・ゲート接点、D・・・・ドレイ
ン接点。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗(外1名) 22−浅し・トープ令頁域
型又はp型)基板中に極めて浅いドープ領域を形成する
ための本発明の方法の処理工程を示す図、第2図はバイ
ポーラ・トランジスタに極めで浅いドープ領域を形成す
るために本発明の方法を用いた場合を示す図、第3図は
FETに極めて浅いドープ領域を形成するために本発明
の方法を用いた場合を示す図である。 10・・・・n型又はp型にドープされた単結晶シリコ
ン基板、12・・・・n型にドープされた多結晶、1.
っyM(ヵよ□1,3.□、14.’・デ・・金属層、
16・・・・金属珪化物層、18・・・・金属珪化物層
の界面、20・・・・雪かきされているドーパント、2
2・・・・浅いドープ領域、24・・・・Ti−W層、
26・・・・n++埋込層(コレクタ領域)。 27・・・・n型領域、28・・・・n“型領域(エミ
ツ。 夕領域)、30・・・・P+型領域(n型領域32の一
部、ベース領域)、32・・・・n型領域、34゜38
・・・・絶縁領域、35.44・・・・基板(p型シリ
コン・ウェハ)、36・・・・PtSi領域、40・・
・・金属珪化物接点、42・・・・n+型領領域ソー巣
及びドレイン領域)、B・・・・ベース接点、E・・・
・エミッタ接点、C・・・・コレクタ接点、S・・・・
ソース接点、G・・・・ゲート接点、D・・・・ドレイ
ン接点。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗(外1名) 22−浅し・トープ令頁域
Claims (1)
- 【特許請求の範囲】 基板中に極めて浅いドープ領域を形成するための方法に
於て、 1つの層が金属原子を含み、少くとも1つの層が上記基
板中にドーパントとして導入されて上記ドープ領域を形
成する元素を含み、700℃よりも低い温度で処理され
て金属化合物を形成することができる、少くとも2つの
層を上記基板の上面に付着して多層構造体を形成し、 上記多層構造体を700℃よりも低い温度で処理して上
記金属化合物を形成することにより、上記元素を放出し
且つ上記基板の方向に移動して上記ドーパントを上記基
板の方向に押出す界面を形成し、 上記ドーパントが上記基板の上面から300Åを超えな
い距離に押出される迄上記界面を上記基板の方向に移動
させるために充分な時間の間、上記処理を続けることを
含む、 ドープ領域の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62294984A | 1984-06-21 | 1984-06-21 | |
| US622949 | 1984-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS618916A true JPS618916A (ja) | 1986-01-16 |
| JPH0311089B2 JPH0311089B2 (ja) | 1991-02-15 |
Family
ID=24496165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064022A Granted JPS618916A (ja) | 1984-06-21 | 1985-03-29 | ド−プ領域の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0165547A3 (ja) |
| JP (1) | JPS618916A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422026A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Manufacture of semiconductor device |
| JPH01220824A (ja) * | 1988-02-29 | 1989-09-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0235720A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | Mos型半導体装置の製造方法 |
| JP2005123626A (ja) * | 2003-10-17 | 2005-05-12 | Interuniv Micro Electronica Centrum Vzw | 半導体の接続領域の接触抵抗を低減する方法 |
| JP2012124483A (ja) * | 2010-12-06 | 2012-06-28 | Imec | n型ゲルマニウム上への低抵抗コンタクトの作製方法 |
| JP2016026409A (ja) * | 2009-04-21 | 2016-02-12 | テトラサン インコーポレイテッド | 高効率太陽電池構造体および製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291932A (ja) * | 1988-09-28 | 1990-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4925812A (en) * | 1989-09-21 | 1990-05-15 | International Rectifier Corporation | Platinum diffusion process |
| US5571744A (en) * | 1993-08-27 | 1996-11-05 | National Semiconductor Corporation | Defect free CMOS process |
| US5453389A (en) * | 1993-08-27 | 1995-09-26 | National Semiconductor, Inc. | Defect-free bipolar process |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3869322A (en) * | 1973-10-15 | 1975-03-04 | Ibm | Automatic P-N junction formation during growth of a heterojunction |
| WO1983003029A1 (en) * | 1982-02-26 | 1983-09-01 | Western Electric Co | Diffusion of shallow regions |
| CA1198226A (en) * | 1982-06-01 | 1985-12-17 | Eliezer Kinsbron | Method for manufacturing a semiconductor device |
-
1985
- 1985-03-29 JP JP60064022A patent/JPS618916A/ja active Granted
- 1985-06-13 EP EP85107228A patent/EP0165547A3/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422026A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Manufacture of semiconductor device |
| JPH01220824A (ja) * | 1988-02-29 | 1989-09-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0235720A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | Mos型半導体装置の製造方法 |
| JP2005123626A (ja) * | 2003-10-17 | 2005-05-12 | Interuniv Micro Electronica Centrum Vzw | 半導体の接続領域の接触抵抗を低減する方法 |
| JP2016026409A (ja) * | 2009-04-21 | 2016-02-12 | テトラサン インコーポレイテッド | 高効率太陽電池構造体および製造方法 |
| JP2012124483A (ja) * | 2010-12-06 | 2012-06-28 | Imec | n型ゲルマニウム上への低抵抗コンタクトの作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0165547A3 (en) | 1987-08-26 |
| JPH0311089B2 (ja) | 1991-02-15 |
| EP0165547A2 (en) | 1985-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5217923A (en) | Method of fabricating a semiconductor device having silicided source/drain regions | |
| US6987050B2 (en) | Self-aligned silicide (salicide) process for low resistivity contacts to thin film silicon-on-insulator and bulk MOSFETS and for shallow junctions | |
| US6653700B2 (en) | Transistor structure and method of fabrication | |
| TWI257689B (en) | Method for improving transistor performance through reducing the salicide interface resistance | |
| CA1216962A (en) | Mos device processing | |
| US4692348A (en) | Low temperature shallow doping technique | |
| US5818100A (en) | Product resulting from selective deposition of polysilicon over single crystal silicon substrate | |
| US5760451A (en) | Raised source/drain with silicided contacts for semiconductor devices | |
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6329277B1 (en) | Method of forming cobalt silicide | |
| US4573064A (en) | GaAs/GaAlAs Heterojunction bipolar integrated circuit devices | |
| US6238986B1 (en) | Formation of junctions by diffusion from a doped film at silicidation | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| US5994191A (en) | Elevated source/drain salicide CMOS technology | |
| JPS63276267A (ja) | 半導体装置の製造方法 | |
| JPS5830162A (ja) | 電極の形成方法 | |
| US6909119B2 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| JPS618916A (ja) | ド−プ領域の形成方法 | |
| KR20010079759A (ko) | 수직형 소자용 후면 옴 접촉부의 저온 형성 방법 | |
| US6096599A (en) | Formation of junctions by diffusion from a doped film into and through a silicide during silicidation | |
| US6064077A (en) | Integrated circuit transistor | |
| US20050189651A1 (en) | Contact formation method and semiconductor device | |
| JPS61248470A (ja) | ▲iii▼―▲v▼族半導体デバイス | |
| US6169005B1 (en) | Formation of junctions by diffusion from a doped amorphous silicon film during silicidation | |
| JP3033526B2 (ja) | 半導体装置の製造方法 |