JPH03112169A - 半導体歪測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、物理的な歪みを電気信号に変換して出力す
る半導体歪み測定装置に関する。

［従来の技術］ 従来より、固体に加わる荷重もしくは力、または液体、
気体、などの流体の圧力などの機械量を検出して、電気
量に変換する機械−電気変換器が各種知られている。

そして、このような機械−電気変換器の１つとして半導
体歪ｌｐ１定装同装置り、近年のＩＣ技術の発展に伴い
、各種分野において広く採用されるようになってきてい
る。

ここで、この種の半導体歪み測定装置は、半導体単結晶
基板の圧力等の力に応じ歪みを生じる起歪領域に半導体
単結晶基板とは異なる導電型（Ｐ型またはＮ型）のピエ
ゾ抵抗素子を拡散形成した構造からなっている。そして
、この半導体歪み測定装置は、ピエゾ抵抗素子における
ピエゾ抵抗効果（応力に応じて抵抗値が変化する効果）
を利用することにより、半導体単結晶基板に発生した物
理的な歪みを電気信号に変換して出力することができる
。このように半導体歪み測定装置は、検出した歪みを直
接電気信号として出力でき、また装置全体を非常に小型
にすることが可能であることから、局部的な歪み測定や
圧力測定などの用途に広く普及し始めている。

例えば、自動車の分野においては、エンジン内での効率
的な燃焼制御のために、エンジン内の各部の圧力測定を
正確に行うことが非常に重要である。そして、半導体歪
み測定装置は、上述のように小型に形成できるため、こ
のような測定に非常に適していると考えられ、半導体歪
み測定器をエンジン内の各部の圧力測定に用いることが
提案されている。

［発明が解決しようとする課題］ しかし、従来の半導体歪み測定装置は、高温領域におい
て、測定精度が急激に低下してしまい、測定不能になる
という問題点があった。すなわち、従来の３１”４体歪
み測定装置は、装置の温度が２７５℃を越えると、異な
る導電型からなる半導体基板とピエゾ抵抗素子の間に無
視できない漏れ電流が発生し、測定不能になってしまう
。

一方、エンジン内部の圧力測定を行う場合、最も高温に
なる部分においては、測定装置が３００℃程度に達する
場合がある。そこで、この測定のためには、半導体歪み
測定装置が少なくとも３００℃以上、安定な測定を考え
ると３５０℃以上の高温領域まで測定可能であることが
要求される。

このため、従来の半導体歪み測定装置においては、装置
の温度が測定限界温度を越えないように冷却等の設備を
設けることが必要であった。しかし、冷却設備などを設
けると、装置が大型となり、また追加の配線配管等が必
要となり、配置の自由度が著しく制限されるという問題
点があった。

発明の目的 この発明は、上述のような問題点を解決するこさを課題
としてなされたものであり、その目的は、３５０℃以上
の高温環境においても安定した歪み測定が行える半導体
歪み測定装置を提供することにある。

Ｃ課題を解決するための手段］ 請求項（１）記載の発明は、半導体単結晶基板と、この
半導体単結晶基板上に形成され、半導体単結晶基板に発
生した物理的な歪を電気信号として出力するピエゾ抵抗
素子と、を含み、前記半導体単結晶基板及びピエゾ抵抗
素子を、いずれか−方をＰ型とし、他方をＮ型とし、前
記ピエゾ抵抗素子の表面不純物濃度Ｎ１と、前記半導体
単結晶基板の不純物濃度Ｎ２との比Ｎｉ　／Ｎ２を１０
２以上とするとともに、前記半導体単結晶基板とピエゾ
抵抗素子の接触しているＰＮ接合の面積Ａと、前記半導
体単結晶基板の不純物濃度Ｎ２との比Ａ／Ｎ２を５×１
０−２２ｃｍ５以下とすることを特徴とする 請求項（２）記載の発明は、前記ピエゾ抵抗素子の表面
不純物濃度Ｎｉを２．４×１０２０２０〜４×１０２０
２０の範囲とすることを特徴とする。

ここで、半導体単結晶基板は、例えば単結晶シリコンか
ら形成する。また、半導体単結晶をＮ型とした場合には
ピエゾ抵抗素子をＰ型、半導体単結晶をＰ型とした場合
にはピエゾ抵抗素子をＮ型とする。さらに、ピエゾ抵抗
素子は、半導体単結晶基板上に、不純物（Ｎ型ならリン
Ｐ％Ｐ型ならボロンＢ等）の拡散によって形成する。

［作用］ この発明に係る半導体歪み測定装置は、上述のような構
成を有しており、ピエゾ抵抗素子の物理的な歪みを電気
信号として出力する。この電気信号発生の原理は、ピエ
ゾ抵抗素子が歪みの有無に対して抵抗変化を生ずること
による。そして、半導体歪み測定装置は、このピエゾ抵
抗素子の抵抗値の変化を電気信号として出力する。例え
ば、ピエゾ抵抗素子に、外部より適当な電圧を印加し、
この状態で歪みが発生した時の出力電圧変化を測定する
ことにより、歪みを検出することが可能となる。

ここで、この発明に係る半導体歪み測定装置は、高温環
境における歪み測定の実現のために、導電型の異なる半
導体基板とピエゾ抵抗素子の作製条件を最適化している
。すなわち、半導体基板とピエゾ抵抗素子は、反対の導
電型を有する領域で形成されており、両者の間は、ＰＮ
接合によって絶縁分離されている。そして、これによっ
てピエゾ抵抗素子と基板との間で流れる電流を阻止して
いる。ところが、ＰＮ接合による絶縁分離は温度の上昇
に伴ない劣化し、漏れ電流が発生する。そして、この漏
れ電流が高温における測定値の誤差要因となる。そこで
、この発明においては、ＰＮ接合における漏れ電流を低
減することにより、高温においても誤差の少ないＮ１定
を可能としている。

例えば、歪みｎ１定器において、ピエゾ抵抗素子に電圧
を印加してここに測定電流１ｇを流す。この状態でピエ
ゾ抵抗素子と基板が完全に絶縁分離されていれば、ＰＮ
接合部分で漏れ電流が発生せず、誤差要因は生じない。

そして、室温付近においては、漏れ電流は［ｎＡ］程度
のオーダーであり、完全に絶縁分離されていると考えて
良い。

しかし、ＰＮ接合の漏れ電流は、大きな正の温度依存性
を持っている。そこで、このＰＮ接合における漏れ電流
について検討したところ、ＰＮ接合の漏れ電流１ｒは次
式のように表されることがわかった。

ｒ ・２ −ｎｓ　　・　（ｑ−Ｄｐ／Ｌｐ）　　　（Ａ／Ｎｄ）
、２ ＋ｎｌ　　・　（ｑ−Ｄｎ／Ｌｎ）　　　（Ａ／Ｎａ）
ここで、ｎｉは真性不純物濃度、ｑは電荷素置、Ｄは少
数キャリアの拡散係数、Ｌは少数キャリアの拡散長、Ｎ
は不純物（ドナー及びアクセプタ）の濃度、ＡはＰＮ接
合面積である。また、添字ｎは電子を示し、添字ｐは正
孔を示している。

そして、基板をＮ型、ピエゾ抵抗素子をＰ型として考え
れば、Ｎｄが基板についての不純物濃度、Ｎａがピエゾ
抵抗素子についての不純物濃度を表すことになる。

各パラメータの温度依存性について検討すると、最も温
度依存性の大きいパラメータは、真性不純物濃度ｎｉで
あり、温度上昇に対して指数関数的に増大する傾向を持
っている。そして、この真性不純物濃度ｎｉの温度依存
性は、材料に固有のものであり、半導体歪み測定装置の
作製プロセスでは制御することができないものである。

また、ｑは電荷素置であり、これに温度依存性はない。

さらに、Ｌ、Ｄはｎｉに比べて温度依存性は非常に小さ
く、またこれらＬＳＤは材料と作製プロセスに依存する
パラメータではあるが、材料が決まれば、その値がほぼ
決定されてしまうものである。従って、このＬ％Ｄも作
製プロセスにおいて容易に制御できないパラメータと考
えられる。

一方、不純物（ドナー及びアクセプタ）の濃度Ｎは、こ
れ自体に温度依存性はないが、作製プロセスにおいて容
易に制御できるパラメータである。

さらに、ＰＮ接合面積Ａも温度依存性はないが作製プロ
セスにおいて容易に制御できるものである。

このように、漏れ電流１’ｒの温度依存性は、真性不純
物濃度ｎｉの温度依存性に支配されていると考えられる
。しかし、この真性不純物濃度ｎｉの温度依存性を制御
することができない。

そこで、本発明においては、ＰＮ接合における漏れ電流
１ｒを低減するために、それ自体は温度依存性がない作
製プロセスにおいて制御可能なパラメータであるＮ、Ａ
に着目し、次のような改善を行っている。

まず、基板の不純物濃度Ｎｄ（Ｎ２）とピエゾ抵抗素子
の表面不純物濃度Ｎａ（Ｎｉ）比を大きくすることによ
り上述の式における第１項に対して第２項を無視できる
程度にまで小さな値とする。すなわち、Ｎａ／Ｎｄ≧１
０２の条件を設定することにより、第２項を実質的に省
略することを可能とする。

そこで、漏れ電流１ｒは次式で表されることとなる。

・２ Ｉ　　ｒ−ｎ　　ｌ　　　　争　　（ｑ　　争　Ｄｐ／
Ｌｐ）（Ａ／Ｎｄ） 次に、この第２項を省略した式において、（Ａ／Ｎｄ）
の項に管目し、漏れ電流を低減する条件を導き出した。

すなわち、 （Ａ／Ｎ　ｄ　）≦５×１０２０　　　［ｃｍ５］の範
囲２２ に設定することにより、ＰＮ接合の漏れ電流を従来に比
べ一桁以上低減することに成功した。

さらに、ピエゾ抵抗素子の表面不純物濃度Ｎａを２．４
×１０２０　〜４×１０２０２°の範囲に設定すれ０ ば、ピエゾ抵抗素子により構成されたブリッジ回路を定
電流源で駆動した場合におけるブリッジ出力の温度変化
特性を十分低減することができ、さらに高温における歪
み測定が可能となる。

［発明の効果］ 以上のように、この発明に係る半導体歪み測定装置によ
れば、ピエゾ抵抗素子と基板間のＰＮ接合を介して流れ
る漏れ電流を高温領域においても効果的に低減し、３５
０℃以上の高温領域においても、正確な歪み測定を行う
ことができる。

［実施例］ 以下、この発明の実施例について図面に基づいて説明す
る。

第１図は実施例の構成を示す断面図であり、第２図はそ
の平面図である。図において、基板１０は、単結晶シリ
コンから形成されている。そして、この基板１０の表面
には二酸化シリコンによる絶縁層１２が設けである。こ
の絶縁層１２は、表面保護膜としての機能を持っている
。

そして、半導体基板１０の上部表面には、不純物の拡散
によって形成されたピエゾ抵抗素子１４が基板と一体的
に形成されている。このピエゾ抵抗素子１４は、物理的
な歪みに対して、抵抗値が変化するため、ここに電流を
流通しておけば、歪みを電気信号として出力することが
できる。

この例においては、ピエゾ抵抗素子１４は、基板表面上
に正方形を描くように４本形成されており、この４本の
ピエゾ抵抗素子１４によりブリッジ回路を構成している
。また、４本のピエゾ抵抗素子の両端部に当る四隅には
アルミニウム電極１６が接続されている。すなわち、ア
ルミニウム電極１６は絶縁層１２を貫通し、ピエゾ抵抗
素子１４に直接接触している。このように、ピエゾ抵抗
素子（拡散層）１４をブリッジ回路とし、アルミニウム
電極１６を介して、外部より適当な電圧を印加すると、
この状態でピエゾ抵抗素子１４に歪みが発生した時のブ
リッジ出力変化を測定することにより、歪みを検出する
ことができる。

また、ピエゾ抵抗素子１４は基板の表面から不純物を拡
散することによって形成され、例えば第３図に示すよう
に基板１０の表面より２μｍ程度の深さの領域がピエゾ
抵抗素子１４とされる。

なお、通常の場合、ピエゾ抵抗素子１４の１つずつにつ
いては１にΩ程度に設定し、このピエゾ抵抗素子１４で
形成されたブリッジに３ｖ程度の電圧を印加する。また
、基板１０は不純物としてリンＰを１０〜１０１８ｃｍ
−３含むＮ型とし、ピ５ ニジ抵抗素子をボロンＢを１０２°ｃｍ−３拡散したＰ
型とすることができる。

実施例１ 第４図に実施例１として、この発明に係る半導体歪み測
定装置の温度特性を示す。この場合ＰＮ接合面積を１０
１０−４Ｃ、基板１０の不純物濃度を２Ｘ　１０１８ｃ
ｍ−３に設定している。このため、Ａ／Ｎｄは、５Ｘ　
１０”’　ｃｍ５となッテイる。

そして、この半導体歪み測定装置におけるピエゾ抵抗素
子１４の温度に対する抵抗の変化率は第４図（Ａ）に示
すように４００℃程度までは直線的に上昇する。そして
、４００℃を数１０℃越えた点において抵抗変化率が減
少に転する。この特性は、ＰＮ接合面における漏れ電流
１ｒの温度特性と関係しており、ピエゾ抵抗素子１４に
流れる測定電流１ｇに対して、ＰＮ接合の漏れ電流Ｉｒ
が無視できないオーダーに達すると、その影響で見掛は
上抵抗が減少するのである。そこで、この点（ピーク点
）以上の温度において、半導体歪み測定装置は、ピエゾ
抵抗素子の抵抗の変化を正確に検出することができなく
なり、ピーク点が使用限界温度に相当する。

第４図（Ｂ）における半導体歪み測定装置の感度変化率
で見た場合、ピーク点に達するまでの温度領域において
は、感度変化率の変化は微小である。しかし、ピーク点
に達すると感度が急激に低下している。このように感度
が急激に変化する温度が、使用限界温度であることが理
解される。

この実験結果により、実施例１の装置によれば、約４０
０℃まで安定した歪み測定が可能であることがわかる。

実施例２ 次に、第５図に、Ａ／Ｎｄをさらに小さくした実施例の
実験結果について示す。この実施例においては約４５０
℃まで安定した歪み測定が可能となっている。

すなわち、第５図（Ａ）に示す抵抗変化率のピーク点は
ほぼ４５０℃であり、第５図（Ｂ）に示す感度の変化率
も４５０℃まで安定している。

また、第６図にこの実施例２の装置における漏れ電流Ｉ
ｒの温度特性を示す。このように、実施例２によれば、
４５０℃の高温においても漏れ電流旨が１０’［Ａ］で
あり、測定電流Ｉｇ（３ｘ　１０−３［Ａ］　）程度に
対し、３％程度に抑制されていることが理解される。

次に、第６図には、Ａ／Ｎｄの値を変化させた時に、上
述のピーク温度（使用限界温度）がどのように変化する
かを調べた実験結果を示しである。

同図によれば、使用限界温度を３５０℃以上とするため
には、Ａ／Ｎｄの値として、５×１０−２２ｃｍ５以下
に設定することが必要であることがわかる。

さらに、ピエゾ抵抗素子１４の表面不純物濃度を２．４
×１０２０　〜４×１０２０２０ｃｍ−３の範囲に設０ 定すると、これで形成したブリッジ回路を定電流源で駆
動した場合における出力の温度依存性を効果的に抑制す
ることができる。

なお、上述の実施例においては、半導体歪み測定装置の
基板をＮ型、ピエゾ抵抗素子をＰ型とした場合について
説明したが、本発明はこれに限らず基板をＰ型、ピエゾ
抵抗素子をＮ型とした場合についても全く同様に適用す
ることができる。

【図面の簡単な説明】

第１図は、この発明に係る半導体歪み測定装置の一実施
例の正面断面図、 第２図は同実施例の平面図、 第３図は同実施例の深さ方向における不純物濃度を示す
特性図、 第４図（Ａ）、（Ｂ）は実施例１における温度と抵抗率
変化、感度変化の関係を示す特性図、第５図（Ａ）、（
Ｂ）は実施例２の温度に対する抵抗率変化、感度変化の
特性図、 第６図は実施例２の漏れ電流Ｉ「の温度依存性を示す特
性図、 第７図はＡ／Ｎｄに対する使用限界温度の関係を示す特
性図である。 １０　・・・　基板 １２　・・・　酸化シリコン １４　・・・　ピエゾ抵抗素子 １６　・・・　アルミ電極 １８　・・・　ＰＮ接合面

Claims (2)

【特許請求の範囲】
1. （１）半導体単結晶基板と、 この半導体単結晶基板上に形成され、半導体単結晶基板
   に発生した物理的な歪を電気信号として出力するピエゾ
   抵抗素子と、を含み、 前記半導体単結晶基板及びピエゾ抵抗素子を、いずれか
   一方をＰ型とし、他方をＮ型とし、前記ピエゾ抵抗素子
   の表面不純物濃度Ｎｉと、前記半導体単結晶基板の不純
   物濃度Ｎ２との比Ｎｉ／Ｎ２を１０＾２以上とするとと
   もに、前記半導体単結晶基板とピエゾ抵抗素子の接触し
   ているＰＮ接合の面積Ａと、前記半導体単結晶基板の不
   純物濃度Ｎ２との比Ａ／Ｎ２を５×１０＾−＾２＾２ｃ
   ｍ＾５以下とすることを特徴とする半導体歪測定装置。
2. （２）請求項（１）記載の装置において、 前記ピエゾ抵抗素子の表面不純物濃度Ｎ１を２．４×１
   ０＾２＾０〜４×１０＾２＾０の範囲とすることを特徴
   とする半導体歪測定装置。