JPH03112207A - プッシュプル出力回路 - Google Patents
プッシュプル出力回路Info
- Publication number
- JPH03112207A JPH03112207A JP1249076A JP24907689A JPH03112207A JP H03112207 A JPH03112207 A JP H03112207A JP 1249076 A JP1249076 A JP 1249076A JP 24907689 A JP24907689 A JP 24907689A JP H03112207 A JPH03112207 A JP H03112207A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- push
- transistor
- pull output
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体集積回路の出力回路に用いられるプッ
シュプル出力回路に関する。
シュプル出力回路に関する。
（従来の技術）
従来、大振幅特性、低歪み特性、大出力電流特性を必要
とする半導体集積回路の出力回路には、第７図あるいは
第８図に示すようなプッシュプル出力回路が用いられて
いる。
とする半導体集積回路の出力回路には、第７図あるいは
第８図に示すようなプッシュプル出力回路が用いられて
いる。
即ち、第７図のプッシュプル出力回路において、Ｖｅｃ
は電源電位、ＧＮＤは接地電位、ＰｌおよびＮ１はＶｃ
ｃ電位とＧＮＤとの間に直列に接続されてプッシュプル
出力段回路を形成しているＰチャネルＭＯＳトランジス
タおよびＮチャネルＭＯＳトランジスタ、ＯＵＴはＰチ
ャネルトランジスタＰ１およびＮチャネルトランジスタ
Ｎ１のドレイン相互に接続された出力端子、ＩＮは出力
制御信号入力端子である。
は電源電位、ＧＮＤは接地電位、ＰｌおよびＮ１はＶｃ
ｃ電位とＧＮＤとの間に直列に接続されてプッシュプル
出力段回路を形成しているＰチャネルＭＯＳトランジス
タおよびＮチャネルＭＯＳトランジスタ、ＯＵＴはＰチ
ャネルトランジスタＰ１およびＮチャネルトランジスタ
Ｎ１のドレイン相互に接続された出力端子、ＩＮは出力
制御信号入力端子である。
さらに、Ｖｃｃ電位とＧ Ｎ、Ｄとの間に、電流源回路
７］およびレベルシフト回路７２および出力制御用のＮ
チャネルＭＯＳトランジスタＮ２が直列に接続されてな
る。そして、この出力制御用のＮチャネルトランジスタ
Ｎ２のゲートは入力端子ＩＮに接続され、電流源回路７
１とレベルシフト回路７２との接続点ｅおよびレベルシ
フト回路７２と出力制御用のＮチャネルトランジスタＮ
２との接続点ｆが対応してプッシュプル出力段回路のＰ
チャネルトランジスタＰ１のゲートおよびＮチャネルト
ランジスタＮ２のゲートに接続されている。
７］およびレベルシフト回路７２および出力制御用のＮ
チャネルＭＯＳトランジスタＮ２が直列に接続されてな
る。そして、この出力制御用のＮチャネルトランジスタ
Ｎ２のゲートは入力端子ＩＮに接続され、電流源回路７
１とレベルシフト回路７２との接続点ｅおよびレベルシ
フト回路７２と出力制御用のＮチャネルトランジスタＮ
２との接続点ｆが対応してプッシュプル出力段回路のＰ
チャネルトランジスタＰ１のゲートおよびＮチャネルト
ランジスタＮ２のゲートに接続されている。
また、第８図のプッシュプル出力回路は、第７図のプッ
シュプル出力回路と比べて、レベルシフト回路７２が省
略され、Ｖｃｃ電位とＧＮＤとの間にＰチャネルＭＯＳ
トランジスタＰ２および第２の電流源回路８１が接続さ
れている点が異なる。
シュプル出力回路と比べて、レベルシフト回路７２が省
略され、Ｖｃｃ電位とＧＮＤとの間にＰチャネルＭＯＳ
トランジスタＰ２および第２の電流源回路８１が接続さ
れている点が異なる。
そして、出力制御用のＮチャネルトランジスタＮ２のゲ
ートは出力制御信号入力端子ＩＮに接続され、Ｐチャネ
ルトランジスタＰ２のゲート・ドレイン相互接続点ｇが
プッシュプル出力段回路のＰチャネルトランジスタＰ１
のゲートに接続され、第１の電流源回路７１と出力制御
用のＮチャネルトランジスタＮ２との接続点りがプッシ
ュプル出力段回路のＮチャネルトランジスタＮ１のゲー
トに接続されている。
ートは出力制御信号入力端子ＩＮに接続され、Ｐチャネ
ルトランジスタＰ２のゲート・ドレイン相互接続点ｇが
プッシュプル出力段回路のＰチャネルトランジスタＰ１
のゲートに接続され、第１の電流源回路７１と出力制御
用のＮチャネルトランジスタＮ２との接続点りがプッシ
ュプル出力段回路のＮチャネルトランジスタＮ１のゲー
トに接続されている。
しかし、第７図のプッシュプル出力回路は、レベルシフ
ト回路７２のレベルシフト量が固定であり、レベルシフ
ト量を制御することができないので、プッシュプル出力
段回路の２つのＭＯＳ）ランジスタＰ１、Ｎ１のバイア
ス電圧にはＶＣＣ電位の変動分に比例する変動が生じる
・。これにより、プッシュプル出力段回路に流れる無効
電流（静的電流、直流電流）が大きく変化し、消費電力
が大きくなり、特性も変化するので、使用電源電圧範囲
が狭くなるという問題がある。また、プッシュプル出力
段回路の２つのＭＯＳ）ランジスタＰ］、Ｎ１の閾値電
圧などのばらつきによっても、プッシュプル出力段回路
に流れる無効電流が大きく変化し、これを避けようとす
ると、プロセス制御が厳しくなるか、歩留りが低下する
という問題がある。
ト回路７２のレベルシフト量が固定であり、レベルシフ
ト量を制御することができないので、プッシュプル出力
段回路の２つのＭＯＳ）ランジスタＰ１、Ｎ１のバイア
ス電圧にはＶＣＣ電位の変動分に比例する変動が生じる
・。これにより、プッシュプル出力段回路に流れる無効
電流（静的電流、直流電流）が大きく変化し、消費電力
が大きくなり、特性も変化するので、使用電源電圧範囲
が狭くなるという問題がある。また、プッシュプル出力
段回路の２つのＭＯＳ）ランジスタＰ］、Ｎ１の閾値電
圧などのばらつきによっても、プッシュプル出力段回路
に流れる無効電流が大きく変化し、これを避けようとす
ると、プロセス制御が厳しくなるか、歩留りが低下する
という問題がある。
また、第８図のプッシュプル出力回路は、Ｐチャネルト
ランジスタＰ２とプッシュプル出力回路のＰチャネルト
ランジスタＰ１とがカレントミラー接続されており、プ
ッシュプル出力段回路のＰチャネルトランジスタＰ１は
、ＰチャネルトランジスタＰ２のゲートから常に一定の
固定バイアスがゲートに与えられ、常に一定の電流を流
している。これにより、出力電流がプッシュプル出力段
回路のＰチャネルトランジスタＰ１の定電流により制限
されてしまい、大出力電流を必要とする場合に無負荷時
の無効電流を大きく設定する必要が生じるので、消費電
力が大きくなるという問題がある。
ランジスタＰ２とプッシュプル出力回路のＰチャネルト
ランジスタＰ１とがカレントミラー接続されており、プ
ッシュプル出力段回路のＰチャネルトランジスタＰ１は
、ＰチャネルトランジスタＰ２のゲートから常に一定の
固定バイアスがゲートに与えられ、常に一定の電流を流
している。これにより、出力電流がプッシュプル出力段
回路のＰチャネルトランジスタＰ１の定電流により制限
されてしまい、大出力電流を必要とする場合に無負荷時
の無効電流を大きく設定する必要が生じるので、消費電
力が大きくなるという問題がある。
（発明か解決しようとする課題）
上記したように従来のプッシュプル出力回路は、プッシ
ュプル出力段回路のトランジスタのバイアス電圧に電源
電圧の変動分に比例する変動が生じ、プッシュプル出力
段回路に流れる無効電流が大きく変化し、消費電力が大
きくなり、特性も変化し、使用電源電圧範囲が狭くなる
という問題がある。また、プッシュプル出力段回路のト
ランジスタの閾値電圧などのばらつきによっても、プッ
シュプル出力段回路に流れる無効電流が太き（変化し、
これを避けようとすると、プロセス制御が厳しくなるか
、歩留りが低下するという問題がある。
ュプル出力段回路のトランジスタのバイアス電圧に電源
電圧の変動分に比例する変動が生じ、プッシュプル出力
段回路に流れる無効電流が大きく変化し、消費電力が大
きくなり、特性も変化し、使用電源電圧範囲が狭くなる
という問題がある。また、プッシュプル出力段回路のト
ランジスタの閾値電圧などのばらつきによっても、プッ
シュプル出力段回路に流れる無効電流が太き（変化し、
これを避けようとすると、プロセス制御が厳しくなるか
、歩留りが低下するという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、大振幅特性、低歪み特性、大出力電流特性を
持ちながら、電源電圧、トランジスタのばらつきに対し
て一定で比較的少ない無効電流を持つプッシュプル出力
回路を提供することにある。
の目的は、大振幅特性、低歪み特性、大出力電流特性を
持ちながら、電源電圧、トランジスタのばらつきに対し
て一定で比較的少ない無効電流を持つプッシュプル出力
回路を提供することにある。
［発明の構成］
（課問題を解決するための手段）
本発明は、電源電位と接地電位との間に直列に接続され
、所定の無効電流を流す２つのトランジスタを有するプ
ッシュプル出力段回路と、同じく上記電源電位と接地電
位との間に直列に接続された第１の電流源回路および可
変レベルシフト回路および出力制御用トランジスタとを
有し、上記第１の電流源回路と可変レベルシフト回路と
の接続点電位および可変レベルシフト回路と出力制御用
トランジスタとの接続点電位が対応して上記プッシュプ
ル出力段回路の２つのトランジスタの各制御電極に与え
られるプッシュプル出力回路において、上記プッシュプ
ル出力段回路の２つのトランジスタにそれぞれ流れる無
効電流をそれぞれ検出し、この検出結果に応じて上記可
変レベルシフト回路のレベルシフト量を制御して上記無
効電流を常に一定とするように制御する制御信号発生回
路をさらに具備することを特徴とする。
、所定の無効電流を流す２つのトランジスタを有するプ
ッシュプル出力段回路と、同じく上記電源電位と接地電
位との間に直列に接続された第１の電流源回路および可
変レベルシフト回路および出力制御用トランジスタとを
有し、上記第１の電流源回路と可変レベルシフト回路と
の接続点電位および可変レベルシフト回路と出力制御用
トランジスタとの接続点電位が対応して上記プッシュプ
ル出力段回路の２つのトランジスタの各制御電極に与え
られるプッシュプル出力回路において、上記プッシュプ
ル出力段回路の２つのトランジスタにそれぞれ流れる無
効電流をそれぞれ検出し、この検出結果に応じて上記可
変レベルシフト回路のレベルシフト量を制御して上記無
効電流を常に一定とするように制御する制御信号発生回
路をさらに具備することを特徴とする。
（作 用）
プッシュプル出力段回路の２つのトランジスタに流れる
無効電流が制御信号発生回路で検出され、この検出結果
に応じて上記２つのトランジスタのそれぞれのゲートバ
イアス電位が一定となるように可変レベルシフト回路の
レベルシフト量が制御されることにより、プッシュプル
出力段回路の２つのトランジスタに流れる無効電流が常
に一定となるように制御される。
無効電流が制御信号発生回路で検出され、この検出結果
に応じて上記２つのトランジスタのそれぞれのゲートバ
イアス電位が一定となるように可変レベルシフト回路の
レベルシフト量が制御されることにより、プッシュプル
出力段回路の２つのトランジスタに流れる無効電流が常
に一定となるように制御される。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、大振幅特性、低歪み特性、大出力電流特性を
必要とする半導体集積回路の出力回路に用いられたＣＭ
ＯＳ構成のプッシュプル出力口・路を示している。この
プッシュプル出力回路においでは、電源電位ＶＣＣと接
地電位ＧＮＤとの間に直列に接続され、所定の無効電流
を流すＰチャネルＭＯＳトランジスタＰ１とＮチャネル
ＭＯＳトランジスタＮ］を有するプッシュプル出力段回
路と、同じ＜Ｖｃｃ電位とＧＮＤとの間に直列に接続さ
れた第１の電流源回路１１および可変レベルシフト回路
１２および出力制御用のＮチャネルＭＯＳトランジスタ
Ｎ２とを有する。そして、第１の電流源回路１１と可変
レベルシフト回路１２との接続点ａ電位および可変レベ
ルシフト回路１２と出力制御用トランジスタＮ２との接
続点電位す、が対応してプッシュプル出力段回路の２つ
のトランジスタＰ１およびＮ１の各制御、電極（ゲート
）に与えられている。
必要とする半導体集積回路の出力回路に用いられたＣＭ
ＯＳ構成のプッシュプル出力口・路を示している。この
プッシュプル出力回路においでは、電源電位ＶＣＣと接
地電位ＧＮＤとの間に直列に接続され、所定の無効電流
を流すＰチャネルＭＯＳトランジスタＰ１とＮチャネル
ＭＯＳトランジスタＮ］を有するプッシュプル出力段回
路と、同じ＜Ｖｃｃ電位とＧＮＤとの間に直列に接続さ
れた第１の電流源回路１１および可変レベルシフト回路
１２および出力制御用のＮチャネルＭＯＳトランジスタ
Ｎ２とを有する。そして、第１の電流源回路１１と可変
レベルシフト回路１２との接続点ａ電位および可変レベ
ルシフト回路１２と出力制御用トランジスタＮ２との接
続点電位す、が対応してプッシュプル出力段回路の２つ
のトランジスタＰ１およびＮ１の各制御、電極（ゲート
）に与えられている。
また、プッシュプル出力段回路の２つのトランジスタＰ
１およびＮ１にそれぞれ流れる無効電流に応じて可変レ
ベルシフト回路１２のレベルシフト量を制御して上記無
効電流を常に一定とするように制御する制御信号発生回
路１３がさらに付加されている。なお、１４および１５
は、プッシュプル出力段回路の２つのトランジスタＰ１
およびＮ１にそれぞれ流れる無効電流をそれぞれ検出す
るための回路であるが、制御信号発生回路１３に含まれ
る。
１およびＮ１にそれぞれ流れる無効電流に応じて可変レ
ベルシフト回路１２のレベルシフト量を制御して上記無
効電流を常に一定とするように制御する制御信号発生回
路１３がさらに付加されている。なお、１４および１５
は、プッシュプル出力段回路の２つのトランジスタＰ１
およびＮ１にそれぞれ流れる無効電流をそれぞれ検出す
るための回路であるが、制御信号発生回路１３に含まれ
る。
０
第２図は、第１図のプッシュプル出力回路の一具体例を
示しており、第１図中と同一部分には第１図中と同一符
号を付している。即ち、可変レベルシフト回路１２は、
ＰチャネルＭＯＳトランジスタＰ３とＮチャネルＭＯＳ
トランジスタＮ３とが並列に接続された可変抵抗からな
り、第１の電流源回路１１からの電流により生じる電圧
降下によりレベルシフトを行う。また、制御信号発生回
路１３は、ＶＣＣ電位とＧＮＤとの間に、ＰチャネルＭ
Ｏ５）ランジスタＰ４および第２の電流源回路１６が直
列に接続されると共に、第３の電流源回路１７およびＮ
チャネルＭＯ８＋−ランジスタＮ４が直列に接続されて
いる。
示しており、第１図中と同一部分には第１図中と同一符
号を付している。即ち、可変レベルシフト回路１２は、
ＰチャネルＭＯＳトランジスタＰ３とＮチャネルＭＯＳ
トランジスタＮ３とが並列に接続された可変抵抗からな
り、第１の電流源回路１１からの電流により生じる電圧
降下によりレベルシフトを行う。また、制御信号発生回
路１３は、ＶＣＣ電位とＧＮＤとの間に、ＰチャネルＭ
Ｏ５）ランジスタＰ４および第２の電流源回路１６が直
列に接続されると共に、第３の電流源回路１７およびＮ
チャネルＭＯ８＋−ランジスタＮ４が直列に接続されて
いる。
そして、ＰチャネルトランジスタＰ４のゲートが接続点
ａ（プッシュプル出力段回路のＰチャネルトランジスタ
Ｐ１のゲート）に接続され、Ｎチャ・ネルトランジスタ
Ｎ４のゲートが接続点ｂ（プッシュプル出力段回路のＮ
チャネルトランジスタＮ１のゲート）に接続されている
。さらに、ＰチャネルトランジスタＰ４と第２の電流源
回路１６１ との接続点（バイアス点Ｃ）および第３の電流源回路１
７とＮチャネルトランジスタＮ４との接続点（バイアス
点ｄ）が対応して前記可変レベルシフト回路１２のＰチ
ャネルトランジスタＰ３のゲートおよびＮチャネルトラ
ンジスタＮ３のゲートに接続されている。
ａ（プッシュプル出力段回路のＰチャネルトランジスタ
Ｐ１のゲート）に接続され、Ｎチャ・ネルトランジスタ
Ｎ４のゲートが接続点ｂ（プッシュプル出力段回路のＮ
チャネルトランジスタＮ１のゲート）に接続されている
。さらに、ＰチャネルトランジスタＰ４と第２の電流源
回路１６１ との接続点（バイアス点Ｃ）および第３の電流源回路１
７とＮチャネルトランジスタＮ４との接続点（バイアス
点ｄ）が対応して前記可変レベルシフト回路１２のＰチ
ャネルトランジスタＰ３のゲートおよびＮチャネルトラ
ンジスタＮ３のゲートに接続されている。
次に、上記プッシュプル出力回路の動作の概要を説明す
る。プッシュプル出力段回路の２つのトランジスタＰ１
およびＮ１に流れる無効電流が制御信号発生回路１３で
検出され、この検出結果に応じて上記２つのトランジス
タＰ１およびＮ１のそれぞれのゲートバイアス電位が一
定となるように可変レベルシフト回路１２のレベルシフ
ト量が制御されることにより、プッシュプル出力段回路
の２つのトランジスタＰ１およびＮ１に流れる無効電流
が常に一定となるように制御される。
る。プッシュプル出力段回路の２つのトランジスタＰ１
およびＮ１に流れる無効電流が制御信号発生回路１３で
検出され、この検出結果に応じて上記２つのトランジス
タＰ１およびＮ１のそれぞれのゲートバイアス電位が一
定となるように可変レベルシフト回路１２のレベルシフ
ト量が制御されることにより、プッシュプル出力段回路
の２つのトランジスタＰ１およびＮ１に流れる無効電流
が常に一定となるように制御される。
次に、上記プッシュプル出力回路の動作について、第３
図乃至第６図を参照しながら詳細に説明する。第２の電
流源回路１６、第３の電流源回路１７には、それぞれ等
しい電流が流れるものとす２ る。いま、出力端子ＯＵＴが無負荷状態の時には、プッ
シュプル出力段回路の２つのトランジスタＰ１およびＮ
１に流れる電流は等しい。この電流が制御信号発生回路
１３により検出され、その電流値に対応する制御信号が
発生し、この制御信号により可変レベルシフト回路１２
のレベルシフト量が制御される。即ち、電源電圧の変動
により、トランジスタＮ１の電流が減少すると、このト
ランジスタＮ１のゲート・ソース間電圧が変化し、この
トランジスタＮ１と同じゲート・ソース間電圧が印加さ
れているトランジスタＮ４の電流が減少し、このトラン
ジスタＮ４の電流と第３の電流源回路１７の電流とが比
較され、トランジスタＮ４のドレイン（バイアス点ｄ）
電位が上昇し、可変レベ・ルシフト回路１２のＮチャネ
ルトランジスタＮ３の抵抗が低下し、バイアス点すの電
位が上昇′し、トランジスタＮ１の電流を増大させるよ
うに補正する。
図乃至第６図を参照しながら詳細に説明する。第２の電
流源回路１６、第３の電流源回路１７には、それぞれ等
しい電流が流れるものとす２ る。いま、出力端子ＯＵＴが無負荷状態の時には、プッ
シュプル出力段回路の２つのトランジスタＰ１およびＮ
１に流れる電流は等しい。この電流が制御信号発生回路
１３により検出され、その電流値に対応する制御信号が
発生し、この制御信号により可変レベルシフト回路１２
のレベルシフト量が制御される。即ち、電源電圧の変動
により、トランジスタＮ１の電流が減少すると、このト
ランジスタＮ１のゲート・ソース間電圧が変化し、この
トランジスタＮ１と同じゲート・ソース間電圧が印加さ
れているトランジスタＮ４の電流が減少し、このトラン
ジスタＮ４の電流と第３の電流源回路１７の電流とが比
較され、トランジスタＮ４のドレイン（バイアス点ｄ）
電位が上昇し、可変レベ・ルシフト回路１２のＮチャネ
ルトランジスタＮ３の抵抗が低下し、バイアス点すの電
位が上昇′し、トランジスタＮ１の電流を増大させるよ
うに補正する。
上記とは逆に、トランジスタＮ１の電流が増大すると、
このトランジスタＮ４の電流が増大し、３ そのド・レイン（バイアス点ｄ）電位が低下し、可変レ
ベルシフト回路１２のＮチャネルトランジスタＮ３の抵
抗が増加し、バイアス点すの電位が低下し、トランジス
タＮ１の電流を減少させるように補正する。同様に、ト
ランジスタＰ１の電流の増減に応じてそのゲート・ソー
ス間電圧が変化し、このトランジスタＰ１と同じゲート
・ソース間電圧が印加されているトランジスタＰ４の電
流が変化し、このトランジスタＰ４の電流と第２の電流
源回路１６の電流とが比較され、トランジスタＰ４のド
レイン（バイアス点Ｃ）電位が変化し、可変レベルシフ
ト回路１２のＰチャネルトランジスタＰ３の抵抗が変化
し、°バイアス点ａの電位が変化し、トランジスタＰ１
の電流を補正するように動作する。ここで、プッシュプ
ル出力段回路の２つのトランジスタＰ１およびＮ１は、
相補的な特性を持ち、第３図に示すように、ゲート・ソ
ース間電圧Ｖ Ｇ ’Ｓが増加すると、ドレイン電流は
２乗特性にしたがって増加する。そこで、プッシュプル
出力段回路の２つのトランジスタＰ１および４ Ｎ１に流れる電流値が増大するのと同様に可変レベルシ
フト回路１２のレベルシフト量が増大するように設定す
ると、プッシュプル出力段回路の２つのトランジスタＰ
１およびＮ１に流れる電流値が増大するのに応じてそれ
ぞれのゲート・ソース間電圧ＶＧＳが減少するので、こ
の２つのトランジスタＰ１およびＮ１に流れる電流値が
一定となるように動作する。
このトランジスタＮ４の電流が増大し、３ そのド・レイン（バイアス点ｄ）電位が低下し、可変レ
ベルシフト回路１２のＮチャネルトランジスタＮ３の抵
抗が増加し、バイアス点すの電位が低下し、トランジス
タＮ１の電流を減少させるように補正する。同様に、ト
ランジスタＰ１の電流の増減に応じてそのゲート・ソー
ス間電圧が変化し、このトランジスタＰ１と同じゲート
・ソース間電圧が印加されているトランジスタＰ４の電
流が変化し、このトランジスタＰ４の電流と第２の電流
源回路１６の電流とが比較され、トランジスタＰ４のド
レイン（バイアス点Ｃ）電位が変化し、可変レベルシフ
ト回路１２のＰチャネルトランジスタＰ３の抵抗が変化
し、°バイアス点ａの電位が変化し、トランジスタＰ１
の電流を補正するように動作する。ここで、プッシュプ
ル出力段回路の２つのトランジスタＰ１およびＮ１は、
相補的な特性を持ち、第３図に示すように、ゲート・ソ
ース間電圧Ｖ Ｇ ’Ｓが増加すると、ドレイン電流は
２乗特性にしたがって増加する。そこで、プッシュプル
出力段回路の２つのトランジスタＰ１および４ Ｎ１に流れる電流値が増大するのと同様に可変レベルシ
フト回路１２のレベルシフト量が増大するように設定す
ると、プッシュプル出力段回路の２つのトランジスタＰ
１およびＮ１に流れる電流値が増大するのに応じてそれ
ぞれのゲート・ソース間電圧ＶＧＳが減少するので、こ
の２つのトランジスタＰ１およびＮ１に流れる電流値が
一定となるように動作する。
一方、出力端子ＯＵＴに負荷が接続された状態の時には
、出力端子ＯＵＴに電流が流れるので、プッシュプル出
力段回路の２つのトランジスタＰ１およびＮ１に流れる
電流値に差か生じる。しかし、制御信号発生回路１３の
特性として、第４図に示すように、上記２つのトランジ
スタＰ１およびＮ１のうちの電流値が小さい方のトラン
ジスタの電流だけを検出して制御信号を出力するような
特性を持たせておけば、この制御信号により制御される
可変レベルシフト回路１２のレベルシフト量が大きくな
り過ぎることはなく、出力電流を流す方のトランジスタ
のゲート・ソース間電圧５ ＶａＳは十分大きくなり、比較的大きな出力電流が得ら
れる。
、出力端子ＯＵＴに電流が流れるので、プッシュプル出
力段回路の２つのトランジスタＰ１およびＮ１に流れる
電流値に差か生じる。しかし、制御信号発生回路１３の
特性として、第４図に示すように、上記２つのトランジ
スタＰ１およびＮ１のうちの電流値が小さい方のトラン
ジスタの電流だけを検出して制御信号を出力するような
特性を持たせておけば、この制御信号により制御される
可変レベルシフト回路１２のレベルシフト量が大きくな
り過ぎることはなく、出力電流を流す方のトランジスタ
のゲート・ソース間電圧５ ＶａＳは十分大きくなり、比較的大きな出力電流が得ら
れる。
即ち、例えば出力端子０１Ｕ Ｔから電流が流れだす場
合、トランジスタＰ１の電流はトランジスタＮ１の電流
よりも大きくなる。トランジスタＰ１の電流の増加にと
もないトランジスタＰ４の電流も増加しようとするため
、バイアス点Ｃの電位（制御信号出力）が上昇し、ある
レベル以上になると、可変レベルシフト回路１２のＰチ
ャネルトランジスタＰ３をオフさせ、制御信号出力に影
響されなくなる。つまり、トランジスタＰ１の電流の影
響を受けない。しかし、トランジスタＮ１の電流と同じ
電流がトランジスタＮ４に流れ、ノくイアス点ｄの電位
が制御されるため、トランジスタＮ１に流れる無効電流
は変化しない。上記とは逆に、出力端子ＯＵＴに電流が
流れ込む場合も同様である。
合、トランジスタＰ１の電流はトランジスタＮ１の電流
よりも大きくなる。トランジスタＰ１の電流の増加にと
もないトランジスタＰ４の電流も増加しようとするため
、バイアス点Ｃの電位（制御信号出力）が上昇し、ある
レベル以上になると、可変レベルシフト回路１２のＰチ
ャネルトランジスタＰ３をオフさせ、制御信号出力に影
響されなくなる。つまり、トランジスタＰ１の電流の影
響を受けない。しかし、トランジスタＮ１の電流と同じ
電流がトランジスタＮ４に流れ、ノくイアス点ｄの電位
が制御されるため、トランジスタＮ１に流れる無効電流
は変化しない。上記とは逆に、出力端子ＯＵＴに電流が
流れ込む場合も同様である。
第５図中の特性Ａは、第２図のプッシュプル出力回路に
おけるトランジスタＰ１のノくイアスミ圧ＶａＳの電源
電圧依存性を示しており、対比のた ６ めに、従来例（第７図）のプッシュプル出力回路におけ
るトランジスタＰ１のバイアス電圧ＶＧＳの電源電圧依
存性をＡ’ 、Ａ’により示している。
おけるトランジスタＰ１のノくイアスミ圧ＶａＳの電源
電圧依存性を示しており、対比のた ６ めに、従来例（第７図）のプッシュプル出力回路におけ
るトランジスタＰ１のバイアス電圧ＶＧＳの電源電圧依
存性をＡ’ 、Ａ’により示している。
第６図中の特性Ｂは、第２図のプッシュプル出力回路に
おけるトランジスタＰ１の無効電流■１の電源電圧依存
性を示しており、対比のために、従来例（第７図）のプ
ッシュプル出力回路におけるトランジスタＰ１の無効電
流Ｉｌの電源電圧依存性をＢ’ Ｂ’により示して
いる。
おけるトランジスタＰ１の無効電流■１の電源電圧依存
性を示しており、対比のために、従来例（第７図）のプ
ッシュプル出力回路におけるトランジスタＰ１の無効電
流Ｉｌの電源電圧依存性をＢ’ Ｂ’により示して
いる。
第５図中の特性Ａの傾きおよび第６図中の特性Ｂの傾き
は、第２図のプッシュプル出力回路中の電流源回路１１
．１６．１７の電流変動分とトランジスタＰ１のドレイ
ン・ソース間電圧変動分を示している。
は、第２図のプッシュプル出力回路中の電流源回路１１
．１６．１７の電流変動分とトランジスタＰ１のドレイ
ン・ソース間電圧変動分を示している。
これに対して、従来例（第７図）のプッシュプル出力回
路においては、レベルシフト回路７２のレベルシフト量
が固定であるので、特性Ａ′に示すように、トランジス
タＰ１のバイアス電圧ｖＧｓが電源電圧Ｖｃｃに比例し
ており、このバイアス電圧Ｖ６ｓがトランジスタＰ１の
閾値電圧７ ｖｔｈ以上になると、第６図中の特性Ｂ′に示すように
、トランジスタＰ１の無効電流■１は２乗特性を示す。
路においては、レベルシフト回路７２のレベルシフト量
が固定であるので、特性Ａ′に示すように、トランジス
タＰ１のバイアス電圧ｖＧｓが電源電圧Ｖｃｃに比例し
ており、このバイアス電圧Ｖ６ｓがトランジスタＰ１の
閾値電圧７ ｖｔｈ以上になると、第６図中の特性Ｂ′に示すように
、トランジスタＰ１の無効電流■１は２乗特性を示す。
なお、第５図中の特性Ａ′は、Ｐチャネルトランジスタ
Ｐ１の閾値電圧ｖｔｈが変化した場合であって閾値電圧
Ｖｔｈを基準としてＰチャネルトランジスタＰ１のバイ
アス電圧Ｖ。Ｓを示した場合であり、この場合の無効電
流■１は、第６図中の特性Ｂ′に示すよう１４大幅に変
化している。
Ｐ１の閾値電圧ｖｔｈが変化した場合であって閾値電圧
Ｖｔｈを基準としてＰチャネルトランジスタＰ１のバイ
アス電圧Ｖ。Ｓを示した場合であり、この場合の無効電
流■１は、第６図中の特性Ｂ′に示すよう１４大幅に変
化している。
即ち、上記第５図および第６図に示した特性から、プッ
シュプル出力段回路のＰチャネルトランジスタＰ１の閾
値電圧ｖｔｈが変化しても、同一チップ上に形成されて
いる制御信号発生回路１３のＰチャネルトランジスタＰ
４の閾値電圧ｖｔｈが同様に変化するので、可変レベル
シフト回路１２のＰチャネルトランジスタＰ３のゲート
・ソース間電圧は変動せず、バイアス点ａの電圧は変動
しないことが分る。
シュプル出力段回路のＰチャネルトランジスタＰ１の閾
値電圧ｖｔｈが変化しても、同一チップ上に形成されて
いる制御信号発生回路１３のＰチャネルトランジスタＰ
４の閾値電圧ｖｔｈが同様に変化するので、可変レベル
シフト回路１２のＰチャネルトランジスタＰ３のゲート
・ソース間電圧は変動せず、バイアス点ａの電圧は変動
しないことが分る。
なお、上記実施例のプッシュプル出力回路に発振防止回
路を付加してもよく、また、プッシュプ８ 小出力段回路の２つのトランジスタＰ１およびＮ１に対
する電流検出感度を高くするために、Ｐチャネルトラン
ジスタＰ４お″よびＮチャネルトランジスタＮ４のサイ
ズを例えば２倍のするなどの変更を行ってもよい。
路を付加してもよく、また、プッシュプ８ 小出力段回路の２つのトランジスタＰ１およびＮ１に対
する電流検出感度を高くするために、Ｐチャネルトラン
ジスタＰ４お″よびＮチャネルトランジスタＮ４のサイ
ズを例えば２倍のするなどの変更を行ってもよい。
また、上記実施例では、トランジスタとしてＭＯ５＋−
ランジスタを使用しているが、ＭＯ８゛トランジスタ以
外のバイポー゛ラトランジスタ等の他の能動素子を使用
した場合にも、上記実施例に準じて実施すれば上記実施
例とほぼ同様の効果が得られる。
ランジスタを使用しているが、ＭＯ８゛トランジスタ以
外のバイポー゛ラトランジスタ等の他の能動素子を使用
した場合にも、上記実施例に準じて実施すれば上記実施
例とほぼ同様の効果が得られる。
［発明の効果］
上述したように本発明のプッシュプル出力回路によれば
、大振幅特性、低歪み特性、大出力電流特性を持ちなが
ら、電源電圧、トランジスタのばらつきに対して一定で
比較的少ない無効電流を持つようになる。
、大振幅特性、低歪み特性、大出力電流特性を持ちなが
ら、電源電圧、トランジスタのばらつきに対して一定で
比較的少ない無効電流を持つようになる。
第１図は本発明のプッシュプル出力回路の一実施例を示
す構成説明図、第２図は第１図のプツシ９ ュプル出力回路の一具体例を示す回路図、第３図は第２
図中のプッシュプル出力段回路のトランジスタのゲート
・ソース間電圧ＶＣＳ対ドレイン電流特性を示す図、第
４図は第２図中のプッシュプル出力段回路のトランジス
タの無効電流値と制御信号発生回路の制御信号との関係
を示す特性図、第５図は第２図および第７図のプッシュ
プル出力回路におけるトランジスタＰ１のバイアス電圧
ｖＧｓの電源電圧依存性を示す図、第６図は第２図およ
び第７図のプッシュプル出力回路におけるトランジスタ
Ｐ１の無効電流の電源電圧依存性を示す図、第７図およ
び第８図はそれぞれ従来のプッシュプル出力回路を示す
回路図である。 ＰＩ、Ｎｌ・・・プッシュプル出力段回路のトランジス
タ、Ｎ２・・・出力制御用トランジスタ、Ｐ３゜Ｎ３・
・・可変レベルシフト用トランジスタ、Ｐ４゜Ｎ４・・
・制御信号発生用トランジスタ、１１・・・第１の電流
源回路、１２・・・可変レベルシフト回路、１３・・・
制御信号発生回路、１６・・・第２の電流源回路、１７
・・・第３の電流源回路。 ０ 第 ５ 図 第 図 第 図 第 図
す構成説明図、第２図は第１図のプツシ９ ュプル出力回路の一具体例を示す回路図、第３図は第２
図中のプッシュプル出力段回路のトランジスタのゲート
・ソース間電圧ＶＣＳ対ドレイン電流特性を示す図、第
４図は第２図中のプッシュプル出力段回路のトランジス
タの無効電流値と制御信号発生回路の制御信号との関係
を示す特性図、第５図は第２図および第７図のプッシュ
プル出力回路におけるトランジスタＰ１のバイアス電圧
ｖＧｓの電源電圧依存性を示す図、第６図は第２図およ
び第７図のプッシュプル出力回路におけるトランジスタ
Ｐ１の無効電流の電源電圧依存性を示す図、第７図およ
び第８図はそれぞれ従来のプッシュプル出力回路を示す
回路図である。 ＰＩ、Ｎｌ・・・プッシュプル出力段回路のトランジス
タ、Ｎ２・・・出力制御用トランジスタ、Ｐ３゜Ｎ３・
・・可変レベルシフト用トランジスタ、Ｐ４゜Ｎ４・・
・制御信号発生用トランジスタ、１１・・・第１の電流
源回路、１２・・・可変レベルシフト回路、１３・・・
制御信号発生回路、１６・・・第２の電流源回路、１７
・・・第３の電流源回路。 ０ 第 ５ 図 第 図 第 図 第 図
Claims (2)
- （１）電源電位と接地電位との間に直列に接続され、所
定の無効電流を流す２つのトランジスタを有するプッシ
ュプル出力段回路と、同じく前記電源電位と接地電位と
の間に直列に接続された第１の電流源回路および可変レ
ベルシフト回路および出力制御用トランジスタとを有し
、前記第１の電流源回路と可変レベルシフト回路との接
続点電位および可変レベルシフト回路と出力制御用トラ
ンジスタとの接続点電位が対応して前記プッシュプル出
力段回路の２つのトランジスタの各制御電極に与えられ
るプッシュプル出力回路において、前記プッシュプル出
力段回路の２つのトランジスタにそれぞれ流れる無効電
流をそれぞれ検出し、このこの検出結果に応じて前記可
変レベルシフト回路のレベルシフト量を制御して前記無
効電流を常に一定とするように制御する制御信号発生回
路を具備することを特徴とするプッシュプル出力回路。 - （２）前記プッシュプル出力段回路の２つのトランジス
タは、ＰチャネルＭＯＳトランジスタＰ１およびＮチャ
ネルＭＯＳトランジスタＮ１であり、前記可変レベルシ
フト回路は、ＰチャネルＭＯＳトランジスタＰ３とＮチ
ャネルＭＯＳトランジスタＮ３とが並列に接続された可
変抵抗からなり、前記制御信号発生回路は、前記電源電
位と接地電位との間に、ＰチャネルＭＯＳトランジスタ
Ｐ４および第２の電流源回路が直列に接続されると共に
、第３の電流源回路およびＮチャネルＭＯＳトランジス
タＮ４が直列に接続されてなり、前記ＰチャネルＭＯＳ
トランジスタＰ４のゲートおよびＮチャネルＭＯＳトラ
ンジスタＮ４のゲートが各対応して前記プッシュプル出
力段回路のＰチャネルトランジスタＰ１のゲートおよび
ＮチャネルトランジスタＮ１のゲートに接続され、前記
ＰチャネルＭＯＳトランジスタＰ４と第２の電流源回路
との接続点および第３の電流源回路とＮチャネルＭＯＳ
トランジスタＮ４との接続点が各対応して前記可変レベ
ルシフト回路のＰチャネルトランジスタＰ３のゲートお
よびＮチャネルトランジスタＮ３のゲートに接続されて
いることを特徴とする請求項１記載のプッシュプル出力
回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249076A JP2647208B2 (ja) | 1989-09-27 | 1989-09-27 | Ａ級プッシュプル出力回路 |
| DE69025116T DE69025116T2 (de) | 1989-09-27 | 1990-09-26 | Gegentaktschaltung |
| KR1019900015285A KR950005583B1 (ko) | 1989-09-27 | 1990-09-26 | 푸쉬풀 출력회로 |
| EP90118465A EP0420183B1 (en) | 1989-09-27 | 1990-09-26 | Push-pull circuit |
| US08/066,930 US5296754A (en) | 1989-09-27 | 1993-05-25 | Push-pull circuit resistant to power supply and temperature induced distortion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249076A JP2647208B2 (ja) | 1989-09-27 | 1989-09-27 | Ａ級プッシュプル出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03112207A true JPH03112207A (ja) | 1991-05-13 |
| JP2647208B2 JP2647208B2 (ja) | 1997-08-27 |
Family
ID=17187648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1249076A Expired - Fee Related JP2647208B2 (ja) | 1989-09-27 | 1989-09-27 | Ａ級プッシュプル出力回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0420183B1 (ja) |
| JP (1) | JP2647208B2 (ja) |
| KR (1) | KR950005583B1 (ja) |
| DE (1) | DE69025116T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4329865C2 (de) * | 1993-09-03 | 1995-12-14 | Siemens Ag | Schaltungsanordnung zur Einstellung des Querstroms einer Gegentaktendstufe |
| KR100537053B1 (ko) * | 1998-12-25 | 2005-12-16 | 후지쯔 가부시끼가이샤 | 푸쉬풀형 증폭 회로 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58150307A (ja) * | 1982-02-05 | 1983-09-07 | Nippon Columbia Co Ltd | 電力増幅器のバイアス回路 |
| JPS6138641A (ja) * | 1984-07-31 | 1986-02-24 | 萩原 弘 | 粉砕機の自動制御方法 |
| JPS6334338U (ja) * | 1986-08-21 | 1988-03-05 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4570128A (en) * | 1984-07-05 | 1986-02-11 | National Semiconductor Corporation | Class AB output circuit with large swing |
| US4737732A (en) * | 1987-02-24 | 1988-04-12 | Motorola, Inc. | Low voltage operational amplifier having a substantially full range output voltage |
| BE1000708A7 (nl) * | 1987-06-30 | 1989-03-14 | Bell Telephone Mfg | Correctieschakeling voor versterker. |
| JP2594585B2 (ja) * | 1987-11-25 | 1997-03-26 | 富士通株式会社 | 演算増幅回路 |
-
1989
- 1989-09-27 JP JP1249076A patent/JP2647208B2/ja not_active Expired - Fee Related
-
1990
- 1990-09-26 DE DE69025116T patent/DE69025116T2/de not_active Expired - Fee Related
- 1990-09-26 KR KR1019900015285A patent/KR950005583B1/ko not_active Expired - Fee Related
- 1990-09-26 EP EP90118465A patent/EP0420183B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58150307A (ja) * | 1982-02-05 | 1983-09-07 | Nippon Columbia Co Ltd | 電力増幅器のバイアス回路 |
| JPS6138641A (ja) * | 1984-07-31 | 1986-02-24 | 萩原 弘 | 粉砕機の自動制御方法 |
| JPS6334338U (ja) * | 1986-08-21 | 1988-03-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007239A (ko) | 1991-04-30 |
| EP0420183B1 (en) | 1996-01-31 |
| DE69025116T2 (de) | 1996-07-11 |
| EP0420183A3 (en) | 1991-08-07 |
| JP2647208B2 (ja) | 1997-08-27 |
| DE69025116D1 (de) | 1996-03-14 |
| KR950005583B1 (ko) | 1995-05-25 |
| EP0420183A2 (en) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7548117B2 (en) | Differential amplifier having an improved slew rate | |
| US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
| JP2594585B2 (ja) | 演算増幅回路 | |
| US6683445B2 (en) | Internal power voltage generator | |
| US7609106B2 (en) | Constant current circuit | |
| US5019729A (en) | TTL to CMOS buffer circuit | |
| US5191235A (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
| JPH04126409A (ja) | バイアス電流制御回路 | |
| US4410813A (en) | High speed CMOS comparator circuit | |
| JPH08204470A (ja) | 演算増幅器 | |
| JPH09321586A (ja) | レベル比較器 | |
| JPH0679262B2 (ja) | 参照電圧回路 | |
| US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
| US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| JPS6070591A (ja) | センスアンプ | |
| JP2000181554A (ja) | 基準電圧発生回路のスタートアップ回路 | |
| US7049890B2 (en) | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range | |
| US5969577A (en) | Voltage controlled oscillator less sensitive to fluctuation of threshold of component transistors | |
| JPH03112207A (ja) | プッシュプル出力回路 | |
| US5296754A (en) | Push-pull circuit resistant to power supply and temperature induced distortion | |
| JP2621140B2 (ja) | センスアンプ回路 | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| JPH11326398A (ja) | 電圧検知回路 | |
| JPH08293745A (ja) | Ｃｍｉｓ差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |