JPH03112319A - 電力半導体装置の過電流保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パワーＭＯ３−ＦＥＴ等の電力半導体素子を
備え、負荷に供給する電力を制御する電力半導体装置に
係り、詳しくは、過電流から負荷を保護する電力半導体
装置の過電流保護回路に関するものである。

〔従来の技術〕

近年、半導体素子の電力制御への応用が進み、電源回路
、モータ制御回路、照明回路等における電力制御にもパ
ワーＭｏ５−ＦＥＴ等の電力半導体素子を備えた電力半
導体装置が利用されるケースが多くなっている。

電力半導体装置は、例えば、第３図に示すように、負荷
２１に電力を供給する電力半導体素子としてのＭＯＳ型
の電界効果トランジスタ（以降単にＦＥＴと称する）２
２が設けられている。ＦＥＴ２２は、アンド回路２３が
らゲートに加えられる駆動信号により動作し、電源２４
の電力を負荷２１に供給するようになっている。

また、負荷２１に電流を流すループには、ＦＥＴ２２の
ソースと電源２４の負極との間に電流検出素子２５が設
けられており、この電流検出素子２５に流れる電流が電
圧に変換されて、アンプ２６に入力されている。アンプ
２６で増幅された上記電圧は、コンパレータ回路２７に
おいて基準電圧と比較され、その比較結果に応した信号
が出力される。この信号は、ラッチ回路２８を経゛ζア
ンド回路２３に入力されており、ここで駆動信号と論理
和がとられるようになっている。

上記電流検出素子２５には、数ｍΩ〜数十ｍΩ程度の抵
抗値を有する抵抗が用いられており、負荷２１に通常の
電流が流れているとき、電流検出素子２５に発生する電
圧がコンパレーク回路２７の基準電圧より低いため、コ
ンパレータ回路２７からハイレベルの信号が出力される
。従って、アンド回路２３からは、入力される駆動信号
がそのままＦＥＴ２２のゲートに与えられる。

負荷２１に過電流が流れると、電流検出素子２５に発生
する電圧が上昇してコンパレータ回路２７の基準電圧よ
り高くなるため、コンパレータ回路２７からローレベル
の信号が出力される。これによって、アンド回路２３が
駆動信号を遮断し、ＦＥＴ２２の動作を停止させる。

このように、電力半導体装置においては、電流検出素子
２５に発生する電圧のレベルがコンパレータ回路２７の
基準電圧と比較されることにより、過電流の検出および
ＦＥＴ２２の駆動停止が行われ、負荷２１が過電流から
保護されるようになっている。

〔発明が解決しようとする課題〕

ところが、上記従来の技術では、負荷２１に通常の電流
が流れている場合、同じ電流が電流検出素子２５にも流
れているため、電流検出素子２５により電力損失が発生
する。また、この電力損失のために電流検出素子２５が
発熱して、負荷への電力供給の効率を低下させるばかり
でなく、ＦＥＴ２２をはじめとする他の回路素子が、電
流検出素子２５の発熱による影響を受けて特性が変動す
るといった問題が生しる。

このような不都合を回避するには、電流検出素子２５に
電力容量の大きい抵抗を選定するとともに、電流検出素
子２５に放熱板などを設けることにより放熱処理を施す
必要があるが、これによって電力半導体装置の高価格化
を招来するという別の問題が生しることになる。特に、
上記放熱板は、所定の放熱効果を得ることができるよう
な形状や面積に設計されているので、占有する面積が大
きくなり、電力半導体装置の小型化を妨げる要因となっ
ていた。

〔課題を解決するための手段〕

本発明に係る電力半導体装置の過電流保護回路は、上記
の課題を解決するために、ゲートに与えられた所定レベ
ルの駆動信号により駆動されて負荷に電力を供給する電
力半導体素子と、上記電力半導体素子がオンしていると
きに、電力半導体素子のドレーン−ソース間に流れる電
流がオン抵抗により電圧変換された検出電圧を過電流検
出手段に入力させるスイッチ手段と、上記検出電圧を所
定の基準電圧と比較し、検出電圧が基準電圧より高いと
電力半導体素子の駆動を停止させる駆動停止信号を出力
する過電流検出手段と、上記駆動停止信号が入力される
と電力半導体素子を駆動する駆動信号を遮断することに
より電力半導体素子の駆動を停止させる駆動停止手段と
を備えたことを特徴としている。

〔作　用〕

上記の構成によれば、負荷に電流が流れると、電力半導
体素子では、その電流がドレーン−ソース間を流れる電
流としてオン抵抗により検出電圧に変換される。このオ
ン抵抗は、電力半導体素子のゲートに所定レベルの駆動
信号が与えられることにより、電力半導体素子のオン時
に抵抗値を有するので、上記検出電圧は、電力半導体素
子のドレーン−ソース間に流れる電流に比例した値とな
っている。

上記検出電圧が、スイッチ手段を介して過電流検出手段
に入力されると、ここで検出電圧が基準電圧と比較され
るが、比較により検出電圧が基準電圧より高い場合、過
電流検出手段が駆動停止信号を出力する。そして、この
駆動停止信号により駆動停止手段が駆動信号を遮断して
電力半導体素子の動作を停止させるので、負荷は電力の
供給が断たれて電流が流れなくなる。

従って、上記過電流検出手段における基準電圧を、負荷
に最小の過電流が流れるときの検出電圧に設定しておけ
ば、負荷に過電流が流れた場合に電力半導体素子の駆動
が停止されて、負荷を過電流から保護することができる
。

また、過電流の検出に用いられる検出電圧が、電力半導
体素子のオン抵抗で発生する電圧降下であるので、検出
電圧を得るための検出素子を別に設ける必要がなくなる
とともに、検出素子の放熱処理も必要なくなる。それゆ
え、電力半導体装置の小型化ならびに低価格化を容易に
図ることができる。さらに、スイッチ手段が、電力半導
体素子のオン時に検出電圧を過電流検出手段に入力させ
るので、過電流検出手段に電源の高電圧が直接入力され
ることがなくなる。従って、過電流保護回路をディジタ
ルの小信号を取り扱う回路で構成することができ、効率
化を容易に図ることができる。

なお、電力半導体素子のゲートに所定レベルの駆動信号
が与えられる場合、オン抵抗は、電力半導体素子内部の
接合温度の上昇に伴い直線的に増大するため、一定の負
荷電流に対して常に一定の抵抗値を保つことができない
。ところが、実際には、電力半導体装置は、放熱処理等
により接合温度が定格値を越えないように設計されるの
で、その範囲内で接合温度が最大になるときのオン抵抗
の抵抗値が利用される。そして、上記オン抵抗を検出素
子として、ドレーン−ソース間に流れる電流が正常レベ
ルを越える場合に、この電流を過電流とすれば、オン抵
抗で発生する検出電圧により過電流を検出することがで
きる。

〔実施例〕

本発明の一実施例を第１図ないし第２図に基づいて説明
すれば、以下の通りである。

第１図に示すように、電力半導体素子としてのＭＯＳ型
の電界効果トランジスタ（以降単にＦＥＴと称する）１
はドレインが負荷となるモータ２を介して電源３の正極
に接続されるとともに、スイッチ手段４におけるスイッ
チ回路５に接続されている。また、ＦＥＴＩのソースお
よび電源３の負極は、ともに接地されている。上記ＦＥ
ＴＩは、第２図の（ａ）に示す所定レベルの駆動信号が
ゲートに与えられることにより駆動されるとともに、ド
レーン−ソース間に数百ｍΩ程度のオン抵抗ＲＤＳを有
している。また、Ｆ［ＥＴｌは、ドレーン−ソース間に
電流が流れると、オン抵抗ＲＤＳにより検出電圧を発生
するようになっている。なお、実際の電力半導体装置の
設計においては、放熱処理等によりＦＥＴＩの接合温度
が定格値を越えないようになされており、その範囲内で
接合温度が最大になるときのオン抵抗ＲＤＳが利用され
る。

スイッチ手段４は、遅延回路６、パルス発生回路７およ
びスイッチ回路５により構成されている。遅延回路６に
は、ＦＥＴＩと同様、第２図の（ａ）に示す駆動信号が
入力されており、この駆動信号を同図の（ｂ）に示すよ
うに、時間Ｔ２だけ遅延させる回路である。パルス発生
回路７は、同図の（Ｃ）に示すように、遅延回路６から
出力された遅延信号の立ち上がりエツジに同期したパル
ス信号を発生する回路である。パルス発生回路７で発生
するパルス信号は、駆動信号のパルス幅Ｔより狭いパル
ス幅Ｔ３に設定されている。スイッチ回路５は、アナロ
グスイッチまたは高速水銀リレー等により構成されてお
り、パルス発生回路７のパルス信号によりオンし、ＦＥ
ＴＩのドレインソース間に発生する検出電圧を、過電流
検出手段８におけるコンパレータ回路９に入力させるよ
うになっている。なお、上記遅延回路６およびパルス発
生回路７は、電源３の高電圧が直接コンパレーク回路９
に入力されて、コンパレータ回路９以降の回路が破壊さ
れないように、ＦＥＴＩがオンしているときにスイッチ
回路５をオンさせるようになっている。また、このため
に、パルス幅Ｔ・Ｔ３および時間Ｔ２は、以下に示す関
係に設定されている。

ＴＩ　＞’ｒｚ　−１−Ｔ３ ０ 過電流検出手段８は、コンパレータ回路９およびラッチ
回路１０により構成されている。コンパレータ回路９は
、上記検出電圧を所定の基準電圧Ｖ、と比較して、検出
電圧が基準電圧Ｖｔより低いとハイレベルの信号を出力
し、検出電圧が基準電圧■、より高いとＦＥＴＩの駆動
を停止する駆動停止信号としてのローレベルの信号を出
力する回路である。コンパレーク回路９における基準電
圧■、は、モータ２に最小の過電流が流れたときの検出
電圧と同じ電圧に設定されている。なお、コンパレータ
回路９は、Ｃ−ＭＯＳタイプのボルテージディテクタ等
のＩＣで代用することができる。ラッチ回路１０は、コ
ンパレータ回路９の出力信号のレベルを保持してアンド
回路１１に出力する回路である。

駆動停止手段としてのアンド回路１１は、前記駆動信号
とラッチ回路１０の出力信号との論理和とをとって出力
する回路であり、ラッチ回路１０の出力信号がローレベ
ルであると、駆動信号を遮断するようになっている。

上記の構成において、モータ２の起動時は、駆動信号が
アンド回路１１および遅延回路６に入力される一方、コ
ンパレータ回路９からハイレベルの信号が出力され、こ
の信号がアンド回路１１に入力される。すると、アンド
回路１１からの駆動信号でＦＥＴＩがオンすることによ
り、モータ２には電流Ｉ８が流れる。モータ２が正常に
駆動されている状態では、上記のように電流■３が流れ
ており、ＦＥＴＩのドレーン−ソース間には、オン抵抗
ＲＸｌｓにより次式で示される検出電圧Ｖ１が発生して
いる。

Ｖ−＝Ｉ−−Ｒｏｓ 遅延回路６に入力された駆動信号は、時間Ｔ２だけ遅延
して出力され、パルス発生回路７によりパルス幅Ｔ３の
パルス信号として出力される。そして、このパルス信号
によりスイッチ回路５がオンし、第２図の（ｄ）に示す
検出電圧■３がパルス信号のパルス幅Ｔ３の時間だけコ
ンパレータ回路９に入力される。コンパレータ回路９に
おいては、入力された検出電圧Ｖ３が基準電圧Ｖ、と比
１ 較されるが、検出電圧Ｖ３は基準電圧■、より低いので
、比較の結果ハイレベルの信号が出力される。この出力
信号がラッチ回路１０により保持されてアンド回路１１
に入力されると、アンド回路１１から駆動信号がそのま
ま出力され、モータ２の駆動が維持される。

モータ２が過負荷等によりロックすると、モータ２には
過電流Ｉ、が流れ、このとき、ＦＥＴＩのドレーン−ソ
ース間には、オン抵抗Ｒおにより次式で示される検出電
圧■、が発生している。

Ｖｂ　−Ｔｂ　　−Ｒｎｓ この検出電圧■、は、検出電圧Ｖ３と同様、コンパレー
タ回路９において基準電圧■、と比較されるが、第２図
の（ｄ）に示すように、検出電圧■５は基準電圧■、よ
り高いので、比較の結果ローレベルの信号が出力される
。この出力信号が、ラッチ回路１０を経てアンド回路１
１に入力されると、アンド回路１１により駆動信号が遮
断されてＦＥＴＩがオフする。これによって、モータ２
には過電流■、が流れなくなり、モータ２の焼損９ ２ を防止することができる。なお、モータ２の再起動は、
モータ２のロックを解除するとともに、ラッチ回路１０
をリセットすることにより行われる。

上記の過電流保護回路では、ＦＥＴＩのオン抵抗Ｒ０が
数百ｍΩ程度であるので、上記検出電圧■、・Ｖｂは、
コンパレータ回路９により比較可能なレベルで取り出さ
れており、増幅する必要がない。それゆえ、増幅のため
のアンプを設ける必要がなく、構成を簡素化することが
できる。また、検出電圧■３　・■、は、スイッチ手段
４により、ＦＥＴ、１がオンしている間にコンパレータ
回路９に入力されるので、電源３の高電圧が直接コンパ
レータ回路９に入力されることはなく、過電流保護回路
をディジタルの小信号を取り扱う回路で構成することが
できる。

〔発明の効果〕

本発明に係る電力半導体装置の過電流保護回路は、以上
のように、ゲートに与えられた所定レベルの駆動信号に
より駆動されて負荷に電力を供給する電力半導体素子と
、上記電力半導体素子が第４ ンしているときに、電力半導体素子のドレインソース間
に流れる電流がオン抵抗により電圧変換された検出電圧
を過電流検出手段に入力させるスイッチ手段と、上記検
出電圧を所定の基準電圧と比較し、検出電圧が基準電圧
より高いと電力半導体素子の駆動を停止させる駆動停止
信号を出力する過電流検出手段と、上記駆動停止信号が
入力されると電力半導体素子を駆動する駆動信号を遮断
することにより電力半導体素子の駆動を停止させる駆動
停止手段とを備えた構成である。

これにより、過電流の検出に用いられる検出電圧が、電
力半導体素子のオン抵抗で発生する電圧降下であるので
、検出電圧を得るために専用の検出素子を設ける必要が
なくなるとともに、検出素子の放熱処理も必要なくなり
、電力半導体装置の小型化ならびに低価格化を容易に図
ることができるという効果を奏する。

また、スイッチ手段が、電力半導体素子のオン時に検出
電圧を過電流検出手段に入力させるので、過電流検出手
段に電源の高電圧が直接入力されることがない。従って
、過電流保護回路をディジタルの小信号を取り扱う回路
で構成することにより効率化を容易に図ることができ、
効率を重視する機器にも過電流保護回路を設けることが
できるという効果も併せて奏する。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例を示すものであ
る。 第１図は電力半導体装置の過電流保護回路の構成を示す
ブロック図である。 第２図は電力半導体装置の過電流保護回路の動作を示す
タイムチャートである。 第３図は従来の電力半導体装置の過電流保護回路の構成
を示すブロック図である。 １は電界効果トランジスタ（電力半導体素子）、２はモ
ータ（負荷）、４はスイッチ手段、８は過電流検出手段
、１１はアンド回路（駆動停止手段）である。

Claims (1)

【特許請求の範囲】
1. １、ゲートに与えられた所定レベルの駆動信号により駆
   動されて負荷に電力を供給する電力半導体素子と、上記
   電力半導体素子がオンしているときに、電力半導体素子
   のドレーン−ソース間に流れる電流がオン抵抗により電
   圧変換された検出電圧を過電流検出手段に入力させるス
   イッチ手段と、上記検出電圧を所定の基準電圧と比較し
   、検出電圧が基準電圧より高いと電力半導体素子の駆動
   を停止させる駆動停止信号を出力する過電流検出手段と
   、上記駆動停止信号が入力されると電力半導体素子を駆
   動する駆動信号を遮断することにより電力半導体素子の
   駆動を停止させる駆動停止手段とを備えたことを特徴と
   する電力半導体装置の過電流保護回路。