JPH03115427U - - Google Patents

Info

Publication number
JPH03115427U
JPH03115427U JP2463590U JP2463590U JPH03115427U JP H03115427 U JPH03115427 U JP H03115427U JP 2463590 U JP2463590 U JP 2463590U JP 2463590 U JP2463590 U JP 2463590U JP H03115427 U JPH03115427 U JP H03115427U
Authority
JP
Japan
Prior art keywords
offset
signal
value
adding device
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2463590U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2463590U priority Critical patent/JPH03115427U/ja
Publication of JPH03115427U publication Critical patent/JPH03115427U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【図面の簡単な説明】
第１図は本考案のオフセツト調整回路の一実施
例の構成を示したブロツク図、第２図は第１図に
示したブロツク図における具体的な構成を示した
結線図、第３図は従来のオフセツト調整回路の一
例の構成を示したブロツク図、第４図は第３図に
示した従来のもののブロツク図における具体的な
構成を示した結線図である。 １……アナログ信号入力端子、２……入力アン
プ、３……オフセツト付加装置、４……Ａ／Ｄコ
ンバータ、５……信号処理装置、６……デジタル
データ出力端子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 制御信号を積分して生成したオフセツト電圧を
    、入力アナログ信号に付加するオフセツト付加装
    置と、前記オフセツト付加装置を経たアナログ信
    号をデジタル信号に変換するＡ／Ｄコンバータと
    、前記Ａ／Ｄコンバータによつて得られたデジタ
    ル信号より入力アナログ信号のオフセツト値を検
    出し、検出されたオフセツト値に応じてオフセツ
    ト電圧を目標値に調整するための前記制御信号を
    前記オフセツト付加装置に出力する信号処理装置
    とを備えたものにおいて、前記信号処理装置は、
    さらにオフセツト電圧が目標値に対して所定値以
    上離れた場合に、前記オフセツト付加装置におけ
    る積分時定数を小に変化させる時定数切り替え制
    御信号を出力するようにしたことを特徴とするオ
    フセツト調整回路。
JP2463590U 1990-03-12 1990-03-12 Pending JPH03115427U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2463590U JPH03115427U (ja) 1990-03-12 1990-03-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2463590U JPH03115427U (ja) 1990-03-12 1990-03-12

Publications (1)

Publication Number Publication Date
JPH03115427U true JPH03115427U (ja) 1991-11-28

Family

ID=31527597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2463590U Pending JPH03115427U (ja) 1990-03-12 1990-03-12

Country Status (1)

Country Link
JP (1) JPH03115427U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009006577A (ja) * 2007-06-28 2009-01-15 Sanwa Screen Meiban:Kk エンブレムの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009006577A (ja) * 2007-06-28 2009-01-15 Sanwa Screen Meiban:Kk エンブレムの製造方法

Similar Documents

Publication Publication Date Title
JPH03115427U (ja)
JPH0377562U (ja)
JPS5950115U (ja) スイツチング形増幅器の保護回路
JPS62155580U (ja)
JPS6316727U (ja)
JPH0410500U (ja)
JPS63147021U (ja)
JPH0246475U (ja)
JPS61168746U (ja)
JPS58114610U (ja) 合成増巾器
JPS60113167U (ja) ア−ク機器の出力電流制御装置
JPH0163232U (ja)
JPS62121884U (ja)
JPH03111017U (ja)
JPH0361784U (ja)
JPS60112846U (ja) 計算機トモグラフイ装置の信号受信装置
JPS6413885U (ja)
JPH02113784U (ja)
JPH0223112U (ja)
JPS615014U (ja) 動作レベル最適化制御回路
JPS62105669U (ja)
JPS61103940U (ja)
JPS6019285U (ja) 遠隔制御システムのアナログ出力端末器
JPS60167415U (ja) 帰還増幅回路
JPS58166121U (ja) 電力増幅回路の出力制限回路