JPS63147021U - - Google Patents
Info
- Publication number
- JPS63147021U JPS63147021U JP3790487U JP3790487U JPS63147021U JP S63147021 U JPS63147021 U JP S63147021U JP 3790487 U JP3790487 U JP 3790487U JP 3790487 U JP3790487 U JP 3790487U JP S63147021 U JPS63147021 U JP S63147021U
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- control circuit
- gain control
- saturation
- digital gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
第１図は本考案の一実施例を示す回路図、第２
図は従来のデジタル利得制御回路を示す回路図で
ある。 １２…乗算器、１３…増幅器、１５…レベル検
波回路、１６…レベル比較回路、１７…リフアレ
ンスレベル回路、１８…積分器、１９…飽和回路
、２０…固定値回路、２１…飽和検出回路。
図は従来のデジタル利得制御回路を示す回路図で
ある。 １２…乗算器、１３…増幅器、１５…レベル検
波回路、１６…レベル比較回路、１７…リフアレ
ンスレベル回路、１８…積分器、１９…飽和回路
、２０…固定値回路、２１…飽和検出回路。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 乗算器の乗数を変化させることにより、利
得を変化させるデイジタル利得制御回路において
、前記乗算器の出力のビツト数を削減する飽和回
路と、 前記飽和回路の飽和状態を検出する飽和検出回
路と、 前記飽和検出回路が前記飽和状態を検出したと
きのみ前記乗算器の乗数を固定値にする手段を具
備したことを特徴とするデジタル利得制御回路。 (2) 前記固定値は、前記利得制御回路の利得が
１となる値であることを特徴とする実用新案登録
請求の範囲第１項記載のデジタル利得制御回路。 (3) 前記乗算器の出力には出力信号を所定倍に
する増幅器が接続されており、前記乗算器の乗数
をＫ、前記増幅器の利得をＡ、入力信号の最大値
をＸＭＡＸ、出力信号の最大値をＹＭＡＸ、前記
固定値をＫＬＯＡＤとしたとき、 ＫＬＯＡＤ＝ＹＭＡＸ／（Ａ・ＸＭＡＸ） なる関係に設定したことを特徴とする実用新案登
録請求の範囲第１項記載のデジタル利得制御回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987037904U JP2504579Y2 (ja) | 1987-03-17 | 1987-03-17 | デジタル利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987037904U JP2504579Y2 (ja) | 1987-03-17 | 1987-03-17 | デジタル利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63147021U true JPS63147021U (ja) | 1988-09-28 |
| JP2504579Y2 JP2504579Y2 (ja) | 1996-07-10 |
Family
ID=30849648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987037904U Expired - Lifetime JP2504579Y2 (ja) | 1987-03-17 | 1987-03-17 | デジタル利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504579Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6707865B2 (en) * | 2001-07-16 | 2004-03-16 | Qualcomm Incorporated | Digital voltage gain amplifier for zero IF architecture |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679510A (en) * | 1979-12-04 | 1981-06-30 | Ricoh Co Ltd | Automatic gain control circuit |
-
1987
- 1987-03-17 JP JP1987037904U patent/JP2504579Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679510A (en) * | 1979-12-04 | 1981-06-30 | Ricoh Co Ltd | Automatic gain control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504579Y2 (ja) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6188327U (ja) | ||
| JPS61104638U (ja) | ||
| JPS5950115U (ja) | スイツチング形増幅器の保護回路 | |
| JPH0163232U (ja) | ||
| JPS61176820U (ja) | ||
| JPS6223349U (ja) | ||
| JPH0288318U (ja) | ||
| JPH03115427U (ja) | ||
| JPS61134125U (ja) | ||
| JPH0178418U (ja) | ||
| JPS61103918U (ja) | ||
| JPS61197778U (ja) | ||
| JPS6045518U (ja) | 自動レベル制御回路 | |
| JPS5882021U (ja) | 帰還増幅回路 | |
| JPS6326122U (ja) | ||
| JPS58182715U (ja) | タイムゲインコントロ−ル回路 | |
| JPS61171309U (ja) | ||
| JPH0167820U (ja) | ||
| JPS58191715U (ja) | 絶縁増幅器 | |
| JPS63513U (ja) | ||
| JPS615014U (ja) | 動作レベル最適化制御回路 | |
| JPS5864117U (ja) | タイムゲインコントロ−ル回路 | |
| JPS62126793U (ja) | ||
| JPS62181024U (ja) | ||
| JPH029871U (ja) |