JPH03115868U - - Google Patents
Info
- Publication number
- JPH03115868U JPH03115868U JP2453290U JP2453290U JPH03115868U JP H03115868 U JPH03115868 U JP H03115868U JP 2453290 U JP2453290 U JP 2453290U JP 2453290 U JP2453290 U JP 2453290U JP H03115868 U JPH03115868 U JP H03115868U
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- sequence
- signal
- function
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図は本考案の一実施例の構成ブロツク図で
ある。 １……入力プローブ、２……入力アンプ・コン
パレータ、３……トリガ回路、４……ＤＭＡコン
トローラ、５……トレースメモリ、６……トリガ
機能用シーケンスメモリ、７……マイクロプロセ
ツサ、８……マンマシンインターフエイス。
ある。 １……入力プローブ、２……入力アンプ・コン
パレータ、３……トリガ回路、４……ＤＭＡコン
トローラ、５……トレースメモリ、６……トリガ
機能用シーケンスメモリ、７……マイクロプロセ
ツサ、８……マンマシンインターフエイス。
Claims (1)
- 【実用新案登録請求の範囲】 デイジタル化されたｎチヤンネルのデータを受
けトリガ条件と一致したときマツチ信号を出力す
るトリガ回路と、 アドレス信号を出力するＤＭＡコントローラと
、 デイジタル化されたｎチヤンネルのデータを受
けると共に、前記ＤＭＡコントローラからアドレ
ス信号が与えられるトレースメモリと、 前記トレースメモリとほぼ同等に構成され、ト
リガシーケンスが記述されると共にデイジタル化
されたｎチヤンネルのデータを受け記述されたト
リガシーケンス条件に一致したときマツチ信号を
出力するトリガ機能用シーケンスメモリと、 前記トリガ回路と前記トリガ機能用シーケンス
メモリからそれぞれ出力されるマツチ信号のいず
れかを選択してＤＭＡコントローラにスタート／
ストツプ信号として与えるスイツチ手段と を備え、 前記トリガ機能用シーケンスメモリは、マイク
ロプロセツサによつてアクセス可能であつて、各
チヤンネル毎または、各ステート毎にアンド条件
からはすずことができるようにしたドントケア機
能と、 複数のトリガシーケンスの組み合わせによりト
リガを掛けるとき、あるトリガシーケンス成立か
ら次のトリガシーケンススタートまでのシーケン
スを規定したくない場合、次のトリガシーケンス
まで待ち合わせることを指示するウエイト機能と
を有するように構成されていることを特徴とする
ロジツク・アナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2453290U JPH0645261Y2 (ja) | 1990-03-12 | 1990-03-12 | ロジック・アナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2453290U JPH0645261Y2 (ja) | 1990-03-12 | 1990-03-12 | ロジック・アナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03115868U true JPH03115868U (ja) | 1991-12-02 |
| JPH0645261Y2 JPH0645261Y2 (ja) | 1994-11-16 |
Family
ID=31527494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2453290U Expired - Lifetime JPH0645261Y2 (ja) | 1990-03-12 | 1990-03-12 | ロジック・アナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645261Y2 (ja) |
-
1990
- 1990-03-12 JP JP2453290U patent/JPH0645261Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645261Y2 (ja) | 1994-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69130689D1 (de) | Signalprozessor | |
| JPH0645261Y2 (ja) | ロジック・アナライザ | |
| JPH067519Y2 (ja) | メモリ・アクセス制御装置 | |
| JPS6129069Y2 (ja) | ||
| JPS6324603U (ja) | ||
| JPH01117778U (ja) | ||
| JPS59151331U (ja) | マイクロプロセツサの制御回路 | |
| JPH0361727U (ja) | ||
| JPS5832542U (ja) | 非常切換装置 | |
| JPS6010307U (ja) | プロセス制御装置 | |
| JPS6392959U (ja) | ||
| JPH0348927U (ja) | ||
| JPS63179548U (ja) | ||
| JPS62171097U (ja) | ||
| JPH03154138A (ja) | アドレス制御装置 | |
| JPS6392907U (ja) | ||
| JPH0461937U (ja) | ||
| JPH0424128U (ja) | ||
| JPS6452046U (ja) | ||
| JPS60134329U (ja) | アパ−チヤ回路 | |
| JPS6281245U (ja) | ||
| JPS5828334U (ja) | 電源回路 | |
| JPH0397740U (ja) | ||
| JPH02123638U (ja) | ||
| JPH0452252U (ja) |