JPH03116278A - スキャン論理の自動生成方法 - Google Patents

スキャン論理の自動生成方法

Info

Publication number
JPH03116278A
JPH03116278A JP1251851A JP25185189A JPH03116278A JP H03116278 A JPH03116278 A JP H03116278A JP 1251851 A JP1251851 A JP 1251851A JP 25185189 A JP25185189 A JP 25185189A JP H03116278 A JPH03116278 A JP H03116278A
Authority
JP
Japan
Prior art keywords
logic
scan
flip
file
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1251851A
Other languages
English (en)
Inventor
Yasunori Kitazawa
北澤 保則
Akio Azuma
東 暁夫
Tomokazu Murakami
智一 村上
Futoshi Kaneda
太 兼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP1251851A priority Critical patent/JPH03116278A/ja
Publication of JPH03116278A publication Critical patent/JPH03116278A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スキャン論理設計にスキャンマツプファイル
を利用して、自動的にスキャン論理を生成できるように
したスキャン論理の自動生成方法に関する。
[従来の技術] 従来より、LSI内の回路設計では、通常動作を行わせ
るための論理回路設計と、その論理回路をスキャン(走
査)して試験するためのスキャン論理回路設計とが、並
列的に行われている。例えば、フリップフロップにおけ
るD端子、CLK端子に接続される論理回路は通常動作
のための回路設計であり、S端子、R端子に接続される
論理回路はスキャン論理のための回路設計である。
スキャン論理回路を設計する場合には、従来より人手に
より行っていた。すなわち、設計自動化システム(DA
システム)を利用して、スキャン論理を含む装置の論理
設計を行う場合、一般に第5図に示す手順で行っていた
。
第5図(a)は、従来のスキャン論理設計の手順を示す
フローチャートであり、第5図(b)は、第5図(a)
で作成されたファイルの利用関係を示す図である。
第5図(a)(b)に示すように、先ず機能論理モジュ
ールの作成を行う(ステップ51)。
通常、フリップフロップ、4ビツトアダー等のレベルの
論理を機能論理モジュールと呼んでいる。
これに対して、さらに詳細なAND、OR等の基本的論
理回路に対応するレベルの論理は、詳細論理モジュール
と呼ばれている。この作業過程では、機能論理モジュー
ルの名前(モジュールタイプ名)と、機能論理モジュー
ルで使用する入出力ビンとを、DAシステムに登録する
。特に、スキャンの可能なフリップフロップは、第6図
の60で示すように、装置本来の機能を構成する論理(
通常論理)で使用する部分(ここでは、D(データ)端
子とCK(クロック)端子)と、スキャン論理で使用す
る部分(フリップフロップのスキャン論理部、ここでは
S(セット)端子とR(リセット)端子)とが備えられ
ているので、通常論理61とスキャン論理62に分けて
登録する。
次に、論理変換ライブラリを作成する(ステップ52)
。ここでは、前述の詳細論理モジュールで記載された詳
細ファイル、つまりAND、OR等の基本的論理回路に
対応するレベルの詳細論理モジュールで作成された論理
ファイルを作成するための論理変換規則である論理変換
ライブラリが作成される。詳細論理モジュールを使用し
て記述された論理は、詳細論理と呼ばれる。
次に、論理合成ルールファイルを作成する(ステシブ5
3)。ここでは、スキャン論理をどのような制限の下で
、どのように自動設計するかを、論理合成ルール記述言
語で記述することにより登録する0例えば、クロック条
件等の制限の下で、シリアルスキャン方式等によるスキ
ャンを行うように、自動設計を行うことを記述して登録
する。
次に、機能論理ファイルを作成する(ステップ54)。
前述のように、機能論理モジュール、プール式、真理値
表等を使用して記述した論理を、機能論理と呼んでいる
。ここでは、第5図(b)に示すように、機能論理ファ
イルは機能論理モジュールを利用し、設計者がLSI毎
にプール式や真理値表を用いて記述することにより作成
される。
すなわち、機能論理ファイルは、通常論理を機能論理形
式で記述することにより入力したものである。
次に、詳細論理ファイルを作成する(ステップ55)。
ここでは、第5図(b)に示すように、機能論理ファイ
ルをもとに、論理変換ライブラリに従い、論理合成ルー
ルファイルを用いて詳細論理ファイルを作成する。すな
わち、DAシステムが、機能論理ファイル内の機能論理
モジュールを論理変換ライブラリをもとに詳細論理に置
き換える処理を行う。例えば、プール式、真理値表は、
DAシステム内の変換規則に従って詳細論理に置き換え
られる。また、機能論理ファイル内のフリップフロップ
に対して、論理合成ルールファイルの内容に従い、詳細
論理形式のスキャン論理を自動的に生成する。
〔発明が解決しようとする課題〕
このように、従来におけるスキャン論理の自動生成方法
では、機能論理ファイル内の全てのフリップフロップを
共通の論理合成ルールに適用させて詳細論理に置き換え
ることによりスキャン論理を自動的に生成しているが、
特定のフリップフロップを任意の論理合成ルールに適用
させることは考えていなかった。そして、上述のスキャ
ン論理自動生成方法は、テスト容易化機能としてのスキ
ャン論理を自動生成する場合に、スキャン論理の設計工
数の低減、および設計期間の短縮等の点で効果があった
。すなわち、この方法では、テスト容易化機能がフリッ
プフロップ毎にスキャン制御方法を変更する必要がなく
、どの場合にも論理合成ルールファイルに記述されてい
るルールに従ったスキャンアドレスをフリップフロップ
に持たせるか、またはフリップフロップがシフトレジス
タを形成しているかのいずれがでよいため、極めて簡単
な論理ですむ。
しかしながら、スキャン論理がテスト容易化以外の機能
、例えばRAS機能等を兼用する場合には、特定のフリ
ップフロップを任意のスキャン制御方法で設計する必要
がある。
例えば、第7図(a)では、フリップフロップ8個で構
成されているレジスタをスキャンアドレス1バイトに対
応させて、1回のスキャングロックパルスの入力で8個
のフリップフロップを全てリセット状態にする論理回路
が、また第7図(b)では、特定のフリップフロップを
通常論理からの信号によりセット状態にする論理回路が
、それぞれ示されている。第7図(a)(b)のいずれ
の場合にも、上記のような従来のスキャン論理の自動生
成方法を適用することはできないため、人手によりスキ
ャン論理を設計して、通常論理の一部として機能論理フ
ァイルに入力している。
しかし、人手による作業では、20,000ゲ一ト程度
の装置で約1,000個のフリップフロップを使用して
いる場合には、約10〜80時間の設計工数を必要とす
る。また、従来の方法では、第5図に示すように、機能
論理を詳細論理に置き換えることがスキャン論理の自動
生成であったため、スキャン論理を機能論理形式で自動
生成することができなかった。その結果、スキャン論理
を修正する場合には、詳細論理ファイルを修正しなけれ
ばならないが、この論理図は見難いため、作業が困難と
なる。
一般に、機能論理はブロックの中は考えずに、そのブロ
ックに接続される入出力端子を考えるだけでよいため、
スキャン論理を自動生成し、それを修正する場合等に極
めて便利である。これに対して、詳細論理では、ブロッ
クの中味であるAND−〇R等の組み合わせについて考
慮する必要があるため、自動生成や生成後の修正が面側
となる。
なお、従来のスキャン論理の自動生成方法に関する文献
としては、例えば、特開昭63−27976号公報があ
る。上記公報に記載の技術では、ファイルに定義された
テスト容易化機能のルールに従って、フリップフロップ
を直接接続のシフトレジスタにするスキャン論理を自動
的に生成している6しかし、上記方法では、テスト容易
性の高いスキャン論理を自動生成しているが、特定のフ
リップフロップを任意の論理合成ルールに適用させるこ
とは全く考慮していない。
このように、従来の技術では、殆んどの場合、スキャン
論理を人手により設計していたため、工数および品質の
面で満足されておらず、スキャン論理の設計に対して制
限を与えるとともに、スキャン論理の修正を困難にして
いた。これは、スキャン論理にテスト容易化以外の機能
を兼用させる場合、大きな障害となっていた。
本発明の目的は、このような従来の課題を解決し、スキ
ャン論理の設計上の制限を少なくするとともに、修正が
簡単な機能論理形式のスキャン論理の自動生成方法を提
供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明によるスキャン論理の
自動生成方法は、通常論埋設計と並行して行われるスキ
ャン論理設計を自動生成する方法において、複数のスキ
ャン制御方法を機能論理形式で記述した論理合成ルール
ファイルと、スキャンアドレスに対応するフリップフロ
ップおよび該フリップフロップに適用するスキャン制御
方法を示すスキャンコードを、表形式で記述したスキャ
ンマツプファイルとを用い、該スキャンマツプファイル
に定義されているスキャンコードに対応するスキャン制
御方法が各フリップフロップに使用している機能論理モ
ジュールに適用可能か否かを、論理合成ルールファイル
のフリップフロップ接続情報にもとづきチェックするこ
とにより、スキャン論理を機能論理形式で生成し、生成
された論理を出力することに特徴がある。
〔作  用〕
本発明においては、論理シミュレーションで使用してい
たスキャンマツプファイルを、スキャン論理設計に利用
できることに着目した6すなわち、本発明では、複数の
スキャン制御方法を機能論理形式で記述した論理合成ル
ールファイル、およびスキャンアドレスに対応するフリ
ップフロップとそのフリップフロップに適用するスキャ
ン制御方法を示すスキャンコードを表形式で記述したス
キャンマツプファイルの各情報をもとに、スキャン論理
を機能論理形式で出力する。これにより、フリップフロ
ップ毎にスキャン制御方法を変更することが可能であり
、またスキャン制御方法を機能論理形式で記述するため
、簡単に追加、変更が可能であり、必要に応じてスキャ
ン制御以外の機能も定義することが可能である。さらに
、スキャン論理を機能論理形式で出力するので、論理回
路全体を機能論理形式で記述することが可能である。
〔実施例〕
以下、本発明の一実施例を、図面を用いて詳細に説明す
る。
第1図は、本発明の一実施例を示すスキャン論理の構成
図である。
第1図に示すように、本発明のスキャン論理は、共通ス
キャン制御論理7を通した後、フリップフロップ別のス
キャン制御論理8を通して全てのフリップフロップ9に
接続されている。従って、フリップフロップ毎にスキャ
ン制御方法を変更することができる。
3.5.6はアドレス、スキャングロック、および外部
制御信号の各入力線、4はアドレス、スキャンクロック
信号、外部制御信号の各デコーダ、7が全てのフリップ
フロップに共通なスキャン制御論理である共通スキャン
制御論理、8は複数のフリップフロップ別スキャン制御
論理、9は複数のフリップフロップのスキャン論理部、
10はスキャンアウトセレクタである。
スキャン論理は、スキャンイン、スキャンアウトの対象
となるフリップフロップのアドレスを、スキャンアドレ
スビンを介して装置の外部から指定するとともに、スキ
ャンクロック信号および外部制御信号を外部から入力す
る。これらの各信号は、それぞれデコーダ4においてデ
コードされた後、共通スキャン制御論理7に入力される
。ここで、共通スキャンの制御コードまたは外部制御信
号別に分離出力されて、フリップフロップ別スキャン制
御論理8に入力される。そして、フリップフロップ9を
それぞれ別個のスキャン制御方法で制御することにより
、フリップフロップ9をスキャンし、スキャンアウトセ
レクタ10でスキャン出力を選択して出力させる。
第2図は、第1図における複数のスキャン制御方法を機
能論理形式で記述した論理合成ルールファイルの内容を
示す図である。
第2図において、11はスキャン制御方法を示すスキャ
ンコード、12は共通スキャン制御論理との接続情報、
または外部制御信号がある場合にはその情報、13はス
キャン制御方法を機能論理形式で記述した論理合成ルー
ル、14はフリップフロップとの接続情報(Sはセット
端子、Rはリセット端子)である。ここで、記号にバー
が付加されている場合には、逆数を示す。なお、第2図
(a)は、スキャン制御方法の1つであって、スキャン
アドレスの1ビット単位にリセットをスキャンインし、
スキャンアドレス1ビット単位にセットをスキャンイン
する場合の例である。また、第2図(b)は、スキャン
制御方法の他の1つであって、スキャンアドレスの1ビ
ット単位にリセット、セットをスキャンインする場合の
例である。また、モード変換信号(通常論理モードとス
キャン論理モードを切り換える信号)および外部制御信
号により、リセットのスキャンインを可能とする場合の
例である。
第3図は、本発明で利用されるスキャンマツプファイル
の記述内容を示す図である。
第3図において、15はフリップフロップのスキャンア
ドレス、16はフリップフロップの出力信号名、17は
スキャンコードである。
スキャンアドレス(SA)の00番地には、フリップフ
ロップの出力信号名としてGREGOが、またスキャン
コードとしてA1が、それぞれ記述されている。スキャ
ンアドレスの05番地には、出力信号名としてC0NT
R0L1、スキャンインとしてBlがそれぞれ記述され
ている。
第4図は、本発明の一実施例を示すスキャン論理の自動
生成処理のフローチャートである。
第4図に−おいて、長方形ブロックは処理を示し、筒形
ブロックはデータが格納されたファイルを示し、菱形ブ
ロックは判断を示し、下方破裂の紙形ブロックはプリン
タ出力を示している。また、41は機能論理ファイル、
42は論理合成ルールファイル、43は一時フアイル、
44はスキャン論理ファイル、45はスキャンマツプフ
ァイルである。
先ず、(イ)機能論理ファイル41に存在し、スキャン
可能なモジュールタイプを使用しているフリップフロッ
プがスキャンマツプファイル45に定義されているか、
あるいは(ロ)機能論理ファイル41に存在し、スキャ
ン不可能なモジュールタイプを使用しているフリップフ
ロップが機能論理ファイル41に定義されていないか、
あるいは(ハ)スキャンマツプファイル45に定義され
ているフリップフロップが、機能論理ファイル41に存
在するか、あるいは(ニ)スキャンマツプファイル45
に定義されているフリップフロップは、機能論理ファイ
ル41でスキャン可能なモジュールタイプを使用してい
るか、をチェックする(ステップ101)。これらのい
ずれかに一致していれば、次のステップ102に進み、
不一致であれば、エラーメツセージを行う(ステップ1
10)。
次に、機能論理ファイル41からフリップフロップが使
用しているモジュールタイプ名を、スキャンマツプファ
イル45にコピーする(ステップ102)。ステップ1
01と102は、全てのフリップフロップに対して行わ
れる。いずれにおいても、ステップ101のチェック項
目のいずれかに該当するフリップフロップが検出された
場合には、ステップ101および102の処理を終了す
る。
次に、スキャンマツプファイル45に定義されているス
キャンコードに対応するスキャン制御方法が、フリップ
フロップに使用されている機能論理モジュールに対して
適用可能か否かを、論理合成ルールファイル42のフリ
ップフロップ接続情報に基づいてチェックする(ステッ
プ103)。適用可能の場合には次のステップ104に
進み、適用不可能の場合にはエラーメツセージを出しく
ステップ110)、処理を終了する。
次に、フリップフロップに対応するスキャン制御方法を
、スキャンコードをもとに論理合成ルールファイル42
から選択する(ステップ1o4)。
次に、ステップ104で選択したスキャン制御方法を適
用し、フリップフロップ9のスキャン論理部とフリップ
フロップ別スキャン制御論理8を機能論理形式で生成し
て、−時ファイル43に格納する(ステップ105)。
ステップ104と105とを、全てのフリップフロップ
に対して行う。
次に、ステップ105で生成した一時フアイル43のス
キャン論理に対して使用セル数の最少化、つまり余分で
不要な配線と回路の省略化を行い、再度−時ファイル4
3に格納する(ステップ106)。
次に、ステップ106で必要となるアドレスデコーダ4
、スキャンアウトセレクタ10等のスキャン論理部およ
び共通スキャン制御論理部7を、機能論理形式で生成す
る(ステップ107)。また、必要に応じて機能論理フ
ァイル41からの引き込み信号、その他の信号を機能論
理形式で生成する。
そして、この結果を、ステップ106で使用した一時フ
アイル43に格納する。
次に、−時ファイル43に格納されているスキャン論理
を、スキャン入力ビンからスキャン出力ビンまでの論理
の流れに従って出力する(ステップ108)。
最後に、自動生成したスキャン論理を、通常論理の機能
論理ファイル41に併合する処理を行う(ステップ10
9)。
このようにして、第1図に示すフリップフロップのスキ
ャン論理部とそのスキャンアドレス線を含むスキャン論
理を、機能論理形式で自動生成する′ことができる。
〔発明の効果〕
以上説明したように、本発明によれば、表形式のスキャ
ンマツプファイルを利用してスキャン論理を自動生成す
るので、設計工数や設計期間が大幅に減少できるととも
に、設計上の制限の少ない生成工程を実現することがで
きる。また、スキャン論理を含む全ての論理を機能論理
形式で記述できるので、簡単に追加、変更が可能となる
。
【図面の簡単な説明】
第1図は本発明の対象となる装置のスキャン論理の一例
を示すブロック図、第2図は本発明で使用する論理合成
ルールファイルを示す図、第3図は本発明で使用するス
キャンマツプファイルの記述内容を示す図、第4図は本
発明の一実施例を示すスキャン論理の自動生成処理フロ
ーチャート、第5図はDAシステムを利用した従来の論
理設計方法のフローチャート、第6図はフリップフロッ
プの機能論理モジュールを示す図、第7図は特定のフリ
ップフロップに任意のスキャン制御方法を適用した例を
示す回路図である。 3;スキャンアドレスビン、5ニスキャンクロック信号
ビン、6:外部制御信号ビン、4ニアドレスデコーダ、
スキャンクロック信号回路、外部制御信号回路、7:共
通スキャン制御論理、8:フリップフロップ別スキャン
制御論理、9:フリップフロップ、lOニスキャンアウ
トセレクタ、41:機能論理ファイル、42:論理合成
ルールファイル、 43ニ一時ファイル、 44ニスキヤン 論理ファイル、45 ニスキャンマツプファイル。 (a) 第 図 第 図 第 5 図 (a) 第 図(その2) (b) 第 図 1 2 第 図(その1)

Claims (1)

    【特許請求の範囲】
  1. 1、通常論埋設計と並行して行われるスキャン論理設計
    を自動生成する方法において、複数のスキャン制御方法
    を機能論理形式で記述した論理合成ルールファイルと、
    スキャンアドレスに対応するフリップフロップおよび該
    フリップフロップに適用するスキャン制御方法を示すス
    キャンコードを、表形式で記述したスキャンマップファ
    イルとを用い、該スキャンマップファイルに定義されて
    いるスキャンコードに対応するスキャン制御方法が各フ
    リップフロップに使用している機能論理モジュールに適
    用可能か否かを、上記論理合成ルールファイルのフリッ
    プフロップ接続情報にもとづきチェックすることにより
    、スキャン論理を機能論理形式で生成し、生成された論
    理を出力することを特徴とするスキャン論理の自動生成
    方法。
JP1251851A 1989-09-29 1989-09-29 スキャン論理の自動生成方法 Pending JPH03116278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1251851A JPH03116278A (ja) 1989-09-29 1989-09-29 スキャン論理の自動生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1251851A JPH03116278A (ja) 1989-09-29 1989-09-29 スキャン論理の自動生成方法

Publications (1)

Publication Number Publication Date
JPH03116278A true JPH03116278A (ja) 1991-05-17

Family

ID=17228866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1251851A Pending JPH03116278A (ja) 1989-09-29 1989-09-29 スキャン論理の自動生成方法

Country Status (1)

Country Link
JP (1) JPH03116278A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314315A (ja) * 1993-04-30 1994-11-08 Nec Corp 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314315A (ja) * 1993-04-30 1994-11-08 Nec Corp 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置

Similar Documents

Publication Publication Date Title
JPS59161744A (ja) 情報処理装置のスキヤン方式
JPH0743429A (ja) 物理アドレス変換回路
US6701510B2 (en) Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern
CN112164413A (zh) 电子熔丝电路
US6099579A (en) Method and apparatus for checking asynchronous HDL circuit designs
JP3322303B2 (ja) 半導体記憶装置
US6711728B1 (en) Function synthesizing method and apparatus, and recording medium on which program of said method is recorded
JPS6149702B2 (ja)
JP4151241B2 (ja) 半導体試験装置のピンレジスタ回路
US20050240849A1 (en) Method of testing apparatus having master logic unit and slave logic unit
CN112530500A (zh) 电子熔丝烧入电路以及电子熔丝烧入方法
JP4219655B2 (ja) デバイス間結線チェック方法
JPWO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
JP2692813B2 (ja) スキャン化回路変換方法
US6336199B1 (en) Computer-readable recording medium storing a method of masking or modifying output events of bi-directional signals in an event-format test pattern file for a semiconductor integrated circuit
JP2940207B2 (ja) 圧縮パターン生成方式
JP3254781B2 (ja) 半導体装置
CN118982001A (zh) Arxml文件生成方法、装置、电子设备及程序产品
JPH03202790A (ja) テストパターン生成方法
JP2000105782A (ja) I/o部分回路自動生成システム及びその方法ならびにi/o部分回路自動生成プログラムを格納した記憶媒体
JPH0690266B2 (ja) 半導体集積回路装置
KR20040046477A (ko) 시스템온칩 시험 회로 및 시험 방법
JPS622337B2 (ja)
JPS5917720A (ja) テスト機能を持つ逐次比較型a/d変換器
JP2006030169A (ja) 生成装置、生成方法、その生成方法をコンピュータに実行させることが可能なプログラム、及びそのプログラムを記録した記録媒体