JPH03116847A - フィルム基板の製造方法 - Google Patents
フィルム基板の製造方法Info
- Publication number
- JPH03116847A JPH03116847A JP1252404A JP25240489A JPH03116847A JP H03116847 A JPH03116847 A JP H03116847A JP 1252404 A JP1252404 A JP 1252404A JP 25240489 A JP25240489 A JP 25240489A JP H03116847 A JPH03116847 A JP H03116847A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- film
- base film
- wiring leads
- device hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はフィルム基゛板の製造方法に関する。
［従来の技術］
従来、フィルム基板においては、接着剤を用いてベース
フィルムに金属箔を接着した三層構造のものが知られて
いる。この種のフィルム基板は、ベースフィルムに金属
箔を接着剤で接着し、この金属箔をフォトリングラフィ
法により所定形状にパターニングして配線リードを形成
している。
フィルムに金属箔を接着した三層構造のものが知られて
いる。この種のフィルム基板は、ベースフィルムに金属
箔を接着剤で接着し、この金属箔をフォトリングラフィ
法により所定形状にパターニングして配線リードを形成
している。
［発明が解決するための課題１
しかし、上述したフィルム基板においては、配線リード
がファインピッチ化すると金属箔を接着する接着剤の接
着力が不足する。特に、接着剤は半導体チップ等のデバ
イスをボンディングする際に加熱されると接着力が弱ま
るため、配線リードが位置ズレを起し、ピッチの不均一
、短＃５等の問題が生じる。また、接着剤は一般に絶縁
抵抗が小さいため、ファインピッチ化すると配線リード
間の電気抵抗が不足し、動作上に問題が生じる。
がファインピッチ化すると金属箔を接着する接着剤の接
着力が不足する。特に、接着剤は半導体チップ等のデバ
イスをボンディングする際に加熱されると接着力が弱ま
るため、配線リードが位置ズレを起し、ピッチの不均一
、短＃５等の問題が生じる。また、接着剤は一般に絶縁
抵抗が小さいため、ファインピッチ化すると配線リード
間の電気抵抗が不足し、動作上に問題が生じる。
この発明の目的は、接着剤を用いずに、ベースフィルム
に配線リードを直接形成でき、かつべ−スフィルムのデ
バイスホール内に配線リードを突出させて半導体チップ
等のデバイスを良好にポンディングすることのできるフ
ィルム基板の製造方法を提供することである。
に配線リードを直接形成でき、かつべ−スフィルムのデ
バイスホール内に配線リードを突出させて半導体チップ
等のデバイスを良好にポンディングすることのできるフ
ィルム基板の製造方法を提供することである。
［課題を解決するための手段］
この発明は丘述した目的を達成するために、ベースフィ
ルムに形成されたデバイスホールをエツチング可能なシ
ートで塞ぎ、この後、ベースフィルムおよびシート上に
メッキを施して所定形状の配線リードをパターン形成し
、しかる後、前記デバイスホールを塞ぐシートを取り除
くことにある。
ルムに形成されたデバイスホールをエツチング可能なシ
ートで塞ぎ、この後、ベースフィルムおよびシート上に
メッキを施して所定形状の配線リードをパターン形成し
、しかる後、前記デバイスホールを塞ぐシートを取り除
くことにある。
［作 用］
この発明によれば、接着剤を用いずに、メッキ層からな
る配線リードをベースフィルムに形成するので、配線リ
ードがファインピッチ化しても。
る配線リードをベースフィルムに形成するので、配線リ
ードがファインピッチ化しても。
充分な接着力を確保することができる。このため、半導
体チップ等のデバイスをポンディングする際の加熱によ
って配線リードが位ｎズレし難く、ピッチの不均一、短
絡等を防ぐことができる。しかも、接着剤を用いないの
で、従来のような接着剤による電気抵抗の不足によって
生じる動作上の問題等をも解消することができる。特に
。
体チップ等のデバイスをポンディングする際の加熱によ
って配線リードが位ｎズレし難く、ピッチの不均一、短
絡等を防ぐことができる。しかも、接着剤を用いないの
で、従来のような接着剤による電気抵抗の不足によって
生じる動作上の問題等をも解消することができる。特に
。
デバイスホール内に配線リードを突出させることができ
るので、半導体チップ等のデバイスをＴＡＢ （Ｔａｐ
ｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式等によ
り良好にポンディングすることができる。
るので、半導体チップ等のデバイスをＴＡＢ （Ｔａｐ
ｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式等によ
り良好にポンディングすることができる。
［実施例］
以下、第１図〜第８図を参照して、この発明の第１実施
例を説明する。
例を説明する。
まず、第１図に示すように、ベースフィルムｌにデバイ
スホール２を形成する。このベースフィルムｌはポリイ
ミドやポリエステル等の樹脂よりなり、厚さは５０〜１
１００ＪＬ程度である。デバイスホール２はＩＣチップ
等のデバイスが挿入する上下に貫通した孔であり、プレ
ス等の機械加工によって形成されるが、エツチング等の
化学的処理によって形成することもできる。
スホール２を形成する。このベースフィルムｌはポリイ
ミドやポリエステル等の樹脂よりなり、厚さは５０〜１
１００ＪＬ程度である。デバイスホール２はＩＣチップ
等のデバイスが挿入する上下に貫通した孔であり、プレ
ス等の機械加工によって形成されるが、エツチング等の
化学的処理によって形成することもできる。
次に、第２図に示すように、ベースフィルム１の上面に
エツチング回部なドライシート３をラミネートする。こ
のドライシート３は感光性を有するポリイミド系樹脂よ
りなり、その厚さはｌＯ〜３０ｐｔ−ｍ８度である。
エツチング回部なドライシート３をラミネートする。こ
のドライシート３は感光性を有するポリイミド系樹脂よ
りなり、その厚さはｌＯ〜３０ｐｔ−ｍ８度である。
そして、フォトマスク（図示せず）を介してドライシー
ト３を露光し現像する。すると、第３図に示すように、
ドライシート３の不要な部分が除去され、デバイスホー
ル２と対応する部分にドライシート３が残りデバイスホ
ール２を塞ぐ。
ト３を露光し現像する。すると、第３図に示すように、
ドライシート３の不要な部分が除去され、デバイスホー
ル２と対応する部分にドライシート３が残りデバイスホ
ール２を塞ぐ。
この後、ベースフィルムｌおよびドライシート３の表面
に銅等の金属薄ＷＪ４を蒸着またはスパッタリング等に
より被着する。この金属薄膜４は後述するメッキ層５の
下地層となるものであり。
に銅等の金属薄ＷＪ４を蒸着またはスパッタリング等に
より被着する。この金属薄膜４は後述するメッキ層５の
下地層となるものであり。
ベースフィルムｌの表面に充分な接合強度をもって形成
される。なお、金属薄膜４はメッキ層５と同じ金属が望
ましいが、これに限られない。
される。なお、金属薄膜４はメッキ層５と同じ金属が望
ましいが、これに限られない。
次いで、第４図に示すように、金属薄膜４の表面に電解
メッキによりメッキ層５を２０〜４０ＪＬｍ程度の厚さ
に形成する。このメッキ層５は下地層である金属薄膜４
によりベースフィルムｌに対して充分な接合強度で形成
される。この場合、このメッキ層５は上述した金属薄１
ｇ１４と同じ金属材料であれば特に接合強度が高くなる
が、異なる金属材料であって差し支えない。
メッキによりメッキ層５を２０〜４０ＪＬｍ程度の厚さ
に形成する。このメッキ層５は下地層である金属薄膜４
によりベースフィルムｌに対して充分な接合強度で形成
される。この場合、このメッキ層５は上述した金属薄１
ｇ１４と同じ金属材料であれば特に接合強度が高くなる
が、異なる金属材料であって差し支えない。
この後、第５図に示すように、メッキ層５上にフォトレ
ジスト６を塗布し、露光して現像することにより、フォ
トレジスト６の不要な部分を除去して、フォトレジスト
６を所定の形状すなわち後述する配線リード７と同じ形
状にパターン形成する。
ジスト６を塗布し、露光して現像することにより、フォ
トレジスト６の不要な部分を除去して、フォトレジスト
６を所定の形状すなわち後述する配線リード７と同じ形
状にパターン形成する。
そして、第６図に示すように、パターン形成されたフォ
トレジスト６をマスクとしてメッキ層５および金属薄膜
４を順次エツチングして不要な部分を除去する。この場
合、メッキ層５と金属薄膜４が同じ金属材料であれば、
１回のエツチングで除去することができるが、異なる材
料であれば、各層５．４ごとに順にエツチングすればよ
い、この結果、メッキ層５と金属Ｆ１膜４からなる配線
リード７が所定形状にパターン形成される。
トレジスト６をマスクとしてメッキ層５および金属薄膜
４を順次エツチングして不要な部分を除去する。この場
合、メッキ層５と金属薄膜４が同じ金属材料であれば、
１回のエツチングで除去することができるが、異なる材
料であれば、各層５．４ごとに順にエツチングすればよ
い、この結果、メッキ層５と金属Ｆ１膜４からなる配線
リード７が所定形状にパターン形成される。
しかる後、第７図に示すように、メッキ層５上のフォト
レジスト６をエツチングにより除去するとともに、デバ
イスホール２を塞ぐドライシート３をエツチングにより
除去する。この場合にも、フォトレジスト６とドライシ
ート３が同じ感光性材料であれば、１回のエツチングで
両者を除去することができる。これにより、ベースフィ
ルムｌ上に配線リード７が形成され、かつ配線リード７
のインナーリード部がデバイスホール２内に突出したフ
ィルム基板が得られる。
レジスト６をエツチングにより除去するとともに、デバ
イスホール２を塞ぐドライシート３をエツチングにより
除去する。この場合にも、フォトレジスト６とドライシ
ート３が同じ感光性材料であれば、１回のエツチングで
両者を除去することができる。これにより、ベースフィ
ルムｌ上に配線リード７が形成され、かつ配線リード７
のインナーリード部がデバイスホール２内に突出したフ
ィルム基板が得られる。
そして、このフィルム基板には第８図に示すように、Ｉ
Ｃチップ８がＴＡＢ方式によりポンディングされてま１
止樹脂９により月止される。この場合には、ＩＣチップ
８をベースフィルム１の下方よりデバイスホール２内に
挿入し、ＩＣチップ８のバンプ電極ｌＯを配−線リード
７の各インナーリード部に対応させて熱圧治具（図示せ
ず）で熱圧する。すると、配線リード７のインナーリー
ド部が折り曲げられてＩＣチップ８の各バンプ電極ｌＯ
にポンディングされる。このとき、配線り−ド７はベー
スフィルムｌに対してメッキ層５が金ＰＡ薄膜４により
充分な接合力をもって形成されているので、熱圧治具に
よる加熱によって配線り−ド７が位置ズレを起すことが
ない、そのため、配線リード７のピッチが不均一になっ
たり、ｍ絡したりすることがなく、極めて良好にＩＣチ
ップ８をポンディングすることができる。なお、このフ
ィルム基板では、従来のような接着剤による電気抵抗の
不足によって生じる動作上の問題をも解消できることは
言うまでもない。
Ｃチップ８がＴＡＢ方式によりポンディングされてま１
止樹脂９により月止される。この場合には、ＩＣチップ
８をベースフィルム１の下方よりデバイスホール２内に
挿入し、ＩＣチップ８のバンプ電極ｌＯを配−線リード
７の各インナーリード部に対応させて熱圧治具（図示せ
ず）で熱圧する。すると、配線リード７のインナーリー
ド部が折り曲げられてＩＣチップ８の各バンプ電極ｌＯ
にポンディングされる。このとき、配線り−ド７はベー
スフィルムｌに対してメッキ層５が金ＰＡ薄膜４により
充分な接合力をもって形成されているので、熱圧治具に
よる加熱によって配線り−ド７が位置ズレを起すことが
ない、そのため、配線リード７のピッチが不均一になっ
たり、ｍ絡したりすることがなく、極めて良好にＩＣチ
ップ８をポンディングすることができる。なお、このフ
ィルム基板では、従来のような接着剤による電気抵抗の
不足によって生じる動作上の問題をも解消できることは
言うまでもない。
次に、第９図〜第１５図を参照して、第２実施例を説明
する。この場合、上述した第１実施例と同一部分には同
一符号を付し、その説明は省略する。
する。この場合、上述した第１実施例と同一部分には同
一符号を付し、その説明は省略する。
まず、第９図に示すようにベースフィルムｌにデバイス
ホール２を形成し、第１０図に示すようにベースフィル
ム１の上面にエツチング可能なドライシート３をラミネ
ートする。そして、上述した第１実施例と同様に、フォ
トマスクを介してドライシート３を露光し現像すること
により、第１１図に示すように、デバイスホール２と対
応する部分にドライシート３を歿してデバイスホール２
を塞ぐ、この後、ベースフィルム１２およびドライシー
ト３に、に下地層となる金Ｊｉ！１１１！Ｉ４を蒸着ま
たはスパッタリングにより被着する。しかる後、金属薄
膜４上にメッキレジスト１１を印刷により配線リード７
と対応するリード形成領域外に設ける。
ホール２を形成し、第１０図に示すようにベースフィル
ム１の上面にエツチング可能なドライシート３をラミネ
ートする。そして、上述した第１実施例と同様に、フォ
トマスクを介してドライシート３を露光し現像すること
により、第１１図に示すように、デバイスホール２と対
応する部分にドライシート３を歿してデバイスホール２
を塞ぐ、この後、ベースフィルム１２およびドライシー
ト３に、に下地層となる金Ｊｉ！１１１！Ｉ４を蒸着ま
たはスパッタリングにより被着する。しかる後、金属薄
膜４上にメッキレジスト１１を印刷により配線リード７
と対応するリード形成領域外に設ける。
次に、第１２図に示すように、金属薄！ｉ４上に電解メ
ッキによりメッキ層１２を形成する。このメッキ層１２
はメッキレジスト１１がマスクとなり、金属薄膜４上の
配線リード７と対応するリード形成領域に形成される。
ッキによりメッキ層１２を形成する。このメッキ層１２
はメッキレジスト１１がマスクとなり、金属薄膜４上の
配線リード７と対応するリード形成領域に形成される。
この場合、メッキ層１２は後工程でエツチングされる分
を見込んで金属薄膜４の厚さ分だけ厚く形成しておく。
を見込んで金属薄膜４の厚さ分だけ厚く形成しておく。
この後、第１３図に示すようにメッキレジスト１１をエ
ツチングして除去する。この際、平面図として図示はし
ないが、金属薄！Ｉ４はベースフィルムｌとドライシー
ト３の上面全体に被着され、また、メッキ層１２は配線
リード７と対応するリード形成領域にのみ形成されてい
る。従って。
ツチングして除去する。この際、平面図として図示はし
ないが、金属薄！Ｉ４はベースフィルムｌとドライシー
ト３の上面全体に被着され、また、メッキ層１２は配線
リード７と対応するリード形成領域にのみ形成されてい
る。従って。
各リード形成領域ＪＪｎに存在する金ｆ１薄膜を取り除
く必要があり、ここで、高速エツチング処理を行なう、
つまり、第１４図に示すように金属薄膜４のみが除去さ
れる程度に極く短時間、メッキ層１２および金属薄膜４
をエツチング液に曝す、このとき、メッキ層１２も金ｍ
Ｉ％ｊＭ４と同じ厚さだけエツチングされるが、上述し
たように金属薄膜４の厚さ分だけ厚く形成されているの
で、所定の厚さ（例えば、２０〜４０ｇｍ程度）に形成
される。
く必要があり、ここで、高速エツチング処理を行なう、
つまり、第１４図に示すように金属薄膜４のみが除去さ
れる程度に極く短時間、メッキ層１２および金属薄膜４
をエツチング液に曝す、このとき、メッキ層１２も金ｍ
Ｉ％ｊＭ４と同じ厚さだけエツチングされるが、上述し
たように金属薄膜４の厚さ分だけ厚く形成されているの
で、所定の厚さ（例えば、２０〜４０ｇｍ程度）に形成
される。
これにより、メッキ層１２と金属薄Ｆｍ４からなる配線
リード７が形成される。
リード７が形成される。
そして、第１５図に示すように、ドライシート３をエツ
チングして除去すると、第１実施例と同様、ベースフィ
ルム１に配線リード７が形成され、かつデバイスホール
２内に配線リード７が突出したフィルム基板を得ること
ができる。
チングして除去すると、第１実施例と同様、ベースフィ
ルム１に配線リード７が形成され、かつデバイスホール
２内に配線リード７が突出したフィルム基板を得ること
ができる。
なお、上述の方法は両面配線基板を装造する場合にも適
用できるものであり１次に、第１６図〜第２２図を参照
して、第３実施例としてその製造方法を説明する。この
場合にも、前述した第１実施例と同一部分には同一符号
を付し、その説明は省略する。
用できるものであり１次に、第１６図〜第２２図を参照
して、第３実施例としてその製造方法を説明する。この
場合にも、前述した第１実施例と同一部分には同一符号
を付し、その説明は省略する。
まず、第１６図に示すように、鋭利な先端を有するｅ属
針を用いてベースフィルム１にデバイスホール２および
スルーホール１３・・・を形成する。
針を用いてベースフィルム１にデバイスホール２および
スルーホール１３・・・を形成する。
この場合、スルーホール１３は鋭利な先端を有する金属
針を用いて直径０．１ｍｍ程度のテーパ状に形成される
。そして、第１７図に示すように、ベースフィルムｌの
上下面にドライシート３．３をラミネートする。しかる
後、上下の各ドライシート３．３を交互に露光して現像
することにより、第１８図に示すように、デバイスホー
ル２と対応する部分にドライシート３．３を歿してデバ
イスホール２の上下を塞ぐ。この後、ベースフィルムｌ
の上下面および上下の各ドライシート３．３の表面に金
属薄膜４，４を薄着またはスパッタリングにより被着す
る。この場合、蒸着またはスパッタリングはベースフィ
ルムｌの上下面から行われ、スルーホールエ３の内面に
も回持に金属薄１模４が被着される。
針を用いて直径０．１ｍｍ程度のテーパ状に形成される
。そして、第１７図に示すように、ベースフィルムｌの
上下面にドライシート３．３をラミネートする。しかる
後、上下の各ドライシート３．３を交互に露光して現像
することにより、第１８図に示すように、デバイスホー
ル２と対応する部分にドライシート３．３を歿してデバ
イスホール２の上下を塞ぐ。この後、ベースフィルムｌ
の上下面および上下の各ドライシート３．３の表面に金
属薄膜４，４を薄着またはスパッタリングにより被着す
る。この場合、蒸着またはスパッタリングはベースフィ
ルムｌの上下面から行われ、スルーホールエ３の内面に
も回持に金属薄１模４が被着される。
この後、第１９図に示すように、−上下の金ＩＩｓ ＋
８１１模４．４の表面に電解メッキによりメッキ層１４
．１４を所定の厚さ（例えば、２０〜４０μｍ程度）に
形成する。この場合には、スルーホール１３の内面に金
属薄膜４が形成されているので。
８１１模４．４の表面に電解メッキによりメッキ層１４
．１４を所定の厚さ（例えば、２０〜４０μｍ程度）に
形成する。この場合には、スルーホール１３の内面に金
属薄膜４が形成されているので。
スルーホール１３内にも確実にメー７キが施され、上下
のメッキ層１４．１４は確実に導通して接続される。
のメッキ層１４．１４は確実に導通して接続される。
次に、第２０図に示すように、上下のメッキ層１４．１
４の表面にフォトレジスト１５．１５を塗布し、それぞ
れ−上下で異なるフォトマスクを用いて露光し現像する
ことにより、フォトレジスト１５．１５を異なる形状に
パターン形成する。この場合、上側のフォトレジスト１
５は少なくともデバイスホール２およびスルーホールエ
３と対応する箇所に形成され、下側のフォトレジスト１
５はスルーホール１３と対応する箇所に形成されるが、
デバイスホール２と対応する箇所には形成されない。
４の表面にフォトレジスト１５．１５を塗布し、それぞ
れ−上下で異なるフォトマスクを用いて露光し現像する
ことにより、フォトレジスト１５．１５を異なる形状に
パターン形成する。この場合、上側のフォトレジスト１
５は少なくともデバイスホール２およびスルーホールエ
３と対応する箇所に形成され、下側のフォトレジスト１
５はスルーホール１３と対応する箇所に形成されるが、
デバイスホール２と対応する箇所には形成されない。
そして、第２１図に示すように、フォトレジス）１５．
１５をマスクとしてメッキ層１４．１４および金属薄膜
４，４を順次エツチングして不要な部分を除去する。こ
れにより、ベースフィルムｌの上下面にそれぞれメッキ
層１４と金属薄膜４からなる配線リード７および接続リ
ード１７が形ＩＯ＆される。これら上下の配線リード７
および接続リード１７はスルーホール１３の箇所で相互
に接続されている。
１５をマスクとしてメッキ層１４．１４および金属薄膜
４，４を順次エツチングして不要な部分を除去する。こ
れにより、ベースフィルムｌの上下面にそれぞれメッキ
層１４と金属薄膜４からなる配線リード７および接続リ
ード１７が形ＩＯ＆される。これら上下の配線リード７
および接続リード１７はスルーホール１３の箇所で相互
に接続されている。
この後、第２２図に示すように、上下のメッキ層１４．
１４の表面からフォトレジスト１５゜１５をエツチング
により除去するとともに２デバイスホール２の上下を塞
ぐドライシート３，３をエツチングにより除去する。こ
れにより、ベースフィルムｌの上下面に配線リード７お
よび接続リード１７がスルーホール１３の箇所で相互に
接続され、かつ配線リード７がデバイスホール２の内側
に向けて突出した両面フィルム基板を得ることができる
。
１４の表面からフォトレジスト１５゜１５をエツチング
により除去するとともに２デバイスホール２の上下を塞
ぐドライシート３，３をエツチングにより除去する。こ
れにより、ベースフィルムｌの上下面に配線リード７お
よび接続リード１７がスルーホール１３の箇所で相互に
接続され、かつ配線リード７がデバイスホール２の内側
に向けて突出した両面フィルム基板を得ることができる
。
なお、この発明はＬ述した各実施例に限定されるもので
はない０例えば、両面フィルム基板は第２実施例と同じ
方法で形成することもできる。また、メッキ層の下＃！
、層となる金属薄膜４は蒸着やスパッタリング以外に、
無電解メッキ等で形成してもよい。
はない０例えば、両面フィルム基板は第２実施例と同じ
方法で形成することもできる。また、メッキ層の下＃！
、層となる金属薄膜４は蒸着やスパッタリング以外に、
無電解メッキ等で形成してもよい。
［発明の効果〕
以上詳細に説明したように、この発明によれば、接着剤
を用いずに、メッキ層からなる配線リードをベースフィ
ルムに形成するので、配線リードがファインピッチ化し
ても、充分な接着力を確保することができる。しかも、
接着剤を用いないので、従来のような接着剤による電気
抵抗の不足によって生じる動作りの問題等をも解消する
ことができる。特に、デバイスホールをエツチング可能
なシートで塞ぎ、このシート上に配線リードを形成した
後、このシートをエツチングして除去することにより、
デバイスホール内に配線リードを突出させることができ
るので、半導体チップ等のデバイスをＴＡＢ方式等によ
り良好にボンディングすることができる。
を用いずに、メッキ層からなる配線リードをベースフィ
ルムに形成するので、配線リードがファインピッチ化し
ても、充分な接着力を確保することができる。しかも、
接着剤を用いないので、従来のような接着剤による電気
抵抗の不足によって生じる動作りの問題等をも解消する
ことができる。特に、デバイスホールをエツチング可能
なシートで塞ぎ、このシート上に配線リードを形成した
後、このシートをエツチングして除去することにより、
デバイスホール内に配線リードを突出させることができ
るので、半導体チップ等のデバイスをＴＡＢ方式等によ
り良好にボンディングすることができる。
第１図〜第８図はこの発明の第１実施例のフィルム基板
の製造工程を示す各断面図、第９図〜第１５図は第２実
施例のフィルム基板の製造工程を示す各断面図、第１６
図〜第２２図は第３実施例の両面フィルム基板の製造工
程を示す各断面図である。 ｌ・・・・・・ベースフィルム、２・・・・・・デバイ
スホール、３・・・・・・ドライシー）、５，１２．１
４・・・・・・メッキ層、７・・・・・・配線リード。 特 許 出 願 人 カシオ計算機株式会社 第 図 ３Ｐライ已−ト 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 ０ 図 ３ ） 第 １ 図 第 ２ 図 第 ３ 図 第１４ 図 第 ５ 図 第１６ 図 第 ７ 図 第 ９ 図 第２０ 図 第２１ 図 第２２ 図
の製造工程を示す各断面図、第９図〜第１５図は第２実
施例のフィルム基板の製造工程を示す各断面図、第１６
図〜第２２図は第３実施例の両面フィルム基板の製造工
程を示す各断面図である。 ｌ・・・・・・ベースフィルム、２・・・・・・デバイ
スホール、３・・・・・・ドライシー）、５，１２．１
４・・・・・・メッキ層、７・・・・・・配線リード。 特 許 出 願 人 カシオ計算機株式会社 第 図 ３Ｐライ已−ト 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 ０ 図 ３ ） 第 １ 図 第 ２ 図 第 ３ 図 第１４ 図 第 ５ 図 第１６ 図 第 ７ 図 第 ９ 図 第２０ 図 第２１ 図 第２２ 図
Claims (1)
- 【特許請求の範囲】 ベースフィルムに形成されたデバイスホールをエッチン
グ可能なシートで塞ぐ工程と、 前記ベースフィルムおよび前記シート上にメッキを施し
て所定形状の配線リードをパターン形成する工程と、 前記デバイスホールを塞ぐ前記シートを取り除く工程と
、 からなるフィルム基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1252404A JPH03116847A (ja) | 1989-09-29 | 1989-09-29 | フィルム基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1252404A JPH03116847A (ja) | 1989-09-29 | 1989-09-29 | フィルム基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116847A true JPH03116847A (ja) | 1991-05-17 |
Family
ID=17236870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1252404A Pending JPH03116847A (ja) | 1989-09-29 | 1989-09-29 | フィルム基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11207507B2 (en) | 2011-08-20 | 2021-12-28 | Advanced Medical Balloons Gmbh | Device for the trans-anal drainage of stool from the rectum of a patient and/or for the trans-anal application of inflowing liquid through a catheter-like element |
| US11324932B2 (en) | 2011-08-20 | 2022-05-10 | Advanced Medical Balloons Gmbh | Trans-anal inflow catheter for intermittently triggering a reflex-coordinated defecation |
-
1989
- 1989-09-29 JP JP1252404A patent/JPH03116847A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11207507B2 (en) | 2011-08-20 | 2021-12-28 | Advanced Medical Balloons Gmbh | Device for the trans-anal drainage of stool from the rectum of a patient and/or for the trans-anal application of inflowing liquid through a catheter-like element |
| US11324932B2 (en) | 2011-08-20 | 2022-05-10 | Advanced Medical Balloons Gmbh | Trans-anal inflow catheter for intermittently triggering a reflex-coordinated defecation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04355086A (ja) | 電気接続要素の製造方法 | |
| KR920005070B1 (ko) | 양면배선기판의 제조방법 | |
| KR19980087404A (ko) | 리드 프레임, 그 제조 방법, 반도체 장치 및 그 제조 방법 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| JP4477213B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JPH0217948B2 (ja) | ||
| KR100794544B1 (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| JP2007517410A (ja) | パターン回路およびその製造方法 | |
| JPH03276512A (ja) | 異方性導電膜およびその製造方法 | |
| JPH10270815A (ja) | 配線基板及びその製造方法 | |
| EP0932328A1 (en) | Substrate for mounting electronic part and process for manufacturing the same | |
| TW201927090A (zh) | 佈線板及其製造方法 | |
| US6777314B2 (en) | Method of forming electrolytic contact pads including layers of copper, nickel, and gold | |
| US5766499A (en) | Method of making a circuitized substrate | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP3444787B2 (ja) | 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法 | |
| SU1056484A2 (ru) | Способ изготовлени многослойных печатных плат | |
| JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
| CN120358678A (zh) | Ic载板及其制备方法 | |
| JPH11261225A (ja) | 多層配線板の製造方法 | |
| JPH05183272A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JPH06140473A (ja) | バンプ付きテープの製造方法 | |
| CN112672542A (zh) | 一种电路板的制作方法及电路板 | |
| JPH03244185A (ja) | 導体パターンの形成方法 | |
| JP2000031612A (ja) | 配線基板 |