JPH03117235A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH03117235A JPH03117235A JP1254417A JP25441789A JPH03117235A JP H03117235 A JPH03117235 A JP H03117235A JP 1254417 A JP1254417 A JP 1254417A JP 25441789 A JP25441789 A JP 25441789A JP H03117235 A JPH03117235 A JP H03117235A
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- synchronization
- frame
- byte
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 abstract description 14
- 238000011084 recovery Methods 0.000 abstract description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明はフレーム同期バイトにより同期を確立するデジ
タル伝送方式、特にフレーム同期回路に関する。
タル伝送方式、特にフレーム同期回路に関する。
〔従来の技術］
この種のフレーム同期回路には第２図に示すような回路
構成のものがある。図において、３はシフトレジスタ、
４は直並列変換用フリップフロップ、５は１７８分周カ
ウンタ、６は８×８マトリクススイツチ、８はフレーム
同期バタン検出器、１２゜１５、１６．１７はゲート回
路、ｌＯは同期保護回路、１３はフレームカウンタ、１
４はマトリクススイッチ制御回路である。このものは第
２図に示すように、変換後の回路中に８×８マトリクス
スイツチ６を有し、該スイッチ６の一部出力よりフレー
ム同期パタンを検出するバタン検出器８を有し、バタン
照合の結果、受信バタンとフレーム同期バタンが一致し
ている場合は同期とみなし、不一致の場合は８Ｘ８マト
リクススイツチ６とフレームカウンタ１３を制御し、受
信バタンとフレーム同期パタンが一致するまでフレーム
同期パタンを探索する過程を繰り返す方式が取られてい
た。
構成のものがある。図において、３はシフトレジスタ、
４は直並列変換用フリップフロップ、５は１７８分周カ
ウンタ、６は８×８マトリクススイツチ、８はフレーム
同期バタン検出器、１２゜１５、１６．１７はゲート回
路、ｌＯは同期保護回路、１３はフレームカウンタ、１
４はマトリクススイッチ制御回路である。このものは第
２図に示すように、変換後の回路中に８×８マトリクス
スイツチ６を有し、該スイッチ６の一部出力よりフレー
ム同期パタンを検出するバタン検出器８を有し、バタン
照合の結果、受信バタンとフレーム同期バタンが一致し
ている場合は同期とみなし、不一致の場合は８Ｘ８マト
リクススイツチ６とフレームカウンタ１３を制御し、受
信バタンとフレーム同期パタンが一致するまでフレーム
同期パタンを探索する過程を繰り返す方式が取られてい
た。
上述した従来のフレーム同期回路に用いられるフレーム
同期バタン検出器８は同期確立後のバタンを検出するも
のであり、同期が未確立Ｍ−様にバタン不一致を出力す
るだけである。即ち、この回路ではバイト同期とフレー
ム同期を同時に取るため、バイト同期が確立する以前に
フレームバタンを検出しようとしてもフレーム同期はと
れない。バイト同期を確立するには、８×８マトリクス
スイツチ６によりバイト同期をとることが必要である。
同期バタン検出器８は同期確立後のバタンを検出するも
のであり、同期が未確立Ｍ−様にバタン不一致を出力す
るだけである。即ち、この回路ではバイト同期とフレー
ム同期を同時に取るため、バイト同期が確立する以前に
フレームバタンを検出しようとしてもフレーム同期はと
れない。バイト同期を確立するには、８×８マトリクス
スイツチ６によりバイト同期をとることが必要である。
バイト多層方式においてはバーストフレーム構成が構成
上有利である。バーストフレームを考えた場合、フレー
ムは１回期に１回しかないため、バイト同期検出同期も
ｌフレームに１度しかできないことになり、フレーム同
期復帰に時間がかかるという欠点があった。フレーム同
期復帰時Ｔは最悪復帰過程でフレーム同期の８倍かかる
。
上有利である。バーストフレームを考えた場合、フレー
ムは１回期に１回しかないため、バイト同期検出同期も
ｌフレームに１度しかできないことになり、フレーム同
期復帰に時間がかかるという欠点があった。フレーム同
期復帰時Ｔは最悪復帰過程でフレーム同期の８倍かかる
。
本発明の目的は前記課題を解決したフレーム同期回路を
提供することにある。
提供することにある。
前記目的を達成するため、本発明に係るフレーム同期回
路は、フレーム同期バイトによりフレーム同期を確立す
る伝送方式において、伝送路信号を直並列変換する手段
と、直並列変換された並列信号系列からビット同期状態
及びビットズレが生じた状態でのそれぞれのフレーム同
期バイトパタンを検出しその検出信号に基づいてフレー
ム同期を確立する手段とを有するものである。
路は、フレーム同期バイトによりフレーム同期を確立す
る伝送方式において、伝送路信号を直並列変換する手段
と、直並列変換された並列信号系列からビット同期状態
及びビットズレが生じた状態でのそれぞれのフレーム同
期バイトパタンを検出しその検出信号に基づいてフレー
ム同期を確立する手段とを有するものである。
［実施例］
以下、本発明の一実施例を図により説明する。
第１図は本発明の一実施例を示すブロック図である。
図において、本発明のフレーム同期回路はフレーム同期
バタン照合器として、バイト同期が確立した状態のフレ
ーム同期バタン並びにバイト非同期状態のフレーム同期
バタンが作るバタンを全て検出するフレーム同期バタン
検出器８、〜８．を用い、さらに該バタン検出器８．〜
８．の出力により８×８マトリクススイツチ６の出力を
予め定めたチャネル位置に設定し直すフレーム同期位置
検出器９及び保護回路並びにマトリクススイッチ制御回
路１４を有するものである。本発明によれば、従来回路
のようにチャネル入替えを８フレームに亘って行う必要
がなくなり、−度フレームバタン集団に当れば即同期が
抛立（ただし、□当然保護段数分の時間はかかるが）す
ることとなる。
バタン照合器として、バイト同期が確立した状態のフレ
ーム同期バタン並びにバイト非同期状態のフレーム同期
バタンが作るバタンを全て検出するフレーム同期バタン
検出器８、〜８．を用い、さらに該バタン検出器８．〜
８．の出力により８×８マトリクススイツチ６の出力を
予め定めたチャネル位置に設定し直すフレーム同期位置
検出器９及び保護回路並びにマトリクススイッチ制御回
路１４を有するものである。本発明によれば、従来回路
のようにチャネル入替えを８フレームに亘って行う必要
がなくなり、−度フレームバタン集団に当れば即同期が
抛立（ただし、□当然保護段数分の時間はかかるが）す
ることとなる。
また、ｌは高速側のデータ系列が入力する端子、２は高
速側クロックが入力する端子、３はシフトレジスタ、４
は直並列変換回路用フリップフロップ、５はｌ／８分周
カウンタ、６は８Ｘ８マトリクススイツチ、７．〜７．
は８チヤネルのフリップフロップ、１１．１２はゲート
回路、１３はフレームカウンタである。
速側クロックが入力する端子、３はシフトレジスタ、４
は直並列変換回路用フリップフロップ、５はｌ／８分周
カウンタ、６は８Ｘ８マトリクススイツチ、７．〜７．
は８チヤネルのフリップフロップ、１１．１２はゲート
回路、１３はフレームカウンタである。
実施例において、フリップフロップ７、〜７．の出力よ
りフレーム同期バタン検出器８．〜８．にて、バイト同
期が確立した状態のフレーム同期バタン並びにバイト非
同期状態のフレーム同期バタンが作るバタンを全て検出
する。フレームバタンを検出したバタン検出器８．〜８
．によりマトリクススイッチ制御回路１４をリセットす
ることにより、即座にバイト同期が確立する。フレーム
同期位置検出器９によりフレーム同期が即時に確立する
。
りフレーム同期バタン検出器８．〜８．にて、バイト同
期が確立した状態のフレーム同期バタン並びにバイト非
同期状態のフレーム同期バタンが作るバタンを全て検出
する。フレームバタンを検出したバタン検出器８．〜８
．によりマトリクススイッチ制御回路１４をリセットす
ることにより、即座にバイト同期が確立する。フレーム
同期位置検出器９によりフレーム同期が即時に確立する
。
以上説明したように本発明は複数のフレーム同期バタン
検出器を設け、マトリクススイッチ制御回路をリセット
することにより、即時にバイト同期を確立することが可
能となり、フレーム同期復帰時間を短縮することが可能
となるという効果を有する。
検出器を設け、マトリクススイッチ制御回路をリセット
することにより、即時にバイト同期を確立することが可
能となり、フレーム同期復帰時間を短縮することが可能
となるという効果を有する。
第１図は本発明の一実施例を示すブロック図、第２図は
従来例を示すブロック図である。 ６・・・８×８マトリクススイツチ ８・・・フレーム同期バタン検出器 ９・・・フレーム同期位置検出器 ｌＯ・・・保護回路
従来例を示すブロック図である。 ６・・・８×８マトリクススイツチ ８・・・フレーム同期バタン検出器 ９・・・フレーム同期位置検出器 ｌＯ・・・保護回路
Claims (1)
- （１）フレーム同期バイトによりフレーム同期を確立す
る伝送方式において、伝送路信号を直並列変換する手段
と、直並列変換された並列信号系列からビット同期状態
及びビットズレが生じた状態でのそれぞれのフレーム同
期バイトパタンを検出しその検出信号に基づいてフレー
ム同期を確立する手段とを有することを特徴とするフレ
ーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254417A JPH03117235A (ja) | 1989-09-29 | 1989-09-29 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254417A JPH03117235A (ja) | 1989-09-29 | 1989-09-29 | フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03117235A true JPH03117235A (ja) | 1991-05-20 |
Family
ID=17264689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254417A Pending JPH03117235A (ja) | 1989-09-29 | 1989-09-29 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03117235A (ja) |
-
1989
- 1989-09-29 JP JP1254417A patent/JPH03117235A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4207329B2 (ja) | フレーム同期回路 | |
| JPS6323437A (ja) | 同期検出回路 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JP3411197B2 (ja) | 回線終端装置 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2776606B2 (ja) | フレーム同期装置 | |
| JPH0220937A (ja) | 同期検出回路 | |
| JPH01228337A (ja) | フレーム同期保護回路 | |
| JPS6251849A (ja) | Ｐｃｍ通信用後方動作型フレ−ム同期回路 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JPH02156743A (ja) | フレーム同期保護方式 | |
| JPH11187006A (ja) | Ｐｃｍディジタル通信装置 | |
| JPS61269599A (ja) | 時分割信号誤り検出方式 | |
| JPH01253335A (ja) | マルチフレーム同期検定方法 | |
| JPH06291757A (ja) | 同期保護回路 | |
| JPH01253336A (ja) | マルチフレーム同期検定回路 | |
| JPS6213142A (ja) | 受信制御方式 | |
| JPH04239832A (ja) | フレーム同期回路 | |
| JPH03108918A (ja) | デジタル伝送回路のフレーム同期検出方式 | |
| JPS6284635A (ja) | フレ−ム同期回路 | |
| JPH0823329A (ja) | フレーム同期回路 | |
| JPS63308429A (ja) | 同期符号方式 | |
| JPS63260332A (ja) | 同期方式 | |
| JPH02134939A (ja) | 入力データ同期回路 |