JPH03117367A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電源装置に関するものである。

従来の技術 従来より、外部電源の電圧がＡＣｌｏｏＶの時は低電圧
モード、またＡＣ２００Ｖの時は高電圧モードという具
合に装置の定格電圧を切り替えが可能な電源装置がある
。すなわち、単なるスイッチ操作によって回路構成を変
える事により、外部電源がＡＣｌｏｏＶ（７）場合でも
Ａ　Ｃ２００Ｖ（７）場合でもほぼ同じ大きさの直流電
圧を得る事が出来るように構成されたものである。以下
、第３図に基づいてこの種の電源装置の構成について説
明する。

第３図において、２０は整流ダイオードをブノッジ状に
接続して構成された整流器、１６および１７は倍電圧整
流の為の蓄電および平滑用のコンデンサである。コンデ
ンサ１６とコンデンサ１７は直列に接続され、それを整
流器２０の出力端に並列に接続している。Ａ、Ｂ、Ｃは
外部から電源を供給するための電源端子であり、そのう
ち端子Ａ、Ｂは整流器２０の入力端に繋がっており、ま
た端子Ｃはコンデンサ１６とコンデンサ１７との節点に
繋がっている。

２５は電圧検出回路である。電圧検出回路２５内におい
て、２２は入力交流電圧を整流する整流器、２３は整流
された電圧を平滑する平滑回路、２４は平滑された電圧
が基準電圧に達したがどうかを判別する比較手段である
。

以上のように構成されたものにおいて、定格電圧の切り
替えは次のようにする。

すなわち、定格電圧をＡＣｌｏｏＶとして使用する場合
には、端子Ｂと端子Ｃとを短絡させ、端子Ａと端子Ｂと
の間にＡＣｌｏｏＶの外部電源を供給する。

また定格電圧をＡＣ２００Ｖとして使用する場合には、
端子Ｂと端子Ｃの間は開放したままとし、端子Ａと端子
Ｂとの間にＡＣ２００Ｖの外部電源を供給する。

なお、電圧検出回路２５の一対の入力端子の内の一方は
前記端子Ａに、また他方は端子Ｃにそれぞれ接続されて
いる。従って定格電圧１００Ｖの時は、端子Ａと端子Ｂ
との間に印加された実効値１００Ｖの交流電圧が直接電
圧検出回路２５に加えられる。また定格電圧２００Ｖの
時には、前述のように端子Ｃはコンデンサ１６とコンデ
ンサ１７との節点に繋がっているので、電圧検出回路２
５へは端子Ａと、コンデンサ１６．１７の節点との間の
電圧が電圧検出回路２５に印加される。

第４図は本電源装置の定格電圧を１００Ｖに設定した時
の電圧検出回路２５に入力する電圧の波形であり、第５
図は本電源装置の定格電圧を２００ｖに設定した時の電
圧検出回路２５に入力する電圧の波形である。第４図の
定格電圧１００Ｖの場合と第５図の定格電圧２００ｖと
の場合では、ピーク値はほぼ等しいが、平均値は異なっ
ている。

発明が解決しようとする課題 しかしながらこのような構成では以下のような問題があ
る。すなわち、定格電圧を１００Ｖに設定した時には、
その定格電圧の例えば７５％で電圧検出出力を行ってい
たものが、定格電圧を２００ｖに設定した時には、その
定格電圧の例えば８５％ぐらいまで入力電圧が上がらな
いと比較手段２４にて基準電圧に届かず、電圧検出出力
を行わない。つまり、以上のような構成の電圧検出回路
では、定格電圧に対する検出電圧の割合が定格電圧の変
更にともなって変化してしまうという問題点を有してい
た。

これは、定格電圧を２００Ｖに設定した時には、電圧検
出回路２５に入力する電圧の整流後の波形が第５図に示
すように定格電圧を１００ｖに設定した特に比べて大き
く歪んでいるがらである。これでは平滑後の平均値は定
格電圧を１００Ｖに設定した時に比べて低下してしまい
、この電圧が比較手段２４に入力される事となる。従っ
て定格電圧を１００Ｖに設定した時と定格電圧を２００
ｖに設定した時で比較手段２４に入力される平滑後の電
圧に差が生じる。そしてこの現象によって、比較手段２
４が電圧検出出力を行った時、入力電圧の波高値が定格
電圧を１００Ｖに設定した時と定格電圧を２００Ｖに設
定した時とで異なってしまい、これによって双方の定格
電圧に対する検出電圧の割合が異なってしまう。

本発明は以上の課題に鑑みてなされたものであり、たと
え電源装置の定格電圧が変更になっても、定格電圧に対
する検出電圧の割合が異なる事のない電源装置を提供す
る事を目的とする。

課題を解決するための手段 本発明は以上の課題を解決するため、主電源回路部内の
倍電圧整流の為の第１及び第２のコンデンサにそれぞれ
大きさの異なった電圧調整用抵抗器を並列に接続する事
によって第１コンデンサの両端に生じる電圧を第２コン
デンサの両端に生じる電圧よりも太き（し、主電源回路
部にて低電圧モード用の回路設定が行われた場合は主電
源回路部の入力端の電圧が電圧検出回路に印加されるよ
うに構成するとともに、主電源回路部にて高電圧モード
用の回路設定が行われた場合のみ上記第１コンデンサの
両端に生じる電圧が電圧検出回路に印加されるように構
成した。

作　　用 以上のように構成した事により、主電源回路部にて高電
圧モード用の回路設定が行われた場合のみ電圧調整用抵
抗器によって調整済の高い方の電圧すなわち第１コンデ
ンサの両端電圧が電圧検出回路に印加される事となり、
高電圧モードの時にたとえ電圧検出回路に印加される°
電圧の波形が低電圧モードの場合に比べて大きく歪んで
いても、所定の値になった時に検出が可能となる。なお
、主電源回路部にて低電圧モード用の回路設定が行われ
た場合は主電源回路部に印加される電圧と同じ電圧が電
圧検出回路に印加される事となる。

実施例 以下、本発明における電源装置の実施例を説明する。第
１図は本実施例における電源装置の回路図である。図に
おいて主電源回路部、すなわち整流器２０．コンデンサ
１６．１７の部分は第３図の従来例と同様な構成になっ
ているので同じ図番を付し、詳細な説明を省略する。ま
たＡ、Ｂ、Ｃも第３図の従来例と同様に外部電源を供給
するための電源端子であり、端子Ａ、Ｂは整流器２０の
入力端に接続され、端子Ｃはコンデンサ１６とコンデン
サ１７との間に接続されている。

１８および１９はそれぞれコンデンサ１６とコンデンサ
１７に並列に接続された電圧調整用抵抗器である。定格
電圧をＡＣ２００Ｖとして使用する場合、電圧検出回路
１に印加する電圧の波高値はこの電圧調整用抵抗器１８
．１９によって決定される事となる。

１は電圧検出回路である。電圧検出回路ｌ内において、
２は入力交流電圧を半波整流する整流用ダイオード、３
は電流制限用抵抗器である。６はコンデンサ４と抵抗器
５とを並列に接続して構成された積分回路である。そし
て、以上の整流用ダイオード２、抵抗器３は直列に接続
され、それが積分回路６に接続されている。

９はオペアンプであり、抵抗器７．８とともに比較手段
１０を構成している。そして、オペアンプ９の出力端子
と非反転入力端子との間に抵抗器８を挿入した事により
、比較手段１０は電圧が上昇している時のしきい値と電
圧が低下している時のしきい値とが異なったヒステリシ
ス特性を示す。

１２は整流用ダイオード、１４は平滑用コンデンサ、１
３はツェナーダイオード、７および１５は分圧用抵抗器
および可変抵抗器であり、これら平滑用コンデンサ１４
、ツェナーダイオード１３、分圧用抵抗器７および可変
抵抗器１５は基準電圧設定のために設けられている。

オペアンプ９の反転入力端子には積分回路６の端部の電
圧が、またオペアンプ９の非反転入力端子には基準電圧
として分圧用抵抗器７および可変抵抗器１５との間の電
圧が印加されている。

１１はフォトカプラー、２１は検出信号を出力する出力
端子である。出力端子２１は例えばマイクロプロセッサ
−等に接続されている。フォトカプラー１１はそのマイ
クロプロセッサ−等と電源側とを絶縁するためのもので
ある。

以下、動作を説明する。本実施例においても従来例と同
様に定格電圧の切り替えは次のようにする。すなわち、
定格電圧をＡＣｌｏｏＶとして使用する場合には端子Ｂ
と端子Ｃとを短絡させ、−方定格電圧をＡＣ２００Ｖと
して使用する場合には端子Ｂと端子Ｃは開放したままと
する。また従来例と同様に端子Ａと端子Ｂとの間に外部
電源を供給する。また、電圧検出回路１へ送る電圧も従
来例と同様に端子Ａと端子Ｃの間の電圧とする。

第２図（イ）は端子Ａと端子Ｃ間の電圧波形を示す図で
あり、第２図（イ）において、ｅは定格電圧をＡＣｌｏ
ｏＶとした場合の電圧波形、またｄは定格電圧をＡＣ２
００Ｖとした場合の電圧波形であり、このような波形の
電圧が電圧検出回路１に加わる事となる。電圧波形ｄは
電圧調整用抵抗器１８．１９によって調整済の電圧であ
るので、正の波高値Ｅ１が負の波高値Ｅ２よりも高（な
っている。なお定格電圧をＡＣｌｏｏＶとした場合は、
電圧波形ｅは主電源回路部に印加される交流入力電圧と
同じになり、電圧調整用抵抗器１８．１９にはほとんど
依存しない。そしてそれはほぼ正確な正弦波形となり、
その電圧が電圧検出回路に印加される事となる。

第２図（ロ）は電圧検出回路１内において、整流用ダイ
オード２を通した後の電圧を示す図であり、第２図（ロ
）においてｈは定格電圧をＡＣｌｏｏｖとした場合の電
圧波形、またｇは定格電圧をＡＣ２００Ｖとした場合の
電圧波形である。電圧波形ｇのパルス幅は電圧波形りの
パルス幅に比べてい（らか狭（なっているものの、電圧
波形ｇの波高値は電圧波形りの波高値に比べて高（なっ
ている。

第２図（ハ）は積分回路６０両端に生じる電圧を示す図
である。前述のようにたとえ定格電圧２００ｖの場合の
パルス幅（電圧波形ｇ）が定格電圧１００Ｖの場合のパ
ルス幅（電圧波形ｈ）に比べて狭くなっていても、定格
電圧２００ｖの場合の波高値が定格電圧１００Ｖの場合
の波高値に比べて高くなっているので、第２図（ハ）に
示されているように定格電圧をＡＣｌｏｏＶとした場合
の平均値と定格電圧をＡＣ２００Ｖとした場合の平均値
とはほぼ一致する事となる。

発明の効果 以上のように本発明は、主電源回路部内の二つのコンデ
ンサにそれぞれ大きさの異なった電圧調整用抵抗器を並
列に接続する事によって一方すなわち第１コンデンサの
両端に生じる電圧を他方すなわち第２コンデンサの両端
に生じる電圧よりも大きクシ、主電源回路部にて低電圧
モード用の回路設定が行われた場合は主電源回路部の入
力端の電圧が電圧検出回路に印加されるように構成する
とともに、主電源回路部にて高電圧モード用の回路設定
が行われた場合のみ上記第１コンデンサの両端に生じる
電圧が電圧検出回路に印加されるように構成した事によ
り、たとえ定格電圧を高電圧モードに設定した時の入力
波形が定格電圧を低電圧モードに設定した時に比べて太
き（歪んでいても、電圧調整用抵抗器によって調整され
た値が電圧検出回路に印加される事となり、従って定格
電圧を高電圧モードに設定した時は低電圧モードに設定
した時よりも上記電圧調整用抵抗器によって電圧検出回
路に入力される電圧値を高（する事が可能となる。一方
、定格電圧を低電圧モードに設定した時は主電源回路部
に印加される電圧と同じ電圧が電圧検出回路に印加され
、その電圧値は上記電圧調整用抵抗器にはほとんど依存
しない。

従って上記電圧調整用抵抗器を適性な値に調整すれば、
主電源回路部が高電圧モードに設定されていようが低電
圧モードに設定されていようが定格電圧に対する検出電
圧の割合が累なってしまう事はなくなり、常時主電源回
路部に入力する電圧のレベルが定格値に対して一定の割
合に達した時に電圧検出出力を行うようにする事が出来
る。

【図面の簡単な説明】

第１図は本発明の実施例における電源装置の回路図、第
２図（イ）は同電圧検出回路の入力電圧波形図、第２図
（ロ）は同電圧検出回路における整流直後の電圧波形図
、第２図（ハ）は同電圧検出回路における積分回路の出
力電圧波形図、第３図は従来の電源装置の回路図、第４
図は同電源装置の定格電圧を１００ｖに設定した時の電
圧検出回路２５に人力する電圧の波形図、第５図は同電
源装置の定格電圧を２００Ｖに設定した時の電圧検出回
路２５に入力する電圧の波形図である。 １・・・・電圧検出回路　　　　　２・・・・整流器６
・・・・積分回路　　　　　４・・・・コンデンサ５・
・・・抵抗器　　　　　　９・・・・オペアンプ・・・
・抵抗器　　　　　　１０・・・・比較手段６，１７・
・・・コンデンサ Ｏ・・・・整流器 ８．１９・・・・電圧調整用抵抗器

Claims (1)

1. 【特許請求の範囲】 ４つのダイオードをブリッジ接続する事によって構成さ
   れたブリッジ整流回路と、上記ブリッジ整流回路の出力
   端子間に互いに直列に接続された二つのコンデンサとを
   備えるとともに、高電圧モードの時には外部交流電源電
   圧を上記ブリッジ整流回路の一対の入力端子間に印加し
   て全波整流を行い、低電圧モードの時には上記ブリッジ
   整流回路の一対の入力端子の内の一方の端子と上記一対
   のコンデンサの節点とを短絡させた上で外部交流電源電
   圧を上記ブリッジ整流回路の一対の入力端子間に印加し
   て倍電圧整流を行ように切り換え可能な主電源回路部と
   、 入力交流電圧を整流する整流回路と、その整流後の脈流
   電圧の平均値電圧を出力する積分回路と、上記積分回路
   の出力電圧が所定の電圧以上になった事によって電源印
   加を示す信号を出力する比較手段とを備えた電圧検出回
   路を有し、 互いに大きさが異なり、それぞれ上記一対のコンデンサ
   の内のそれぞれに個別に並列接続する事によって一方の
   コンデンサの両端に生じる電圧を他方のコンデンサの両
   端に生じる電圧よりも大きくする電圧調整用抵抗器を設
   け、 上記主電源回路部にて低電圧モード用の回路に切り換え
   られた場合は上記主電源回路部の入力端の電圧が上記電
   圧検出回路に印加されるように構成し、上記主電源回路
   部にて高電圧モード用の回路に切り換えられた場合は上
   記一方のコンデンサの両端に生じる電圧が上記電圧検出
   回路に印加されるように構成した事を特徴とする電源装
   置。