JPH08115134A - 電源回路 - Google Patents

Abstract

(57)【要約】 【目的】 小型で発熱が少なく良好な効率を有するとと
もに安価に構成できる電源回路を提供する。 【構成】 整流電圧Ｖrec を出力するブリッジ整流回路
３には入力電圧検出部７が接続され、入力電圧検出部７
は平滑用コンデンサ６にて平滑化された電圧ＶC1を電圧
レギュレータ８に出力する。電圧レギュレータ８は分圧
回路１２を介してしきい値電圧ＶTH2 をコンパレータ１
２の非反転入力端子に出力する。又、入力電圧検出部７
は分圧回路１５を介して検出電圧ＶDET2をコンパレータ
１２の反転入力端子に出力する。コンパレータ１２はト
ランジスタ１９を介してブリッジ整流回路３に接続され
る電圧平滑化部２８の入力側に設けられたトランジスタ
２２に接続されている。電圧平滑化部２８には平滑用コ
ンデンサ２７が設けられている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電源回路に係り、詳しく
は商用電源等の交流電源から電子機器を駆動するための
直流電圧を得る電源回路に関するものである。

【０００２】

【従来の技術】従来、このような電源回路として種々の
ものが使用されている。例えば、最も簡単なものでは、
図３に示すように、降圧用トランス４１、ブリッジ整流
回路４２、平滑コンデンサ４３から構成されるトランス
電源回路４４がある。その他、ＤＣ−ＤＣコンバータ等
にて構成されるスイッチング電源回路、交流電源電圧を
抵抗にて降圧して使用する抵抗ドロップ型電源回路等が
ある。この内トランス電源回路４４は電源電圧がトラン
スにて分離されるため危険が少なく、ノイズにも強い。
又、スイッチング電源回路は効率が高く、抵抗ドロップ
型電源回路は安価である。

【０００３】

【発明が解決しようとする課題】ところが、上記の電源
回路を電子機器に設ける場合には次のような点が問題と
なる。即ち、トランス電源回路４４は電源電圧を直接降
圧するための大型のトランスを使用するため、全体が大
型になるとともに高価になる。又、スイッチング電源回
路は回路構成が複雑になるため、高価になるとともに小
型化が困難である。さらに、抵抗ドロップ型電源回路は
電圧降下による発熱が大きいため、効率が低く発熱対策
が必要である。

【０００４】本発明は上記問題点を解決するためになさ
れたものであって、その目的は小型で発熱が少なく良好
な効率を有するとともに安価に構成できる電源回路を提
供することにある。

【０００５】

【課題を解決するための手段】上記問題点を解決するた
め、請求項１に記載の発明は、入力した整流電圧から整
流電圧に比例した検出電圧を取り出す入力電圧検出部
と、整流電圧を平滑化して直流電圧を生成する電圧平滑
化部と、前記電圧平滑化部への整流電圧の入力をオン・
オフ制御するための制御素子と、前記入力電圧検出部が
検出した検出電圧に基づき、整流電圧が予め設定された
設定値以下である間だけ整流電圧を電圧平滑化部に入力
させるように前記制御素子を制御する出力電圧設定部と
から構成した。

【０００６】又、請求項２に記載の発明は、請求項１に
記載の発明において、出力電圧設定部は、整流電圧から
予め設定されたしきい値電圧を生成するしきい値電圧生
成部と、しきい値電圧に基づくしきい値電圧と検出電圧
に基づく検出電圧とを比較する電圧比較部と、前記電圧
比較部の比較結果に基づいて制御素子をオン・オフ制御
する制御素子駆動部とから構成した。

【０００７】又、請求項３に記載の発明は、請求項２に
記載の発明において、しきい値電圧生成部は、整流電圧
から平滑化した電圧を取り出す平滑用コンデンサと、平
滑用コンデンサが取り出した平滑化された電圧を安定化
してしきい値電圧を生成する電圧レギュレータとから構
成した。

【０００８】又、請求項４に記載の発明は、請求項１〜
請求項３の何れかに記載の電源回路において、交流を全
波整流して整流電圧を生成する全波整流回路を備えた。

【０００９】

【作用】従って、請求項１に記載の発明によれば、整流
電圧の内、電圧値が設定値以下である部分だけが電圧平
滑化部に入力される。電圧平滑化部に入力された電圧は
平滑化された直列電圧に変換される。この結果、整流電
圧の電圧値の低い部分のみが出力電圧に変換される。

【００１０】又、請求項２に記載の発明によれば、請求
項１に記載の発明の作用に加えて、制御素子のオン・オ
フ制御が入力電圧検出部が検出する検出電圧としきい値
電圧生成部の生成するしきい値電圧との比較結果に基づ
いて行われる。

【００１１】又、請求項３に記載の発明によれば、請求
項２に記載の発明の作用に加えて、しきい値電圧が平滑
用コンデンサと電圧レギュレータにて生成されるため、
正確なしきい値電圧が得られる。この結果、検出電圧と
しきい値電圧の比較が正確に行われる。

【００１２】又、請求項４に記載の発明によれば、請求
項１〜請求項３の何れかに記載の発明の作用に加えて、
電源回路内部で整流が行われる。

【００１３】

【実施例】以下、本発明を１００Ｖの商用電源から例え
ば１５Ｖの直流電圧を取り出す電源回路に具体化した一
実施例を図１，２に従って説明する。

【００１４】図１に示すように、電源回路１の交流電源
ＡＣが印加される端子間２には全波整流回路としての公
知のブリッジ整流回路３が設けられている。ブリッジ整
流回路３の出力側にはダイオード４、高抵抗５、平滑用
コンデンサ６（以下、単にコンデンサという。）がこの
順に直列接続され、コンデンサ６の他端側は接地されて
いる。本実施例では高抵抗５の抵抗値は１０ｋΩ以上に
設定されている。本実施例ではダイオード４、高抵抗
５、コンデンサ６により入力電圧検出部７が構成されて
いる。入力電圧検出部７はブリッジ整流回路３から出力
される整流電圧Ｖrec を分圧してダイオード４のカソー
ドと高抵抗５の間から検出電圧ＶDET1を出力し、高抵抗
５とコンデンサ６との間から平滑化された電圧ＶC1を出
力する。本実施例では電圧ＶC1の電圧値が５〜１０Ｖの
範囲になるように設定されている。

【００１５】高抵抗５とコンデンサ６との間には電圧レ
ギュレータ８が接続されている。この電圧レギュレータ
８は公知の３端子レギュレータ（シリーズレギュレー
タ）である。本実施例ではコンデンサ６及び電圧レギュ
レータ８にてしきい値電圧生成部９が構成されている。
この電圧レギュレータ８は電圧ＶC1からしきい値電圧Ｖ
TH1 （本実施例では５Ｖ）を生成して出力する。このし
きい値電圧ＶTH1 は予め設定される電圧値である。

【００１６】電圧レギュレータ８の出力側には抵抗１
０，１１がこの順に直列接続され、抵抗１１の他端側は
接地されている。抵抗１０，１１により分圧回路１２が
構成されて、抵抗１０と抵抗１１との間からしきい値電
圧ＶTH1 を分圧したしきい値電圧ＶTH2 （本実施例では
３〜４Ｖの範囲の中で予め決められた値に設定され
る。）を出力する。

【００１７】又、前記入力電圧検出部７のダイオード４
のカソードと高抵抗５との間には、抵抗１３，１４がこ
の順に直列接続され、抵抗１４の他端側は接地されてい
る。抵抗１３，１４により分圧回路１５が構成され、抵
抗１３と抵抗１４との間から入力電圧検出部７が出力す
る検出電圧ＶDET1を分圧した検出電圧ＶDET2を出力す
る。

【００１８】検出電圧ＶDET2及びしきい値電圧ＶTH2 は
それぞれコンパレータ１６に入力される。コンパレータ
１６の非反転入力端子にはしきい値電圧ＶTH2 が入力さ
れ、反転入力端子には検出電圧ＶDET2が入力される。コ
ンパレータ１６は検出電圧ＶDET2がしきい値電圧ＶTH2
以上であるときは低電位（０ボルト）の出力電圧を出力
し、検出電圧ＶDET2がしきい値電圧ＶTH2 未満であると
きは高電位（５ボルト）の出力電圧を出力する。尚、コ
ンパレータ１６には前記しきい値電圧ＶTH1 が電源電圧
として入力されている。本実施例では分圧回路１２，１
５及びコンパレータ１６により電圧比較部１７が構成さ
れている。

【００１９】コンパレータ１６の出力側には抵抗１８を
介してＮＰＮ型トランジスタ１９のベースが接続され、
そのトランジスタ１９のエミッタは接地されている。こ
のトランジスタ１９は出力バッファトランジスタであ
る。本実施例では抵抗１８及びトランジスタ１９により
制御素子駆動部２０が構成されている。

【００２０】トランジスタ１９のコレクタは抵抗２１を
介して制御素子としてのＰＮＰ型トランジスタ２２のベ
ースに接続されている。従って、トランジスタ１９がオ
ンするとトランジスタ２２もオンし、トランジスタ１９
がオフするとトランジスタ２２もオフする。

【００２１】又、前記ブリッジ整流回路３の出力側には
ＮＰＮ型トランジスタ２３のコレクタが接続され、その
トランジスタ２３のベースはツェナダイオード２４（例
えば定格電圧を１５Ｖとする。）を介して接地されてい
る。さらに、トランジスタ２３のコレクタには前記トラ
ンジスタ２２のエミッタが、トランジスタ２３のベース
には抵抗２５を介してトランジスタ２２のコレクタがそ
れぞれ接続されている。従って、トランジスタ２２がオ
ンするとトランジスタ２３もオンし、トランジスタ２２
がオフするとトランジスタ２３もオフする。

【００２２】トランジスタ２３のエミッタは抵抗２６を
介して平滑用コンデンサ２７の一端側に接続され、この
コンデンサ２７の他端側は接地されている。この抵抗２
６は過電流保護抵抗である。本実施例では、トランジス
タ２３、ツェナダイオード２４及びコンデンサ２７によ
り電圧平滑化部２８が構成されている。本実施例では、
コンデンサ２７の容量は３０００〜４０００μＦ程度の
ものが使用されている。又、抵抗２６の抵抗値はほぼ１
０〜１００Ωの範囲内に設定されている。

【００２３】従って、ブリッジ整流回路３から整流電圧
Ｖrec が出力されると、この整流電圧Ｖrec を分圧した
検出電圧ＶDET2がしきい値電圧ＶTH2 と比較され、検出
電圧ＶDET2がしきい値電圧ＶTH2 未満となる間だけトラ
ンジスタ２２，２３がオンされて整流電圧Ｖrec の一部
が電圧平滑化回路２８に入力される。即ち、電圧平滑化
回路２８に入力される整流電圧Ｖrec の部分は、その分
圧値が検出電圧ＶDET2になる電圧値以下の部分である。
そして、整流電圧Ｖrec の内、この電圧値未満となる部
分からなるパルス状の電圧がコンデンサ２７に充電され
ると、ツェナダイオード２４の前記定格電圧によってコ
ンデンサ２７の充電電圧ＶDCがほぼ１５Ｖになるように
なっている。

【００２４】抵抗２６とコンデンサ２７の間には端子２
９が設けられている。そして、負荷回路ＬC には端子２
９を介してコンデンサ２７の充電電圧ＶDCが印加され
る。次に、以上のように構成された電源回路１の作用に
ついて説明する。

【００２５】図２に示すように、交流電源から１００Ｖ
の交流電圧がブリッジ整流回路３に出力されると、交流
電圧はブリッジ整流回路３にて全波整流され１３０〜１
４０Ｖ程度の整流電圧Ｖrec として入力電圧検出部７に
出力される。整流電圧Ｖrecは入力電圧検出部７にて分
圧され、図２に示すように、コンデンサ６には平滑化さ
れた電圧ＶC1が充電される。電圧ＶC1は電圧レギュレー
タ８にて安定化され５Ｖのしきい値電圧ＶTH1 として分
圧回路１２に出力される。しきい値電圧ＶTH1は分圧回
路１２により分圧され、しきい値電圧ＶTH2 としてコン
パレータ１６の非反転入力端子に出力される。

【００２６】一方、検出電圧ＶDET1は入力電圧検出部７
及び分圧回路１５にて分圧された検出電圧ＶDET2として
コンパレータ１６の反転入力端子に出力される。検出電
圧ＶDET2はコンパレータ１６にてしきい値電圧ＶTH2 と
比較され、図２に示すように、検出電圧ＶDET2がしきい
値電圧ＶTH2 未満となる間はコンパレータ１６の出力側
が高電位となりトランジスタ１９がオンするためトラン
ジスタ２２，２３がオンする。この結果、電圧平滑化部
２８には整流電圧Ｖrec の内、電圧値の分圧値がしきい
値電圧ＶTH2 となる電圧値未満の部分だけが印加され
る。従って、整流電圧Ｖrec の変化に伴いトランジスタ
２２，２３がスイッチング動作するため、電圧平滑化部
２８には分圧値がしきい値電圧ＶTH2 未満の部分だけで
形成されるパルス状の電圧が入力される。この結果、コ
ンデンサ２７には図２に示すような断続的な充電電流Ｉ
C が供給されコンデンサ２７がほぼ１５Ｖに充電される
ため、負荷回路ＬC にはほぼ１５Ｖの直流電圧ＶDCが出
力される。

【００２７】以上詳述したように、本実施例の電源装置
によれば、整流電圧Ｖrec から電圧ＶC1を生成し、この
電圧ＶC1から得られるしきい値電圧ＶTH2 を整流電圧Ｖ
recを分圧した検出電圧ＶDET2と比較してトランジスタ
２２，２３をスイッチングすることにより、整流電圧Ｖ
rec のしきい値電圧ＶTH2 に対応する電圧値未満の部分
のみを電圧平滑化部２８に入力させるようにした。そし
て、平滑用コンデンサ２７にてほぼ１５Ｖの直流電圧Ｖ
DCを得るようにした。この結果、トランスを用いること
なく１００Ｖの商用電源から１５Ｖの直流電圧ＶDCを得
ることができるため、電源回路を小型化することができ
るとともに安価に構成することができる。又、抵抗等に
よる電圧ドロップを行わないため、効率が高く発熱がな
い。

【００２８】又、整流電圧Ｖrec からしきい値電圧ＶTH
2 を生成して検出電圧ＶDET2をしきい値電圧ＶTH2 と比
較した比較結果に基づいてトランジスタ２２をオン・オ
フ制御するようにしたため、整流電圧Ｖrec の所定値よ
りも低い部分を精度よく電圧平滑化部２８に入力するこ
とができる。

【００２９】さらに、平滑コンデンサ６の電圧ＶC1を電
圧レギュレータ８にて安定化するようにしたため、正確
なしきい値電圧ＶTH1 を得ることができる。又、電源回
路１にブリッジ整流回路３が含まれているため、電源回
路１とは別に整流回路を用意する必要がない。

【００３０】尚、本発明は上記実施例に限定されるもの
ではなく、以下のように構成することもできる。 （１） 上記実施例では充電電圧ＶDCがほぼ１５Ｖにな
るようにツェナダイオード２４の定格電圧を設定した
が、その定格電圧を変更することによって直流電圧ＶDC
を１５Ｖ以外の電圧値とすることもできる。

【００３１】（２） 上記実施例では、出力電圧設定部
をそれぞれディスクリートな部品、即ち、電圧レギュレ
ータ８、分圧回路１２，１５、コンパレータ１６、トラ
ンジスタ１９により構成した。これをＩＣ化された電圧
検出回路に置き換えて電源回路１を構成することもでき
る。この場合、電源回路１を一層小型化することができ
る。

【００３２】（３） ブリッジ整流回路３を半波整流回
路に置き換えた構成としてもよい。 （４） 全波整流回路３を内部に設けず、電源回路１の
使用時に電源回路１の前段に独立した全波整流回路を接
続する構成としてもよい。

【００３３】（５） 各トランジスタをそれぞれＭＯＳ
−ＦＥＴに置き換えた回路構成としてもよい。

【００３４】

【発明の効果】以上詳述したように、請求項１に記載の
発明によれば、小型で発熱が少なく良好な効率を有する
とともに安価に構成することができる。

【００３５】又、請求項２，３に記載の発明によれば、
請求項１に記載の発明の効果に加えて、検出電圧としき
い値電圧との比較により整流電圧が電圧平滑化部に入力
されるため、整流電圧の所定値以下の部分が精度良く電
圧平滑化部に入力される。

【００３６】又、請求項４に記載の発明によれば、請求
項１〜請求項３の何れかに記載の発明の効果に加えて、
電源回路内部で整流が行われるため、電源回路の外部に
整流回路を用意する必要がない。

【図面の簡単な説明】

【図１】 電源装置の回路図。

【図２】 トランジスタの動作とコンデンサの充電電圧
の関係を示すタイムチャート。

【図３】 従来例の電源装置の回路図。

【符号の説明】

３…全波整流回路としてのブリッジ整流回路、６…平滑
用コンデンサ、７…入力電圧検出部、８…電圧レギュレ
ータ、１７…電圧比較部、１８…制御素子駆動部として
の抵抗、１９…同じくトランジスタ、２０…制御素子駆
動部、２２…制御素子としてのトランジスタ、２８…電
圧平滑化部、ＶC1…電圧、ＶDC…直流電圧、ＶDET1…検
出電圧、ＶDET2…検出電圧、Ｖrec …全波整流電圧、Ｖ
TH1 …しきい値電圧、ＶTH2 …しきい値電圧。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力した整流電圧（Ｖrec ）から整流電
   圧（Ｖrec ）に比例した検出電圧（ＶDET1）を取り出す
   入力電圧検出部（７）と、 整流電圧（Ｖrec ）を平滑化して直流電圧（ＶDC）を生
   成する電圧平滑化部（２８）と、 前記電圧平滑化部（２８）への整流電圧（Ｖrec ）の入
   力をオン・オフ制御するための制御素子（２２）と、 前記入力電圧検出部（７）が検出した検出電圧（ＶDET
   1）に基づき、整流電圧（Ｖrec ）が予め設定された設
   定値以下である間だけ整流電圧（Ｖrec ）を電圧平滑化
   部（２８）に入力させるように前記制御素子（２２）を
   制御する出力電圧設定部とからなる電源回路。
2. 【請求項２】 出力電圧設定部は、 整流電圧（Ｖrec ）から予め設定されたしきい値電圧
   （ＶTH1 ）を生成するしきい値電圧生成部（９）と、 しきい値電圧（ＶTH1 ）に基づくしきい値電圧（ＶTH2
   ）と検出電圧（ＶDET1）に基づく検出電圧（ＶDET2）
   とを比較する電圧比較部（１７）と、 前記電圧比較部（１７）の比較結果に基づいて制御素子
   （２２）をオン・オフ制御する制御素子駆動部（２０）
   とからなる電源回路。
3. 【請求項３】 しきい値電圧生成部（９）は、 整流電圧（Ｖrec ）から平滑化された電圧（ＶC1）を取
   り出す平滑用コンデンサ（６）と、 平滑用コンデンサ（６）が取り出した平滑化された電圧
   （ＶC1）を安定化してしきい値電圧（ＶTH1 ）を生成す
   る電圧レギュレータ（８）とからなる請求項２に記載の
   電源回路。
4. 【請求項４】 請求項１〜請求項３の何れかに記載の電
   源回路において、 交流を全波整流して整流電圧（Ｖrec ）を生成する全波
   整流回路（３）を備えた電源回路。