JPH0311747A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0311747A JPH0311747A JP1147010A JP14701089A JPH0311747A JP H0311747 A JPH0311747 A JP H0311747A JP 1147010 A JP1147010 A JP 1147010A JP 14701089 A JP14701089 A JP 14701089A JP H0311747 A JPH0311747 A JP H0311747A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- bonded
- auxiliary
- formation surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は半導体装置に係り、特にフィルムキャリアに所
定のパターン状に取付けられた導体リードとこれらの導
体リードに接合された半導体素子とから構成される半導
体装置に関する。
定のパターン状に取付けられた導体リードとこれらの導
体リードに接合された半導体素子とから構成される半導
体装置に関する。
［従来の技術］
今日電気機器にはＣＰＵ等の種々の半導体素子が極めて
広く使用されている。この半導体素子は印刷配線基板や
液晶表示基板等に一般に次のようにして接続される。即
ち、予め半導体素子に多数の導体リードを所定のパター
ン状に正確に接合した半導体装置を用意し、この半導体
装置の導体リードを印刷配線基板等の回路パターンに位
置合せした後に半田付けする。この半導体装置は一般に
フィルムキャリアにパターン状に貼着された多数の導体
リードに半導体素子を接合したフィルムキャリア半導体
装置として製造される。
広く使用されている。この半導体素子は印刷配線基板や
液晶表示基板等に一般に次のようにして接続される。即
ち、予め半導体素子に多数の導体リードを所定のパター
ン状に正確に接合した半導体装置を用意し、この半導体
装置の導体リードを印刷配線基板等の回路パターンに位
置合せした後に半田付けする。この半導体装置は一般に
フィルムキャリアにパターン状に貼着された多数の導体
リードに半導体素子を接合したフィルムキャリア半導体
装置として製造される。
第１０図及びｔｊｓ１１図は従来のフィルムキャリア半
導体装置を示したもので、フィルムキャリア１はスプロ
ケット孔２が上下に穿孔されており、中央部には半導体
素子用孔３とこの半導体素子用孔３の周囲に複数個の外
側リードボンディング孔４とが夫々穿孔されている。こ
れらの半導体素子用孔３と外側リードボンディング孔４
は所定間隔でフィルムキャリア１に沿って多数穿孔され
ている。多数の導体リード５は、インナーリード部５ａ
が半導体素子用孔３内に突出すると共にアウタリード部
５ｂが外側リードボンディング孔４を跨ぐように、所定
のパターン状にフィルムキャリア１上に貼着されている
。半導体素子６は第１１図に示されたように金やスズ等
のバンプ７によってインナーリード部５ａに接合され、
この半導体素子６はボッティング樹脂８によってボッテ
ィングコートされ外部の湿気や外力から保護されている
。
導体装置を示したもので、フィルムキャリア１はスプロ
ケット孔２が上下に穿孔されており、中央部には半導体
素子用孔３とこの半導体素子用孔３の周囲に複数個の外
側リードボンディング孔４とが夫々穿孔されている。こ
れらの半導体素子用孔３と外側リードボンディング孔４
は所定間隔でフィルムキャリア１に沿って多数穿孔され
ている。多数の導体リード５は、インナーリード部５ａ
が半導体素子用孔３内に突出すると共にアウタリード部
５ｂが外側リードボンディング孔４を跨ぐように、所定
のパターン状にフィルムキャリア１上に貼着されている
。半導体素子６は第１１図に示されたように金やスズ等
のバンプ７によってインナーリード部５ａに接合され、
この半導体素子６はボッティング樹脂８によってボッテ
ィングコートされ外部の湿気や外力から保護されている
。
このようなフィルムキャリア半導体装置は、示を省略し
たスプロケットによって移送されたフィルムキャリア１
に半導体素子用孔３と外側リードボンディング孔４とを
所定間隔で順次、穿孔すると共に多数の導体リード５を
貼着し、次いでこれらの導体リード５に半導体素子６を
接合し、その後にボッティング樹脂８によってボッティ
ングコートすることによって製造される。
たスプロケットによって移送されたフィルムキャリア１
に半導体素子用孔３と外側リードボンディング孔４とを
所定間隔で順次、穿孔すると共に多数の導体リード５を
貼着し、次いでこれらの導体リード５に半導体素子６を
接合し、その後にボッティング樹脂８によってボッティ
ングコートすることによって製造される。
この後、外側リードボンディング孔４のアウタリード部
５ｂと、隣接する外側リードボンディング孔４の間のフ
ィルム１とを切断し、即ち打抜きフォーミングして半導
体装置をフィルムキャリア１から取出す。この取出され
た半導体装置はアウタリード部５ｂが印刷配線基板や液
晶表示基板等の回路パターンに半田付けされる。
５ｂと、隣接する外側リードボンディング孔４の間のフ
ィルム１とを切断し、即ち打抜きフォーミングして半導
体装置をフィルムキャリア１から取出す。この取出され
た半導体装置はアウタリード部５ｂが印刷配線基板や液
晶表示基板等の回路パターンに半田付けされる。
［発明が解決しようとする課題］
ところが、上述のような従来の半導体装置は基本的な機
能を有する半導体素子に新たな機能を追加する必要が生
じた場合には、この機能を有する別個の半導体装置を用
意してこれらの複数個の半導体装置を印刷配線基板や液
晶表示基板等に個々に接続するか、それとも従来の半導
体素子を両方の機能を具備した新たな半導体素子に変え
る必要があった。この前者の方法では印刷配線基板や液
晶表示基板等の基板を作り直さねばならないと共に基板
自体が大きくなってしまうという問題があり、また後者
の方法では、新しい半導体素子を開発しなければならず
比較的長期の開発期間を要すると共にコストアップを招
くという問題があった。
能を有する半導体素子に新たな機能を追加する必要が生
じた場合には、この機能を有する別個の半導体装置を用
意してこれらの複数個の半導体装置を印刷配線基板や液
晶表示基板等に個々に接続するか、それとも従来の半導
体素子を両方の機能を具備した新たな半導体素子に変え
る必要があった。この前者の方法では印刷配線基板や液
晶表示基板等の基板を作り直さねばならないと共に基板
自体が大きくなってしまうという問題があり、また後者
の方法では、新しい半導体素子を開発しなければならず
比較的長期の開発期間を要すると共にコストアップを招
くという問題があった。
そこで、本発明の目的は基板や半導体素子を作り直すこ
となく、新たな機能の半導体素子を追加することのでき
る半導体装置を提供することにある。
となく、新たな機能の半導体素子を追加することのでき
る半導体装置を提供することにある。
［課題を解決するための手段］
この目的を達成するために本発明は、可とう性の絶縁フ
ィルム上に所定のパターン状に取付けられた複数本の導
体リードと、これらの導体リードにバンプによって接合
された半導体素子とを具備する半導体装置において、上
記半導体素子に保持された補助半導体素子を具備し、こ
の補助半導体素子は回路形成面が上記半導体素子の回路
形成面にバンプによって直接に接合されていることを特
徴とするものである。
ィルム上に所定のパターン状に取付けられた複数本の導
体リードと、これらの導体リードにバンプによって接合
された半導体素子とを具備する半導体装置において、上
記半導体素子に保持された補助半導体素子を具備し、こ
の補助半導体素子は回路形成面が上記半導体素子の回路
形成面にバンプによって直接に接合されていることを特
徴とするものである。
この構成にあっては、上記半導体素子の回路形成面には
、外周縁に沿って複数のリード用ボンディングパッドが
形成されていると共にこれらのリード用ボンディングパ
ッドの内側に複数の補助半導体素子用ボンディングパッ
ドが形成され、上記リード用ボンディングパッドは上記
導体リードに接合され、上記補助半導体素子用ボンディ
ングパッドは上記補助半導体素子の回路形成面に接合さ
れていることが望ましい。
、外周縁に沿って複数のリード用ボンディングパッドが
形成されていると共にこれらのリード用ボンディングパ
ッドの内側に複数の補助半導体素子用ボンディングパッ
ドが形成され、上記リード用ボンディングパッドは上記
導体リードに接合され、上記補助半導体素子用ボンディ
ングパッドは上記補助半導体素子の回路形成面に接合さ
れていることが望ましい。
［作 用］
新たな機能を有する補助半導体素子は半導体素子に保持
されると共にその半導体素子に直接に接続される。従っ
て基板や半導体素子を新たに作り直すことなく、既存の
半導体装置に新たな半導体機能を簡単に追加することが
できる。
されると共にその半導体素子に直接に接続される。従っ
て基板や半導体素子を新たに作り直すことなく、既存の
半導体装置に新たな半導体機能を簡単に追加することが
できる。
［実施例］
次に、本発明による半導体装置の一実施例を第１０図お
よび第１１図と同部分には同一符号を付して示した第１
図乃至第９図を参照して説明する。
よび第１１図と同部分には同一符号を付して示した第１
図乃至第９図を参照して説明する。
第１図及び第２図において、フィルムキャリア１には半
導体素子用孔３とこの半導体素子用孔３の周囲に複数個
の外側リードボンディング孔４とが夫々穿孔されている
。これらの半導体素子用孔３と外側リードボンディング
孔４は所定間隔でフィルムキャリア１に沿って多数穿孔
されている。
導体素子用孔３とこの半導体素子用孔３の周囲に複数個
の外側リードボンディング孔４とが夫々穿孔されている
。これらの半導体素子用孔３と外側リードボンディング
孔４は所定間隔でフィルムキャリア１に沿って多数穿孔
されている。
多数の導体リード５は、インナーリード部５ａが半導体
素子用孔３内に突出すると共にアウタリード部５ｂが外
側リードボンディング孔４を跨ぐように、所定のパター
ン状にフィルムキャリア１上に貼着されている。主半導
体素子６は金やスズ等のバンプ７によってインナーリー
ド部５ａの先端に接合されている。以上の構成は前述し
た従来の半導体装置の構成と同一である。
素子用孔３内に突出すると共にアウタリード部５ｂが外
側リードボンディング孔４を跨ぐように、所定のパター
ン状にフィルムキャリア１上に貼着されている。主半導
体素子６は金やスズ等のバンプ７によってインナーリー
ド部５ａの先端に接合されている。以上の構成は前述し
た従来の半導体装置の構成と同一である。
主半導体素子６の中央部には補助半導体素子９がフェー
スダウンボンディングされている。即ち、主半導体素子
６の回路形成面６ａには補助゛Ｙ導体素子９の回路形成
面９ａがバンプ１０によって接合されている。主半導体
素子６の回路形成面６ａには、第３図に示されたように
外周縁に沿って複数個のリード用ボンディングパッド１
１が形成されると共にこのリード用ボンディングパッド
１１の内側には複数個の補助半導体素子用ボンディング
パッド１２が形成されている。リード用ボンディングパ
ッド１１は導体リード５に接合され、補助半導体素子用
ボンディングパッド１２は補助半導体素子９に接合され
る。
スダウンボンディングされている。即ち、主半導体素子
６の回路形成面６ａには補助゛Ｙ導体素子９の回路形成
面９ａがバンプ１０によって接合されている。主半導体
素子６の回路形成面６ａには、第３図に示されたように
外周縁に沿って複数個のリード用ボンディングパッド１
１が形成されると共にこのリード用ボンディングパッド
１１の内側には複数個の補助半導体素子用ボンディング
パッド１２が形成されている。リード用ボンディングパ
ッド１１は導体リード５に接合され、補助半導体素子用
ボンディングパッド１２は補助半導体素子９に接合され
る。
第１図に示されたように、フェースダウンボンディング
された主半導体素子６と補助半導体索−Ｆ９とはポツテ
ィング樹脂８によってボッティングコートされている。
された主半導体素子６と補助半導体索−Ｆ９とはポツテ
ィング樹脂８によってボッティングコートされている。
なお、補助半導体素子９は半導体装置に機能追加が可能
なものであれば任意の半導体素子を使用することができ
る。例えば、主半導体素子６がＣＰＵである場合にはこ
の補助半導体素子つとしてメモリＩＣを使用すれば、演
算機能と記憶機能とを兼備えた多機能な半導体装置が構
成される。
なものであれば任意の半導体素子を使用することができ
る。例えば、主半導体素子６がＣＰＵである場合にはこ
の補助半導体素子つとしてメモリＩＣを使用すれば、演
算機能と記憶機能とを兼備えた多機能な半導体装置が構
成される。
次に、この半導体装置の製造方法を説明する。
第４図において、主半導体素子６のリード用ボンディン
グパッド１１とインナーリード部５ａとが顕微鏡を使用
した目視観察によって、または視覚認識装置を使用して
高精度に位置合せされる。
グパッド１１とインナーリード部５ａとが顕微鏡を使用
した目視観察によって、または視覚認識装置を使用して
高精度に位置合せされる。
リード用ボンディングパッド１１とインナーリード部５
ａとの一方にバンプ７が付着されており、この位置合せ
されたインナーリード部５ａを熱圧若によりリード用ボ
ンディングパッド１１に接合する。この後に、この主半
導体素子６の回路形成面６ａのボンディングパッドに補
助半導体索子９の回路形成面９ａのボンディングパッド
を高精度に位置合せして第５図に示したように両者をバ
ンプ１０によ゛って接合する。
ａとの一方にバンプ７が付着されており、この位置合せ
されたインナーリード部５ａを熱圧若によりリード用ボ
ンディングパッド１１に接合する。この後に、この主半
導体素子６の回路形成面６ａのボンディングパッドに補
助半導体索子９の回路形成面９ａのボンディングパッド
を高精度に位置合せして第５図に示したように両者をバ
ンプ１０によ゛って接合する。
第６図と第７図は主半導体素子６と補助半導体素子９と
を先にフェイスダウンボンディングした後に、主半導体
素子６を導体リード５に接合する例を示している。なお
、この例の場合には、主半導体素子６を導体リード５に
接合するのに使用するボンディング工具１３はインナー
リード部５ａを加圧する際に補助半導体素子９を加圧し
ないように中央部に凹部１４が形成されている。
を先にフェイスダウンボンディングした後に、主半導体
素子６を導体リード５に接合する例を示している。なお
、この例の場合には、主半導体素子６を導体リード５に
接合するのに使用するボンディング工具１３はインナー
リード部５ａを加圧する際に補助半導体素子９を加圧し
ないように中央部に凹部１４が形成されている。
第８図と第９図は上記実施例の変形内を示したもので、
２ｇＪの補助半導体素子９Ａ、９Ｂが主半導体素子６に
フェースダウンボンディングされている。なお、これら
の２ｒｒＭの補助半導体索子９Ａ。
２ｇＪの補助半導体素子９Ａ、９Ｂが主半導体素子６に
フェースダウンボンディングされている。なお、これら
の２ｒｒＭの補助半導体索子９Ａ。
９Ｂは機能及び大きさが同一の素子であっても、異なる
機能または異なる大きさの素子であってもよい。更に、
三個以上の補助半導体素子をフェースダウンボンディン
グしてもよい。
機能または異なる大きさの素子であってもよい。更に、
三個以上の補助半導体素子をフェースダウンボンディン
グしてもよい。
［発明の効果コ
以上の説明から明らかなように、本発明によれば、補助
半導体素子は回路形成面が半導体素子の回路形成面にバ
ンプによって直接接合されるため、半導体装置を搭載す
る基板や半導体素子を作り直すことなく、既存の半導体
装置に新たな半導体機能を簡単に追加することができる
と共に、開発期間の大幅な短縮を図ることができる。
半導体素子は回路形成面が半導体素子の回路形成面にバ
ンプによって直接接合されるため、半導体装置を搭載す
る基板や半導体素子を作り直すことなく、既存の半導体
装置に新たな半導体機能を簡単に追加することができる
と共に、開発期間の大幅な短縮を図ることができる。
第１図は本発明による半導体装置の一実施例を示した断
面図、第２図は上記実施例を示した斜視図、第３図は上
記実施例の主半導体素子の回路形成面のボンディングパ
ッドの位置関係を示した斜視図、第４図と第５図は上記
実施例の半導体装置を製造する一方法を示した断面図、
第６図と第７図は上記実施例の半導体装置を製造する別
の方法を示した断面図、第８図と第９図は上記実施例の
変形例を夫々示した断面図と斜視図、第１０図と第１１
図は従来の半導体装置を夫々示した平面図と断面図であ
る。 １・・・フィルムキャリア、５・・・導体リード、６・
・・半導体素子１．６ａ・・・回路形成面、７・・・バ
ンプ、９・・・補助半導体素子、９ａ・・・回路形成面
、１０・・・バンプ。
面図、第２図は上記実施例を示した斜視図、第３図は上
記実施例の主半導体素子の回路形成面のボンディングパ
ッドの位置関係を示した斜視図、第４図と第５図は上記
実施例の半導体装置を製造する一方法を示した断面図、
第６図と第７図は上記実施例の半導体装置を製造する別
の方法を示した断面図、第８図と第９図は上記実施例の
変形例を夫々示した断面図と斜視図、第１０図と第１１
図は従来の半導体装置を夫々示した平面図と断面図であ
る。 １・・・フィルムキャリア、５・・・導体リード、６・
・・半導体素子１．６ａ・・・回路形成面、７・・・バ
ンプ、９・・・補助半導体素子、９ａ・・・回路形成面
、１０・・・バンプ。
Claims (1)
- 【特許請求の範囲】 １、可とう性の絶縁フィルム上に所定のパターン状に取
付けられた複数本の導体リードと、これらの導体リード
にバンプによって接合された半導体素子とを具備する半
導体装置において、上記半導体素子に保持された補助半
導体素子を具備し、この補助半導体素子は回路形成面が
上記半導体素子の回路形成面にバンプによって直接に接
合されていることを特徴とする半導体装置。 ２、上記半導体素子の回路形成面には、外周縁に沿って
複数のリード用ボンディングパッドが形成されていると
共にこれらのリード用ボンディングパッドの内側に複数
の補助半導体素子用ボンディングパッドが形成され、上
記リード用ボンディングパッドは上記導体リードに接合
され、上記補助半導体素子用ボンディングパッドは上記
補助半導体素子の回路形成面に接合されていることを特
徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147010A JPH0311747A (ja) | 1989-06-09 | 1989-06-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147010A JPH0311747A (ja) | 1989-06-09 | 1989-06-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0311747A true JPH0311747A (ja) | 1991-01-21 |
Family
ID=15420512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1147010A Pending JPH0311747A (ja) | 1989-06-09 | 1989-06-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0311747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004057668A3 (en) * | 2002-12-20 | 2004-08-12 | Koninkl Philips Electronics Nv | Electronic device and method of manufacturing same |
| US9273464B2 (en) | 2009-09-01 | 2016-03-01 | Roger C. Roen | Structurally integrated accessible floor system |
-
1989
- 1989-06-09 JP JP1147010A patent/JPH0311747A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004057668A3 (en) * | 2002-12-20 | 2004-08-12 | Koninkl Philips Electronics Nv | Electronic device and method of manufacturing same |
| US9273464B2 (en) | 2009-09-01 | 2016-03-01 | Roger C. Roen | Structurally integrated accessible floor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886876A (en) | Surface-mounted semiconductor package and its manufacturing method | |
| JP2814966B2 (ja) | 半導体装置 | |
| JPH04256343A (ja) | 集積回路用フリップチップパッケージ | |
| US5881453A (en) | Method for mounting surface mount devices to a circuit board | |
| KR100589530B1 (ko) | 전자 부품 장치, 그 제조 방법 및 집합 회로 기판 | |
| KR20090026891A (ko) | 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법 | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| JPH0311747A (ja) | 半導体装置 | |
| US7449364B2 (en) | Device and method for including passive components in a chip scale package | |
| JPH06283561A (ja) | 半導体装置のパッケージ | |
| KR100473414B1 (ko) | 표면실장형 반도체제품을 탑재한 탭 패키지구조 | |
| US5519579A (en) | Method and apparatus for replacing directly attached chip | |
| KR100385088B1 (ko) | 멀티칩 반도체 모듈 및 그 제조 방법 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0612614Y2 (ja) | 回路基板ユニツト | |
| JPS6244851B2 (ja) | ||
| JPS6154656A (ja) | 半導体装置 | |
| US20060000718A1 (en) | Substrate plating methods and apparatus | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| KR0180332B1 (ko) | 반도체장치용 필름 캐리어 테이프 | |
| KR100362502B1 (ko) | 가요성회로기판스트립을이용하여제조되는볼그리드어레이반도체패키지의싱글레이션방법및장치 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH03293739A (ja) | 半導体装置 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JP2555916B2 (ja) | フィルムキャリヤ半導体装置 |