JPH03293739A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明はＴ　Ａ　Ｂ　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ
　Ｂｏｎｄｉｎｇ）方式により製造される半導体装置に
関するもので、特に出力端子数の多いもの、実装面積が
少ないもの等に使用されるものである。

（従来の技術） 従来、ＴＡＢ方式により製造された半導体装置では、例
えば第１０図に示すように、出力端子１１、１１．・・
・は、半導体チップ１２の一辺から平面的に延在してお
り、又その一辺から延在した出力端子１１．１１．・・
・は、互いに平行に配置されている。

即ち、出力端子１１．１１．・・・は、テープ（基板）
１３の端のみから取られていた。ここで、１４は配線で
ある。

しかしながら、近年における半導体チップの高集積化に
より、出力パッド数が増加し、これにより必然的に出力
端子１１．１１．・・・数が増加してきた。この際、同
一のテープ幅Ｗにおいて出力端子１１、１１．・・・数
を増やしていくと、当然に出力端子１１、１１．・・・
の間隔を狭くしていかなければならない。ここで、半導
体装置を基板等に実装するときの実装方法、装置、工程
等により、その実装が可能な半導体装置の出力端子１１
．１１．・・・の間隔には限界がある。即ち、ある程度
出力端子１１．１１．・、。

数が増加してくると実装が事実上不可能となる欠点があ
る。

なお、現在、量産性に向くリフロー実装（ｖｐｓ、赤外
線リフロー）の場合、実装可能な出力端子１１．１１．
・・・の間隔は０．６５ｍｍ程度までである。また、こ
れよりその間隔が狭いものについては、量産性に向かな
い単体−個又は−辺実装のパルスヒータ加熱法が使用さ
れるが、これでも実装可能な出力端子１１．１１．・・
・の間隔はＱ、３ｍｍ程度である。

一方、半導体チップ１２の出力パッド間隔に対し、それ
を配線１４によりテープ１３上で引き伸ばして実装可能
な出力端子１１．１１．・・・の間隔まで広げているが
、その配線領域が実装面積の大半を占めており、これに
より実装面積が大きく　（実装密度［ｐｉｎ（端子）数
／テープ面積］が小さく）なっている。

また、出力端子１１．１１．・・・の間隔が狭くなり過
ぎると、半導体チップ１２搭載後の試験について、従来
のソケットタイプのものでは出力端子１１゜１１、・・
・との接触がとれなくなり、結果として試験することが
できなくなる欠点がある。

なお、従来の半導体装置の最終形状について、その断面
構造を第１１図に示しておく。

（発明が解決しようとする課題） このように、従来、ＴＡＢ方式により製造される半導体
装置では、その出力端子が基板の端のみから取られてい
た。このため、出力端子数の増加に伴い、必然的にこれ
ら出力端子の間隔を狭くしなければならす、その限界を
越えると実装が事実上不可能となり、又試験ができなく
なるという欠点があった。

そこで、本発明は、ＴＡＢ方式により製造される半導体
装置において、その出力端子数が多くてもテープ幅を広
げることなく実装を可能とすることにより、実装密度の
向上を達成し、併せて半導体チップ搭載後の試験も容易
にすることができる半導体装置を提供することを目的と
する。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置は、基
板と、前記基板の中央部に搭載される半導体チップと、
前記基板の一方面に形成され、前記半導体チップに接続
されるパッドとを有する。

また、基板と、前記基板の中央部に搭載される半導体チ
ップと、前記基板の一方面に形成される配線と、前記基
板の所定位置に設けられるスルーホールと、前記基板の
他方面に形成され、前記スルーホールを介して前記配線
により前記半導体チップに接続されるパッドとを有する
。

さらに、第１の基板と、前記第１の基板の中央部に搭載
される半導体チップと、前記第１の基板の一方面に形成
され、前記半導体チップに接続されるパッドと、前記パ
ッドに対応する位置に端子が固定され、かつ、前記第１
の基板と結合される第２の基板とを有する。

また、前記パッドは、前記半導体チップの周囲に格子状
又は千鳥格子状に複数個配置されるものである。

（作用） このような構成によれば、基板の一方面には、半導体チ
ップに接続されるパッドが形成されている。このため、
半導体装置のパッド数、即ち端子数を大幅に増やすこと
ができる。

また、基板の他方面には、スルーホールを介して半導体
チップに接続されるパッドが形成されている。即ち、半
導体装置のパッド数を大幅に増やすことができる。

さらに、パッドが半導体チップを中心としてその周囲に
格子状となるように複数個配置されている。このため、
パッドの実装密度を向上させることができ、後の試験（
電気検査）においても、別に試験用のパッドを設ける必
要がなくなる。

（実施例） 以下、図面を参照しながら本発明の一実施例について詳
細に説明する。なお、この説明において、全図にわたり
共通の部分には共通の参照符号を付することにする。

第１図は、本発明の一実施例に係わる半導体装置を示し
ている。ここで、同図は、半導体チップｌとフィルムキ
ャリアテープ２とを接続した後、出力端子形成前の状態
における配線パターンを示している。

半導体チップ１はフィルムキャリアテープ（基板）２の
中央部の所定位置に搭載されている。

また、半導体チップ１と出力パッド３，３．・・・とは
配線４，４．・・・により接続されている。ここで、出
力パッド３，３．・・・は、フィルムキャリアテープ２
の一方面の全体にわたって形成されている。

具体的には、出力パッド３，３．・・・は、半導体チッ
プｌを中心としてその周囲に格子状となるように形成さ
れている。

このような構成によれば、従来と同一の実装面積におい
て、半導体装置の出力パッド３゜３、・・・数（出力端
子数）を大幅に増やすことが可能となる。これは、実装
面積が広く、出力端子数か多くなる傾向にある近年の半
導体装置に大変効果的である。また、同一の実装面積に
おいて出力端子数が決められた場合、本実施例によって
出力端子間隔は従来よりも広くとれるため、実装が容易
になる。さらに、出力パッド３，３．・・・が半導体チ
ップ２を中心としてその周囲に格子状となるように配置
されている。このため、出力端子は、フィルムキャリア
テープ２の面内ならどこからでも取ることかでき、従来
（出力端子がフィルムキャリアテープ２の端のみから取
られている）よりも実装密度が向上する。また、半導体
チップ１とフィルムキャリアテープ２とを接続した後の
試験（電気検査）では、従来は出力端子相互の間隔が狭
いため、ソケットで接触を取ることが難しく、別にパッ
ド間隔が広くなるように試験用のパッドを設ける必要が
あり、フィルムキャリアテープ２上で無駄な面積を必要
とした。ところが、本発明は出力端子形成前の出力パッ
ド３，３．・・・を試験用のパッドとして使用できるた
め、別に試験用のパッドを必要とすることもない。

第２図乃至第６図は、出力端子形成後の本発明に係わる
半導体装置の断面図を示すものである。

即ち、第２図に示す半導体装置は、出力端子形成工程で
、テープ（基板）２の一方面の全体にわたって形成され
た各出力パッド３．３．・・・に出力端子（例えばピン
）５を接着するという表面実装タイプのものである。な
お、出力端子５は、その長さを十分に長くすることによ
り、テープ２の一方面から他方面へ貫通するようにして
形成することも可能である。

また、第３図に示す半導体装置は、出力端子形成工程で
、テープ（基板）２の一方面の全体にわたって形成され
た各出力パッド３，３．・・・に出力端子（例えばバン
プ）６を形成したものである。

さらに、第４図に示す半導体装置は、出力パッド３，３
．・が、テープ（基板）２の所定位置に設けられたスル
ーホールを介してその他方面に設けられたものである。

なお、出力パッド３゜３、・・・に接続される出力端子
５としては、ピン、バンプ等を用いることができる。

また、第５図に示す半導体装置は、出力パッド３，３．
・・・が、テープ（基板）２の所定位置に設けられたス
ルーホールを介してその他方面に設けられると共に、出
力パッド３，３．・・・に接続される出力端子（ピン、
バンプ等）５が、テープ２の一方面から他方面へ貫通す
るようにして形成されたものである。

第６図に示す半導体装置は、テープ（第１の基板）２の
一方面の全体にわたって形成された出力パッドの位置に
対応する所定位置に既に出力端子（ピン等）５が配置さ
れた基板（第２の基板）７を用意し、この基板７と、半
導体チップｌが搭載されたフィルムキャリアテープ２と
を結合するものである。

第７図（ａ）乃至（０）は本発明に係わる半導体装置の
製造工程の一例を示すものである。

即ち、フィルムキャリアテープ製造工程としては、同図
（ａ）乃至（ｆ）に示すように、まず、基材にパッチン
グを施した後、銅箔ラミネートを行う。また、フォトパ
ターン後にエツチングを施し、さらにメツキ処理をする
。一方、ウェー７１製造工程としては、同図（ｇ）乃至
（ｊ）に示すように、所定のウェーハにバンプを形成し
た後、ブロービング及びダイシングを行い、半導体チッ
プを形成する。この後、同図（ｋ）乃至（０）に示すよ
うに、フィルムキャリアテープと半導体チップとをａ−
奉一接続し、樹脂封止を行う。また、試験（電気検査）
を行った後、ピン、バンプ等の出力端子の形成をする。

このような製造工程に関しては、テープの一方面又は他
方面に形成される配線のパターンが変わる程度で実質的
には従来と殆ど変わらない。即ち、追加される工程とし
ては、試験後に出力端子を形成する工程が追加されるの
みである。よって、製造工程が複雑化することもない。

第８図及び第９図は本発明に係わる半導体装置の変形例
を示すものである。

第８図に示す半導体装置では、出力パッド３゜３、・・
・の形状を円形から四角い形状したものである。なお、
実施例及びその変形例に示した出力パッド３，３．・・
・の形状は一例であって、これらに限られるものではな
い。また、第９図に示す半導体装置では、出力パッド３
，３．・・・の配置を格子状から千鳥格子状にしたもの
である。なお、出力パッド３，３．・・・の配置につい
てもこれらに限られるものではなく、出力端子がフィル
ムキャリアテープ２の面内から取れるような構造であれ
ばよいことは言うまでもない。

［発明の効果］ 以上、説明したように、本発明の半導体装置によれば、
次のような効果を奏する。

フィルムキャリアテープの一方面には、半導体チップに
接続される出力パッドが形成されている。このため、こ
の出力パッドに接続される出力端子数を大幅に増やすこ
とが可能となる。

また、フィルムキャリアテープの他方面には、スルーホ
ールを介して半導体チップに接続される出力パッドが形
成されている。即ち、この出力パッドに接続される出力
端子数を大幅に増やすことができる。

さらに、出力パッドが半導体チップを中心としてその周
囲に格子状又は千鳥格子状となるように配置されている
。このため、出力パッドの実装密度を向上させることが
でき、後の試験（電気検査）においても、別に試験用の
パッドを設ける必要がなくなる。

従って、出力端子数が多い半導体装置であっても、テー
プ幅を広げることなく実装が可能となり、このため実装
密度の向上が達成できると共に、半導体チップ搭載後の
試験も容易にすることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる半導体装置を示す平
面図、第２図乃至第６図はそれぞれ出力端子形成後にお
ける本発明の一実施例に係わる半導体装置の断面図、第
７図は本発明に係わる半導体装置の製造工程を示す図、
第８図及び第９図はそれぞれ本発明に係わる半導体装置
の変形例を示す平面図、第１０図及び第１１図はそれぞ
れ従来の半導体装置を説明するための図である。 ｌ・・・半導体チップ、２・・・フィルムキャリアテブ
、３・・・８力パッド、４・・・配線、５，６・・・出
力端子、 ７・・・基板。

Claims (8)

【特許請求の範囲】
1. （１）基板と、前記基板の中央部に搭載される半導体チ
   ップと、前記基板の一方面に形成され、前記半導体チッ
   プに接続されるパッドとを具備することを特徴とする半
   導体装置。
2. （２）基板と、前記基板の中央部に搭載される半導体チ
   ップと、前記基板の一方面に形成される配線と、前記基
   板の所定位置に設けられるスルーホールと、前記基板の
   他方面に形成され、前記スルーホールを介して前記配線
   により前記半導体チップに接続されるパッドとを具備す
   ることを特徴とする半導体装置。
3. （３）前記パッドには、端子が接続されることを特徴と
   する請求項１又は２記載の半導体装置。
4. （４）前記端子は、ピン又はバンプであることを特徴と
   する請求項３記載の半導体装置。
5. （５）前記端子は、前記基板の一方面から他方面へ貫通
   して設けられていることを特徴とする請求項３記載の半
   導体装置。
6. （６）第１の基板と、前記第１の基板の中央部に搭載さ
   れる半導体チップと、前記第１の基板の一方面に形成さ
   れ、前記半導体チップに接続されるパッドと、前記パッ
   ドに対応する位置に端子が固定され、かつ、前記第１の
   基板と結合される第２の基板とを具備することを特徴と
   する半導体装置。
7. （７）前記パッドは、前記半導体チップの試験用のパッ
   ドとなることを特徴とする請求項１又は２又は６記載の
   半導体装置。
8. （８）前記パッドは、前記半導体チップの周囲に格子状
   又は千鳥格子状に複数個配置されていることを特徴とす
   る請求項１又は２又は６記載の半導体装置。