JPH03117522A - 放電加工方法 - Google Patents
放電加工方法Info
- Publication number
- JPH03117522A JPH03117522A JP1253160A JP25316089A JPH03117522A JP H03117522 A JPH03117522 A JP H03117522A JP 1253160 A JP1253160 A JP 1253160A JP 25316089 A JP25316089 A JP 25316089A JP H03117522 A JPH03117522 A JP H03117522A
- Authority
- JP
- Japan
- Prior art keywords
- lead pins
- discharge machining
- package
- machining method
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
利用産業分野
この発明は、セラミックス等の絶縁体からなる半導体素
子収納用パッケージに用いたり−ドビンを一定あるいは
種々長さに切り揃える等の用途に用いる放電加工方法に
係り、絶縁性のセラミックスパッケージより突出したリ
ードピン間りに金属粒を充填敷設して所要の電圧印加を
可能にした放電加工方法に関する。
子収納用パッケージに用いたり−ドビンを一定あるいは
種々長さに切り揃える等の用途に用いる放電加工方法に
係り、絶縁性のセラミックスパッケージより突出したリ
ードピン間りに金属粒を充填敷設して所要の電圧印加を
可能にした放電加工方法に関する。
背景技術
プラグイン型のセラミックスパッケージは、その上面の
中央部にSiチップ載置用のメタライズ層を有し、下面
に外部リードピンが着設されるメタライズ層を縦横に整
列配置させて、該外部リードピンとして、例えば、コバ
ール合金ビンが縦横方向に等間隔で多数Agろう付けさ
れている。
中央部にSiチップ載置用のメタライズ層を有し、下面
に外部リードピンが着設されるメタライズ層を縦横に整
列配置させて、該外部リードピンとして、例えば、コバ
ール合金ビンが縦横方向に等間隔で多数Agろう付けさ
れている。
従来、多数のリードピンをパッケージに植設配列するた
め、治具の所要位置に設けられた多数の孔部内にリード
ピンを振込んだ後、パッケージ基板を前記ビンのAgろ
う部に密着するよう重ね合せてろう付けするという煩雑
な工程を要していた。
め、治具の所要位置に設けられた多数の孔部内にリード
ピンを振込んだ後、パッケージ基板を前記ビンのAgろ
う部に密着するよう重ね合せてろう付けするという煩雑
な工程を要していた。
そこで、出願人は、第3図に示す如き、上端部にろう材
(4)を被M1〜た複数のNi含有Fe合金ビン(3)
が、各々の下端部を板状連結片(2)に一定間隔で植設
並列して柱状ビンに構成され、複数の前記柱状ビンが、
各々の板状連結部(2)の両端部をNi含有Fe合金か
らなる支持体(]、)に接合して並列配置されたことを
特徴とするプラグイン型及び表面実装型用のり−ドビン
を提案(特開平1−115153号)した。
(4)を被M1〜た複数のNi含有Fe合金ビン(3)
が、各々の下端部を板状連結片(2)に一定間隔で植設
並列して柱状ビンに構成され、複数の前記柱状ビンが、
各々の板状連結部(2)の両端部をNi含有Fe合金か
らなる支持体(]、)に接合して並列配置されたことを
特徴とするプラグイン型及び表面実装型用のり−ドビン
を提案(特開平1−115153号)した。
上記リードピンの各Fe合金ビン(3)は、連結片(2
)を介l−で支持体(1)に固定されているため、取扱
い時の変形がなく、すべて電気的に接続されており、め
っき時の電気的接続が極めて容易である。
)を介l−で支持体(1)に固定されているため、取扱
い時の変形がなく、すべて電気的に接続されており、め
っき時の電気的接続が極めて容易である。
また、用途や目的に応じて選定L7?:長かに応じて、
セラミックス基板上にろう付けしたビン長さを任意に切
断できるため、ビンの管理が極めて容易になる利点があ
る。
セラミックス基板上にろう付けしたビン長さを任意に切
断できるため、ビンの管理が極めて容易になる利点があ
る。
しかし、セラミックス基板上にろう付け1−たビンを任
意長さに切断する場合、機械的切断方法では植設配列さ
れた各リードピンを治具等で保持する必要があり、かか
る治具を製作するのは多大な工程を要し、また保持が十
分でないと所要のピン長さに切断できず、また切断形状
が悪くなる問題があった。
意長さに切断する場合、機械的切断方法では植設配列さ
れた各リードピンを治具等で保持する必要があり、かか
る治具を製作するのは多大な工程を要し、また保持が十
分でないと所要のピン長さに切断できず、また切断形状
が悪くなる問題があった。
また、非接触でリードピンを切断する方法として放電加
工が考えられるが、前述のリードピンは板状連結片(2
)側でビン全数に導通を取ることができる利点があるが
、セラミックスパッケージ側では各ビンが電気的に絶縁
されているため、例えば、ワイヤ型電極で切断すると切
断面が平坦にならず加工が途中で中断する問題があり、
絶縁側でも各々のビン毎に導通を取る必要があり、かか
る作業が煩雑であるほか、加工終了時まで安定して通電
を確保することができず、放電加工の適用は実用上不可
能である。
工が考えられるが、前述のリードピンは板状連結片(2
)側でビン全数に導通を取ることができる利点があるが
、セラミックスパッケージ側では各ビンが電気的に絶縁
されているため、例えば、ワイヤ型電極で切断すると切
断面が平坦にならず加工が途中で中断する問題があり、
絶縁側でも各々のビン毎に導通を取る必要があり、かか
る作業が煩雑であるほか、加工終了時まで安定して通電
を確保することができず、放電加工の適用は実用上不可
能である。
発明の目的
この発明は、非接触でセラミックス等の絶縁性基板上に
ろう付けしたビンを任意長さに切断するなど非接触で切
断加工する方法の提供を目的どし、また、放電加工にて
セラミックス等の絶縁体からなる半導体素子収納用パッ
ケージに応じて選定した長さに任意にリードピンを切断
する方法の提供を目的としている。
ろう付けしたビンを任意長さに切断するなど非接触で切
断加工する方法の提供を目的どし、また、放電加工にて
セラミックス等の絶縁体からなる半導体素子収納用パッ
ケージに応じて選定した長さに任意にリードピンを切断
する方法の提供を目的としている。
発明の概要
二の発明は、
加工物に導通を取りワイヤや平型等の電極との間に電圧
を印加l−で整形や切断加工する放電加工方法において
、 加工物の絶縁側に導電性金属粒を充填あるいは敷設して
電気的接続を確保して放電加工することを特徴とする放
電加工方法である。
を印加l−で整形や切断加工する放電加工方法において
、 加工物の絶縁側に導電性金属粒を充填あるいは敷設して
電気的接続を確保して放電加工することを特徴とする放
電加工方法である。
この発明は、
特に、セラミックス等の絶縁体からなる半導体素子収納
用パッケージ上に植設配列したリードピンを、放電切断
する放電加工方法において、パッケージ上の多数のリー
ドピン間を、Auめっきを施I−たNi粒等の導電性金
属粒をパッケージ上に敷きつめて電気的接続可能となし
、 ワイヤ型電極をリードピンと直交方向に相対的に移動さ
せてリードピンを所要長さに放電切断することを特徴と
する放電加工方法であり、さらにこの発明は。
用パッケージ上に植設配列したリードピンを、放電切断
する放電加工方法において、パッケージ上の多数のリー
ドピン間を、Auめっきを施I−たNi粒等の導電性金
属粒をパッケージ上に敷きつめて電気的接続可能となし
、 ワイヤ型電極をリードピンと直交方向に相対的に移動さ
せてリードピンを所要長さに放電切断することを特徴と
する放電加工方法であり、さらにこの発明は。
上記構成において、
放電切除後の所要リードピン高さに応じて平型電極の当
該位置に突出部または四部を設け、各リードピン上端に
平型電極を近接させてリードピンを所要長さに放電切除
することを特徴とする放電加工方法である。
該位置に突出部または四部を設け、各リードピン上端に
平型電極を近接させてリードピンを所要長さに放電切除
することを特徴とする放電加工方法である。
発明の構成
この発明は、例えば、セラミックスパッケージに用いた
リードピンを一定あるいは種々長さに切り揃えるための
放電加工方法において、絶縁性のセラミックスパッケー
ジより突出して多数のピンの全てに導通を取るのが困難
な場合、リードピン回りに導電性金属粒を充填敷設する
ことにより所要の電圧印加でき放電加工を可能にしたこ
とを特徴とする。
リードピンを一定あるいは種々長さに切り揃えるための
放電加工方法において、絶縁性のセラミックスパッケー
ジより突出して多数のピンの全てに導通を取るのが困難
な場合、リードピン回りに導電性金属粒を充填敷設する
ことにより所要の電圧印加でき放電加工を可能にしたこ
とを特徴とする。
この発明の特徴である金属粒は、加工物近傍に充填した
り敷きつめたりして電気的接続ができれば、加工物に応
じて粒形状、寸法を適宜選定できれば、どのような金属
粒でもよいが、リードピンの加工の場合、電気抵抗が低
く、表面が加工物と同様硬度でピンに傷を付けることの
ない金属粒が望ましい。
り敷きつめたりして電気的接続ができれば、加工物に応
じて粒形状、寸法を適宜選定できれば、どのような金属
粒でもよいが、リードピンの加工の場合、電気抵抗が低
く、表面が加工物と同様硬度でピンに傷を付けることの
ない金属粒が望ましい。
さらに、磁選機で金属粒を回収するために磁性材を用い
たり、水中での使用時に流出しないよう比重の大きい金
属粒とすることもでき、リードピンの加工の場合、Ni
粒にAuめつきを施した粒が最も好ましい。
たり、水中での使用時に流出しないよう比重の大きい金
属粒とすることもでき、リードピンの加工の場合、Ni
粒にAuめつきを施した粒が最も好ましい。
図面に基づ〈発明の開示
第1図はこの発明による放電加工方法を示すセラミック
スパッケージの斜視説明図であり、第3図に示す柱状ピ
ンの一部が着設されたセラミックスパッケージの位置部
分を示す。第2図はこの発明による放電加工方法を示す
セラミックスパッケージの側面説明図である。
スパッケージの斜視説明図であり、第3図に示す柱状ピ
ンの一部が着設されたセラミックスパッケージの位置部
分を示す。第2図はこの発明による放電加工方法を示す
セラミックスパッケージの側面説明図である。
1虹
まず、セラミックスパッケージを説明すると、第3図に
示す支持体(1)の連結片(2)に配列された柱状ビン
を、Fe合金ビン(3)の上端部に被着されたAgろう
材(4)部に、前記所要のセラミックス基板(5)のメ
タライズ層を当接載置させ、還元性雰囲気中にて加熱し
てろう付けしてその後冷却し、さらに、Fe合金ビン(
3)にAuめっきを施しである。
示す支持体(1)の連結片(2)に配列された柱状ビン
を、Fe合金ビン(3)の上端部に被着されたAgろう
材(4)部に、前記所要のセラミックス基板(5)のメ
タライズ層を当接載置させ、還元性雰囲気中にて加熱し
てろう付けしてその後冷却し、さらに、Fe合金ビン(
3)にAuめっきを施しである。
その後、各Fe合金ビン(3)の長さを所要長さとする
ため、第1図に示す如く、Ni粒にAuめっきを施した
導電性金属粒(10)をセラミックス基板(5)上に各
Fe合金ビン(3)間を埋める如く敷きつめてあり、基
板(5)端上に電圧印加のための電気端子(11)が配
設しである。
ため、第1図に示す如く、Ni粒にAuめっきを施した
導電性金属粒(10)をセラミックス基板(5)上に各
Fe合金ビン(3)間を埋める如く敷きつめてあり、基
板(5)端上に電圧印加のための電気端子(11)が配
設しである。
各連結片(2)にて上端を接続されたFe合金ビン(3
)群に直交するよう、連結片(2)に平行に隣接させた
ワイヤ型電極(12)と、上記電気端子(11)及び各
連結片(2)との間に所要の電圧を印加して、ワイヤ型
電極(12)と各Fe合金ビン(3)間に放電を発生さ
せて各Fe合金ビン(3)を切断するが、これを水中で
行う。
)群に直交するよう、連結片(2)に平行に隣接させた
ワイヤ型電極(12)と、上記電気端子(11)及び各
連結片(2)との間に所要の電圧を印加して、ワイヤ型
電極(12)と各Fe合金ビン(3)間に放電を発生さ
せて各Fe合金ビン(3)を切断するが、これを水中で
行う。
なお、第1図では図示を簡略化しているが、セラミック
ス基板(5)上の導電性金属粒(10)は、第2図に図
示する如く、所要の嵩密度が得られるよう充填する。従
って、ワイヤ型電極(12)と導電性金属粒(10)と
の間に放電を発生させないよう両者間距離を適宜選定す
る必要がある。
ス基板(5)上の導電性金属粒(10)は、第2図に図
示する如く、所要の嵩密度が得られるよう充填する。従
って、ワイヤ型電極(12)と導電性金属粒(10)と
の間に放電を発生させないよう両者間距離を適宜選定す
る必要がある。
図示しないが所要の水槽に、上記のセラミックス基板(
5)及びワイヤ型電極(12)を挿入して放電加工を行
う。水槽内で放電加工を行うのは、加工時のスカム等を
除去するためである。
5)及びワイヤ型電極(12)を挿入して放電加工を行
う。水槽内で放電加工を行うのは、加工時のスカム等を
除去するためである。
この際、水槽内の水を所要速度で流下させる必要があり
、例えばセラミックス基板(5)上の導電性金属粒(1
0)が0.5mmX0.5mm程度であった場合、これ
を流さないよう流速等を設定するほか、導電性金属粒(
10)に比重の大きい材質を用いるなど、加工条件等を
選定する必要がある。
、例えばセラミックス基板(5)上の導電性金属粒(1
0)が0.5mmX0.5mm程度であった場合、これ
を流さないよう流速等を設定するほか、導電性金属粒(
10)に比重の大きい材質を用いるなど、加工条件等を
選定する必要がある。
ここでは水槽内で放電加工を行う例を説明したが、被加
工物に応じて、油槽内で放電加工を行っても同様の作用
効果が得られる。
工物に応じて、油槽内で放電加工を行っても同様の作用
効果が得られる。
作里紘來
セラミックス基板(5)上の導電性金属粒(10)にて
絶縁側でも各々のピン毎に導通を取ることができ、その
粒寸法、材質を被加工材に応じて適宜選定することによ
り、加工終了時まで安定して通電を確保することができ
る。
絶縁側でも各々のピン毎に導通を取ることができ、その
粒寸法、材質を被加工材に応じて適宜選定することによ
り、加工終了時まで安定して通電を確保することができ
る。
従って、水槽内でワイヤ電極(J2)を所要速度で移動
させ、ワイヤ型電極(12)と各Fe合金ビン(3)間
に放電を発生させると、各Fe合金ビン(3)は導電性
金属粒(10)を介して電気端子(11)とさらに各連
結片(2)との間に所要の電圧を印加しているため、各
Fe合金ビン(3)の放電切断が効率よくかつ切断完了
まで確実にでき、パッケージに応じて選定した任意長さ
のリードピンを得ることができ、リードピンを所要箇所
に所要本数、ろう付は配列I−たセラミックス基板が得
られる。
させ、ワイヤ型電極(12)と各Fe合金ビン(3)間
に放電を発生させると、各Fe合金ビン(3)は導電性
金属粒(10)を介して電気端子(11)とさらに各連
結片(2)との間に所要の電圧を印加しているため、各
Fe合金ビン(3)の放電切断が効率よくかつ切断完了
まで確実にでき、パッケージに応じて選定した任意長さ
のリードピンを得ることができ、リードピンを所要箇所
に所要本数、ろう付は配列I−たセラミックス基板が得
られる。
また、加工終了後、セラミックス基板(5)上の導電性
金属粒(10)は流下させることで容易に除去でき、か
つ磁選機にて導電性金属粒(10)を回収できる。
金属粒(10)は流下させることで容易に除去でき、か
つ磁選機にて導電性金属粒(10)を回収できる。
ここでは、ワイヤ電極(]、2)を所要速度で移動させ
たが、セラミックス基板(5)側を移動あるいは両者を
対向移動させてもよい。
たが、セラミックス基板(5)側を移動あるいは両者を
対向移動させてもよい。
問屋1・
第2図に示すセラミックス基板(5)は、植設配列した
Fe合金ビン(3)を上述のこの発明による放電加工に
て所要長さに切り揃えられたリードピン(6)となした
もの、あるいは前述した従来の治具の所要位置に設けら
れた多数の孔部内にリードピンを振込んだ後、基板を前
記ビンのAgろう部に密着するよう重ね合せてろう付け
したものである。
Fe合金ビン(3)を上述のこの発明による放電加工に
て所要長さに切り揃えられたリードピン(6)となした
もの、あるいは前述した従来の治具の所要位置に設けら
れた多数の孔部内にリードピンを振込んだ後、基板を前
記ビンのAgろう部に密着するよう重ね合せてろう付け
したものである。
かかるセラミックス基板(5)に、植設配列されたリー
ドピン(6)は、第1図と同様に、Ni粒にAuめつき
を施した金属粒(10)をセラミックス基板(5)上に
各リードピン(6)間を埋める如く敷きつめてあり、基
板(5)端上に電圧印加のための電気端子(11)が配
設しである。
ドピン(6)は、第1図と同様に、Ni粒にAuめつき
を施した金属粒(10)をセラミックス基板(5)上に
各リードピン(6)間を埋める如く敷きつめてあり、基
板(5)端上に電圧印加のための電気端子(11)が配
設しである。
この各リードピン(6)の上端面に相対するように平型
電極(13)を近接させ、上記電気端子(1工)との間
に所要の電圧を印加l−で、電極(13)と各リードピ
ン(6)間に放電を発生させて各リードピン(6)頭を
切除する。この放電加工は、第1図と同様に水槽内で行
う。
電極(13)を近接させ、上記電気端子(1工)との間
に所要の電圧を印加l−で、電極(13)と各リードピ
ン(6)間に放電を発生させて各リードピン(6)頭を
切除する。この放電加工は、第1図と同様に水槽内で行
う。
作里塾号
セラミックス基板(5)上の金属粒(10)にて絶縁側
から多数のビン(6)全てに導通を取ることができ、所
要の電圧を印加I−でも加工終了時まで安定して通電を
確保することができ、効率よくかつ確実に放電加工でき
る。
から多数のビン(6)全てに導通を取ることができ、所
要の電圧を印加I−でも加工終了時まで安定して通電を
確保することができ、効率よくかつ確実に放電加工でき
る。
平型電極(13)を近接させて各リードピン(6)間に
放電を発生させると、各リードピン(6)頭が切除され
て、任意長さのリードピン(6)を得ることができる。
放電を発生させると、各リードピン(6)頭が切除され
て、任意長さのリードピン(6)を得ることができる。
この際、平型電極(13)極面が平坦面であると、各リ
ードピン(6)高さを所要の高さに精度よく加工でき、
また、第2図に示す如く、平型電極(13)極面に所要
高さの突出電極部(14)を設けると、その突出電極部
(14)に対向する位置のリードピン(6)高さを電極
の突出高さだけ他のビン(6)高さより低くでき、図示
I−ないが逆に平型電極(]3)極面に四部電極部を設
ければ他のビン(6)高さより高くでき、所要箇所に所
要高さのリードピンを所要本数、ろう付は配列したセラ
ミックス基板が得られる。
ードピン(6)高さを所要の高さに精度よく加工でき、
また、第2図に示す如く、平型電極(13)極面に所要
高さの突出電極部(14)を設けると、その突出電極部
(14)に対向する位置のリードピン(6)高さを電極
の突出高さだけ他のビン(6)高さより低くでき、図示
I−ないが逆に平型電極(]3)極面に四部電極部を設
ければ他のビン(6)高さより高くでき、所要箇所に所
要高さのリードピンを所要本数、ろう付は配列したセラ
ミックス基板が得られる。
ここでは、平型電極(13)を移動させたが、セラミッ
クス基板(5)側を移動あるいは両者を対向移動させて
もよい。
クス基板(5)側を移動あるいは両者を対向移動させて
もよい。
実施例
実施例1
長さ50mmX幅40mmX厚み0.25 mm寸法の
42Ni−Fe合金を、エツチング加工にて、外周幅4
mmと5mmの対向2辺及び2.5mmピッチの空間窓
部を介l−で、幅0.45 mmの連結片部を1,3本
設けてなる支持体を作製した。
42Ni−Fe合金を、エツチング加工にて、外周幅4
mmと5mmの対向2辺及び2.5mmピッチの空間窓
部を介l−で、幅0.45 mmの連結片部を1,3本
設けてなる支持体を作製した。
一定間隔で所要寸法の孔部を設けたカーボン製の治具を
用い、該治具の孔部内にO645mnoφ×長さ10皿
寸法で上端部のフランジ部にAgろうを載置したコバー
ル合金ビンを振込みした。
用い、該治具の孔部内にO645mnoφ×長さ10皿
寸法で上端部のフランジ部にAgろうを載置したコバー
ル合金ビンを振込みした。
次に、前記ビンを支持体の連結片上に載置し、抵抗溶接
によりビンを固着1また後、前記治具を取り外し、13
本の連結片上のそれぞれに、前記コバール合金ビンを一
定間隔で13本ずつ配設した植設配列ビンを得た。
によりビンを固着1また後、前記治具を取り外し、13
本の連結片上のそれぞれに、前記コバール合金ビンを一
定間隔で13本ずつ配設した植設配列ビンを得た。
この植設配列ビンのAgろう部に、セラミックス基板の
メタライズ層を密着して重ね合わせ、還元性雰囲気中で
、800℃x O,5時間の加熱を施したのち、冷却し
た。さらに、コバール合金ビンの外表面にAuめっきを
施した。
メタライズ層を密着して重ね合わせ、還元性雰囲気中で
、800℃x O,5時間の加熱を施したのち、冷却し
た。さらに、コバール合金ビンの外表面にAuめっきを
施した。
つぎに、この発明による放電加工を行うため、0.5m
mφX O,5mmのNi粒にAuめっきを施した導電
性金属粒を、セラミックス基板上に各リードピン間を埋
める如く敷きつめ、基板端上に電圧印加のための端子を
配設した。
mφX O,5mmのNi粒にAuめっきを施した導電
性金属粒を、セラミックス基板上に各リードピン間を埋
める如く敷きつめ、基板端上に電圧印加のための端子を
配設した。
セラミックス基板及びワイヤ型電極をを所要の水槽に装
入して、リードピン群に直交するよう、連結片に平行に
隣接させたワイヤ型電極と上記電気端子及び各連結部と
の間に、電圧6oV、電流Uで、電極と各リードピン間
に放電を発生させてリードピン切断した。この発明によ
る放電加工の結果、各リードピンの長さを6.5±0.
05mmに切す揃えることができた。
入して、リードピン群に直交するよう、連結片に平行に
隣接させたワイヤ型電極と上記電気端子及び各連結部と
の間に、電圧6oV、電流Uで、電極と各リードピン間
に放電を発生させてリードピン切断した。この発明によ
る放電加工の結果、各リードピンの長さを6.5±0.
05mmに切す揃えることができた。
なお、水槽内での放電加工の際、電極と金属粒との間に
放電を発生させないように両者間の距離を3mm以上に
選定し、水槽内の水は1.51 /minで流下させた
。
放電を発生させないように両者間の距離を3mm以上に
選定し、水槽内の水は1.51 /minで流下させた
。
去遍!徨
ワイヤ型電極で放電切断した後、引き続いて、この発明
による放電加工にて仕上加工するため、平型電極をリー
ドピンの切断面に上方より近接させ、上記電気端子との
間に電圧60V、電流Mで平型電極と各リードピン間に
水槽中で水を1511mnで流下させながら放電を発生
させて各リードピンの長さを6.5mmにかつ平坦面に
仕上加工した。
による放電加工にて仕上加工するため、平型電極をリー
ドピンの切断面に上方より近接させ、上記電気端子との
間に電圧60V、電流Mで平型電極と各リードピン間に
水槽中で水を1511mnで流下させながら放電を発生
させて各リードピンの長さを6.5mmにかつ平坦面に
仕上加工した。
この方法により、所要の面上に縦横方向に各々13本ず
つ等間隔にビンを植設したセラミックス基板を得ること
ができた。
つ等間隔にビンを植設したセラミックス基板を得ること
ができた。
第1図はこの発明による放電加工方法を示すセラミック
スパッケージの斜視説明図である。第2図はこの発明に
よる放電加工方法を示すセラミックスパッケージの側面
説明図である。 第3図は支持体へ配列されたリードピンの斜視説明図で
ある。 1・・・支持体、2・・・連結片、3・・・Fe合金ビ
ン、4・・・Agろう材、5・・・セラミックス基板、
6・・・リードピン、10・・・導電性金属粒、11・
・・電気端子、12・・・ワイヤ型電極、13・・・平
型電極、14・・・突出電極部。
スパッケージの斜視説明図である。第2図はこの発明に
よる放電加工方法を示すセラミックスパッケージの側面
説明図である。 第3図は支持体へ配列されたリードピンの斜視説明図で
ある。 1・・・支持体、2・・・連結片、3・・・Fe合金ビ
ン、4・・・Agろう材、5・・・セラミックス基板、
6・・・リードピン、10・・・導電性金属粒、11・
・・電気端子、12・・・ワイヤ型電極、13・・・平
型電極、14・・・突出電極部。
Claims (1)
- 【特許請求の範囲】 1 加工物に導通を取りワイヤや平型等の電極との間に電
圧を印加して整形や切断加工する放電加工方法において
、 加工物の絶縁側に導電性金属粒を充填あるいは敷設して
電気的接続を確保して放電加工することを特徴とする放
電加工方法。 2 絶縁体からなる半導体素子収納用パッケージ上に植設
配列したリードピンを、ワイヤ型電極にて放電切断する
放電加工方法において、 前記パッケージ上の多数のリードピン間を、パッケージ
上に導電性金属粒を敷きつめて電気的接続可能となし、 ワイヤ型電極をリードピンと直交方向に相対的に移動さ
せてリードピンを所要長さに放電切断することを特徴と
する放電加工方法。 3 絶縁体からなる半導体素子収納用パッケージ上に植設
配列したリードピンを、平型電極にて放電切除する放電
加工方法において、 前記パッケージ上の多数のリードピン間を、パッケージ
上に導電性金属粒を敷きつめて電気的接続可能となし、 放電切除後の所要リードピン高さに応じて平型電極の当
該位置に突出部または凹部を設け、各リードピン上端に
平型電極を近接させてリードピンを所要長さに放電切除
することを特徴とする放電加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1253160A JPH0785850B2 (ja) | 1989-09-28 | 1989-09-28 | 放電加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1253160A JPH0785850B2 (ja) | 1989-09-28 | 1989-09-28 | 放電加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117522A true JPH03117522A (ja) | 1991-05-20 |
| JPH0785850B2 JPH0785850B2 (ja) | 1995-09-20 |
Family
ID=17247369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1253160A Expired - Lifetime JPH0785850B2 (ja) | 1989-09-28 | 1989-09-28 | 放電加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785850B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6311236A (ja) * | 1986-06-28 | 1988-01-18 | Sony Chem Corp | 放電加工方法 |
-
1989
- 1989-09-28 JP JP1253160A patent/JPH0785850B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6311236A (ja) * | 1986-06-28 | 1988-01-18 | Sony Chem Corp | 放電加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0785850B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5135890A (en) | Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip | |
| US5103290A (en) | Hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip | |
| JPH08500211A (ja) | 集積回路チップの一体化積重ね体用の非導電性端部層 | |
| CN102376588B (zh) | 用于半导体芯片封装的侧可润湿电镀 | |
| US3881241A (en) | Galvano-magneto effect device | |
| GB2135824A (en) | Semiconductor device | |
| US4599636A (en) | Two terminal axial lead suppressor and diode bridge device | |
| KR102582909B1 (ko) | 개선된 성능을 갖는 열전기 발생기용 열 렌즈화 전극 | |
| US4064611A (en) | Method for terminating solid electrolyte capacitors | |
| US3387359A (en) | Method of producing semiconductor devices | |
| JPH03117522A (ja) | 放電加工方法 | |
| GB2062353A (en) | Conductive lead for miniature capacitors | |
| JP3552157B2 (ja) | 対導線配列及び対導線の端部接合方法及びそれを用いた回転電機の巻線製造方法 | |
| US4106184A (en) | Method for making fused solid electrolyte capacitor assemblages and a fused capacitor made thereby | |
| US2900584A (en) | Transistor method and product | |
| US6549427B1 (en) | Circuit trace termination and method | |
| JPS61216349A (ja) | ガラス端子のメツキ方法 | |
| US3390384A (en) | Electrical connection structure | |
| JP3427601B2 (ja) | チップ状電子部品の製造方法 | |
| US3436821A (en) | Method of manufacturing conductive pins and pellets | |
| JP2567100Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH09116090A (ja) | パワー半導体モジュール | |
| JPS6016751B2 (ja) | 半導体装置のリ−ド端子メッキ方法 | |
| JPH01115153A (ja) | 半導体パッケージ用植設配列リードピン及び半導体パッケージ用植設配列リードピンを用いた半導体パッケージの製造方法 | |
| JPS6351152A (ja) | 電極ヘツド |