JPH03117794U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例に係るデジタル計時
の修正回路の構成を示す図、第２図は第１図に示
す信号のタイムチヤートである。 ２……計時信号発生回路、１２……分カウンタ
、１８……時カウンタ、２０……表示回路、２８
……時修正スイツチ、３０……分修正スイツチ、
３４……表示修正回路、５８……リセツト回路、
６６……リセツト制御回路、８０……出力選択回
路。

Claims (1)

1. 【実用新案登録請求の範囲】 計時信号を発生する計時信号発生回路と、 前記計時信号により時刻の分桁をカウントする
   分カウンタと、 この分カウンタからの桁上げ信号により時刻の
   時桁をカウントする時カウンタと、 この時カウンタ及び分カウンタでカウントされ
   た時刻を表示する表示回路と、 外部操作により操作信号を出力するスイツチ群
   と、 前記操作信号に応じて前記時カウンタ及び分カ
   ウンタの計数を修正して前記表示回路の表示を修
   正する表示修正回路と、 を有するデジタル計時の修正回路において、 前記スイツチ群からのいずれの操作信号にも応
   答してリセツト信号を前記分カウンタに印加して
   クリアすると共に、前記表示修正回路にもリセツ
   ト信号を印加して桁上げ時には前記時カウンタの
   カウントを歩進させるリセツト回路と、 前記リセツト信号発生時に前記操作信号の発生
   停止に応答して一定時間リセツト信号の発生を阻
   止する制御信号を出力するリセツト制御回路と、 前記制御信号発生時には前記操作信号を前記表
   示修正回路に供給し、前記制御信号非発生時には
   前記操作信号を前記リセツト回路に供給する出力
   選択回路と、 を設けたことを特徴とするデジタル計時の修正回
   路。