JPH03118765A

JPH03118765A - 自励インバータ

Info

Publication number: JPH03118765A
Application number: JP1253816A
Authority: JP
Inventors: Harunobu Hiki; 比企　春信; Yoshinobu Sakamoto; 坂元　義信
Original assignee: MELS CORP
Current assignee: MELS CORP
Priority date: 1989-09-29
Filing date: 1989-09-29
Publication date: 1991-05-21
Anticipated expiration: 2014-07-26
Also published as: JP2922932B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、主に高信頼性の要求される高周波スイッチン
グ電源に用いられる自励インバータに関する。

（従来の技術）この種の自励インバータとして、従来第３図に示すもの
が知られている。

同図に示す自励インバータ１００は、電源１０１の両端
に結合された抵抗１０２とコンデンサ１０３の直列回路
の接続点と、開閉素子であるＭＯ８ＦＥＴ１０４のゲー
トとの間にトリガーダイオード１０５を接続し、前記コ
ンデンサ１０３を第４図（ａ）のように充放電させ、コ
ンデンサ１０３の充電電圧Ｖ。２の放電時に第４図（ｂ
）のようなパルス電圧（Ｖ、）を出力し、この出力にて
ＭＯ８ＦＥＴ１０４にゲート電圧を供給して起動させ、
起動と同時にコンデンサ１０３の充電電圧■、２はダイ
オード１０６と抵抗１０７によってＭＯ８ＦＥＴ１０４
を通じて放電させる。

そして、ＭＯ８ＦＥＴ１０４の起動後は主変圧器１０８
の補助巻線１１１に電流制限用の抵抗１１３を介して並
列接続した飽和リアクトル１１２の磁気飽和に伴う短絡
動作を利用してＭＯ８ＦＥＴ１０４をオフさせ、更に、
飽和リアクトル１１２の極性反転によりＭＯ８ＦＥＴ１
０４を再びオンさせる。

このような動作が所定の周波数で繰り返され、出力巻線
１１０から所定の周波数の交流出力を取出すことができ
る。尚、第３図中、１１４はゲートバイアス抵抗である
。

しかしながら、上記構成の自励インバータ１００の場合
、下記のような問題がある。

即ち、電源１０１からの入力電圧Ｖｉを変化した場合、
この入力電圧Ｖｉの値に比例してＭＯＳＦＥＴのオン、
オフの周波数、従って交流出力ｖ０の周波数が大きく変
動してしまうという問題がある。

このような問題はＥＭＩ対策上大きな障害となっていた
。

（発明が解決しようとする課題）本発明は上記事情に鑑みてなされたものであり、入力電
圧を変化させた場合でも常に一定周波数の安定した出力
を得ることが可能な自励インバータを提供することを目
的とするものである。

［発明の構成］（課題を解決するための手段）本発明は、電源と、入力巻線、出力巻線及び補助巻線を
有する主変圧器と、電源と入力巻線との間に直列接続し
た開閉素子と、磁気飽和によりセット、リセット動作し
て前記開閉素子の転流を行う飽和リアクトルを有する自
励インバータであって、前記飽和リアクトルのセット、
リセット動作を利用してこの自励インバータの入力電圧
に対応した導通時間を前記開閉素子に与える手段と、こ
の自励インバータの発振周波数が一定になるように前記
飽和リアクトルのリセット動作を制御するリセット制御
手段とを有するものである。

（作　用）以下に上記構成の装置の作用を説明する。

この装置においては、飽和リアクトルのセット。

リセット動作を利用してこの自励インバータの入力電圧
に対応した導通時間が前記開閉素子に与えられる。リセ
ット制御手段は、前記飽和リアクトルのリセット動作を
制御し、発振周波数を一定とする。

（実施例）以下に本発明の詳細な説明するが、それに先立って、本
発明の詳細な説明を第２図を参照して行う。

同図に示すように、後述する開閉素子としての両ＭＯ８
ＦＥＴ５Ａ、５Ｂの開閉に関与する飽和リアクトル７の
セット電圧をＶ　ＩＬ＋　　Ｖ　ＩＭ＋　　”　ＩＨ％
リセット電圧をＶ　２　Ｌ＋　　Ｖ　２Ｍ＋　　Ｖ　２
□とし、さらに導通時間をｔ　ＩＬ＋　　ｉ　１Ｍ＋　
　ｊ　ｌＨ＋非導通時間をｔ２Ｌ＊ｔ２ｋｈ　　ｔ２Ｍ
として表すものとする。そして、一般的にセット電圧を
Ｖ□、リセット電圧をＶ２＋　セット時の導通時間をｉ
＋＋　　リセット時の非導通時間をｔ２と定義するもの
とすれば、下記（１）、　（２）式が成立する。

ｖ　、　　ｔ　□＝　ｖ２ｔ　２＝Ａ　（ｃｏｎｓｔ）
　　　　　−・（１）ｔ＋　＋ｔ２＝１／Ｆ　　　　　
　　　　　　・・・（２）ここに、Ａは所定の出力電圧
を得るに必要なセット時の電圧時間積であり、Ｖｌ、Ｖ
２を発生するための主変圧器Ｔの巻線電圧に換算した値
である。また、Ｆは発振周波数である。

前記（１）、　（２）式より、ＦＡ　　　　　ｖｌ飽和リアクトル７のリセット電圧を前記（５）式のよう
に制御することにより、飽和リアクトル７のセット時、
リセット時の両電圧時間積が等しくなり、これにより、
発振周波数を一定とすることができる。

次に、上述した原理に基く具体的実施例について第１図
を参照して説明する。

第１図に示す自励インバータ１は、主変圧器Ｔと、この
主変圧器Ｔの入力巻線２に陽極が接続された電源（直流
電源）３と、第１．第２の開閉素子であるＮ型ＭＯ８Ｆ
ＥＴ５Ａ、Ｐ型ＭＯＳ　Ｆ　ＥＴ５Ｂと、両ＭＯ８ＦＥ
Ｔ５Ａ、５Ｂのドレン間に接続されたコンデンサ２７と
、主変圧器Ｔの第１の補助巻線１９ａに接続した電流制
限回路５０と、この電流制限回路５０を介して第１の補
助巻線１９ａに並列接続した飽和リアクトル７と、前記
主変圧器Ｔの第２の補助巻線１９ｂに接続した設定電圧
発生手段３０と、前記両ＭＯ８ＦＥＴ５Ａ、５Ｂの起動
を行う起動回路２９と、電源３からの入力電圧Ｖｉを取
込むと共に前記飽和リアクトル７のセット、リセット動
作を利用してこの飽和リアクトル７のセット電圧ｖ１及
びセット時の導通時間を求め、セット電圧Ｖ工及び電圧
時間積Ａに発振周波数Ｆを乗じたＦＡの値を各々送出す
る基準信号発生手段２０と、この基準信号発生手段２０
からの前記セット電圧ｖ１及びＦＡの値を基に前記（５
）式で示すリセット電圧ｖ２の値を求めこれを制御信号
として送出する制御信号発生手段８０と、この制御信号
発生手段８０からの制御信号を基に前記飽和リアクトル
７のリセット動作を制御するリセット制御手段９５とを
有している。

前記飽和リアクトル７と電流制限回路５０との接続点に
は、スピードアップ抵抗４６．４６を介して前記両ＭＯ
８ＦＥＴ５Ａ、５Ｂの各ゲートが接続されている。

また、両ＭＯ８ＦＥＴ５Ａ、５Ｂの各ソースは飽和リア
クトル７の他端と共に電源３の陰極に接続されている。

前記電流制限回路５０は、エミッタフォロワ回路６０Ａ
を含みＮ型ＭＯ８ＦＥＴ５Ａに対応する第１の電流制限
回路６１Ａと、エミッタフォロワ回路６０Ｂを含みＰ型
ＭＯ８ＦＥＴ５Ｂに対応する第２の電流制限回路６１Ｂ
とを具備している。

第１の電流制限回路６１Ａは、ＮＰＮトランジスタ６２
ａ、エミッタ抵抗６３ａ１このエミッタ抵抗６３ａ（！
＝ＮＰＮｈランジスタロ２ａのベースとに接続したツェ
ナーダイオード６４ａからなるエミッタフォロワ回路６
０Ａと、このエミッタフォロワ回路６０ＡのＮＰＮ　ト
ランジスタ６２ａのコレクタと前記第１の補助巻線１９
ａとの間に接続したダイオード６９ａと、前記第１の補
助巻線１９ａの中間タップと前記エミッタ抵抗６３ａの
飽和リアクトル７側の端子とに直列接続した抵抗７１、
　　コンデンサ５３と、この抵抗７１．　コンデンサ５
３の接続点に接続した抵抗７０と、この抵抗７０に接続
したベースバイアス用のダイオード６６ａ、抵抗６７ａ
とを具備している。

第２の電流制限回路６１Ｂは、エミッタフォロワ回路６
０ＢにＰＮＰトランジスタ６２ｂを用い、これに対応し
てエミッタ抵抗６３．抵抗６７ｂを具備すると共にツェ
ナーダイオード６４ｂ、ダイオード６６ｂを上述した場
合と逆極性に接続配置している。

尚、上述した電流制限回路５０は、上記構成の他、全体
を抵抗におきかえて簡略化することができる。

前記設定電圧発生手段３０は、主変換器Ｔの第１の補助
巻線１９ａに接続したダイオード３１と、主変換器Ｔの
第２の補助巻線１９ｂに逆極性で接続した一対のダイオ
ード３２ａ、３２ｂと、第１、第２の補助巻線１９ａ、
１９ｂの接続点と前記ダイオード３２ａのカソード側に
接続したコンデンサ３３ａと、このコンデンサ３３ａに
接続した抵抗３４ａを介してこのコンデンサ３３ａに並
列接続したツェナーダイオード３５ａ、コンデンサ３６
ａと、前記第２の補助巻線１９ｂに並列接続したコンデ
ンサ３３ｂと、前記ダイオード６９ｂ。

ダイオード３２ｂの接続点に一方の端子を接続した抵抗
３４ｂと、この抵抗３４ｂを介して前記第２の補助巻線
１９ｂに並列接続したツェナーダイオード３５ｂ、コン
デンサ３６ｂと、ダイオード３７とを具備している。

そして、前記ツェナーダイオード３５ａのカソード側を
＋Ｖの電圧を出力する第１の電圧出力端子として、また
、前記ツェナーダイオード３５ｂのアノード側を−Ｖの
電圧を出力する第２の電圧出力端子として用いるように
なっている。

尚、＋Ｖ、−Ｖの電圧は、基準信号生成手段２０及び制
御信号発生手段８０の駆動電圧とじて用いられるように
なっている。

前記基準信号生成手段２０は、前記入力電圧Ｖｉを分圧
して飽和リアクトル７のセット電圧Ｖ□に等しい電圧を
取出す第１の可変抵抗２１と、前記＋Ｖの電圧を取込ん
で基準電圧ＦＡを出力するために設けられた入力抵抗２
２．コンデンサ２３、ダイオード２４及び第２の可変抵
抗２５を具備している。

前記制御信号発生手段８０は、前記ＦＡの位相反転を行
うために設けられた入力抵抗８１．帰還抵抗８２及び第
１のオペアンプ８３からなる第１の反転増幅部８４と、
前記セット電圧Ｖ工及び第１の反転増幅部８４からの−
ＦＡを取込み、これらの値の位相反転を行うために設け
られた入力抵抗８５．帰還抵抗８６．第２のオペアンプ
８７からなる第２の反転増幅部８８と、前記セット電圧
ｖ１とＦＡの両値の乗算を行う乗算部８９と前記乗算部
８９の出力の位相反転を行う第３の反転増幅部９１と、
前記第２の反転増幅器８８の出力と第３の反転増幅部９
１の出力とを取込みこれらを除算して出力する除算部９
０とを具備している。

第３の反転増幅部９１は前記除算器９０の出力の位相反
転をも行うようになっている。

前記リセット制御手段９５は、前記電流制御回路５０の
トランジスタ６２ｂのコレクタと、前記第２の補助巻線
１９ｂに接続されたダイオード３２ｂとの間に接続され
たトランジスタ９６と、このトランジスタ９５のベース
バイアスを行うバイアス抵抗９７と、トランジスタ９６
のエミッタと飽和リアクトルの一方の端子に接続された
抵抗９８とを具備している。

前記自励インバータ１の出力巻線８には、整流器１４．
転流器１１．インダクタ１５．コンデンサ１６からなる
整流平滑回路１２が接続され、コンデンサ１６の両端子
を出力端子１７．１８として用いるようになっている。

次に、上記構成の自励インバータ１の作用を、前記飽和
リアクトル７のセット、リセット動作及び前記基準信号
生成手段２０．制御信号生成手段８０、　　リセット制
御手段９５の動作を主にして説明する。

この自励インバータ１が起動回路２９により起動され、
Ｎ型ＭＯ３ＦＥＴ５Ａがセット電圧ｖ１でターンオンと
なりＰ型ＭＯ８ＦＥＴ５Ｂがオフになっているものとす
る。このようなＮ型ＭＯ３ＦＥＴ５Ａのオン動作に伴い
、主変圧器Ｔに蓄えられていたインダクティブエネルギ
ーがそのターンオフ時にコンデンサ２７に放出され、Ｎ
型ＭＯ８ＦＥＴ５Ａの両端電圧Ｖ４、はコンデンサ２７
の端子電圧によってクランプされる。

また、この状態では、飽和リアクトル７には補助巻線１
９ａから電流制限回路５０のエミッタフォロア回路６０
Ａを介して一定の励磁電流が供給され、励磁状態が継続
する。

やがて、飽和リアクトル７が飽和レベルに達すると、こ
の飽和リアクトル７は短絡状態になり、Ｎ型ＭＯ３ＦＥ
Ｔ５Ａのゲート電圧は放電により低下してこの結果Ｎ型
ＭＯ８ＦＥＴ５Ａはターンオフ時なる。Ｎ型ＭＯ８ＦＥ
Ｔ５Ａのターンオフに伴い、入力巻線２及び飽和リアク
トル７の各端子は上述した場合と逆極性となり、Ｐ型Ｍ
Ｏ８ＦＥＴ５Ｂのゲートは正から負に転じて、これによ
り、Ｐ型ＭＯ８ＦＥＴ５Ｂはターンオンとなる。

ところで、上述した飽和リアクトル２１のセット動作に
際して、前記可変抵抗２１は入力端子Ｖｉを基にしてセ
ット電圧ｖ１を第２の反転増幅部８８及び乗算部８９に
送出する。

また、基準信号生成部２０の可変抵抗２５は、セット時
のセット電圧ｖ１及び導通時間の積である電圧時間積Ａ
と、発振周波数Ｆとの積ＦＡ相当値の電圧を作り出す。

このＦＡは第１の反転増幅部８４及び乗算部８９に送ら
れる。

第１の反転増幅部８４はＦＡの位相反転を行いこれを−
ＦＡとして第２の反転増幅部８８へ送る。

第２の反転増幅部８８は、前記セット電圧ｖ１と−ＦＡ
の値とを合成し且つ位相反転してこれを（−Ｖｌ　＋Ｆ
Ａ）とし、除算部９０へ送る。

一方、前記乗算部８９は、セット電圧Ｖ工とＦＡとの積
を求め、ＦＡｖ□として第３の反転増幅部９１へ送る。

第３の反転増幅部９１はＦＡｖ。

を位相反転して除算部９０へ送る。

除算部９０は（−ＦＡｖ）の値と、（−ｖ１＋ＦＡ）の
値を取込んで除算を行い、（−ＦＡｖ）／　（Ｖｚ　＋
ＦＡ）として第３の反転増幅部９１へ送る。

第３の反転増幅部９１は、この値を位相反転し、−ｖ２
＝ＦＡｖ／ｖ１−ＦＡの値を求めてこれを制御信号とし
てリセット制御手段９５へ送出する。

そして、前記リセット制御手段９５のトランジスタ９６
のベースは前記第３の反転増幅部９１からの制御信号（
−Ｖ２）によりバイアスされており、このトランジスタ
９６は前記飽和リアクトル７のリセット時においてその
リセット電圧ｖ２に基く電圧時間積が前記Ａと等しくな
るようにリセット時間ｔ２を制御する。

この結果、前記Ｎ型ＭＯ８ＦＥＴ５Ａのオフ時間が制御
され、発振周波数Ｆを入力電圧Ｖｉに応じて一定に保つ
ことが可能となる。

本発明は上述した実施例に限らず、その要旨の範囲内で
種々の変形が可能である。

［発明の効果］以上詳述した本発明によれば、上記構成としたことによ
り、リセット時の電圧時間積の制御が適切に行われ、入
力電圧の変動した場合でも常に一定周波数の安定した出
力を得ることができる自励インバータを提供することが
できる。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は本発明の原
理説明図、第３図は従来例の回路図、第４図（ａ）　、
　（ｂ）は各々従来例の波形図である。１・・・自励インバータ、２・・・入力巻線、３・・・
電源、５Ａ・・・Ｎ型ＭＯ８ＦＥＴ。５Ｂ・・・Ｐ型ＭＯ３ＦＥＴ、７・・・飽和リアクトル
、１９・・・第１の補助巻線、２０・・・基準信号生成手段、８０・・・制御信号発生手段、９５・・・リセット制御手段。１１２第図第図

Claims

【特許請求の範囲】

電源と、入力巻線、出力巻線及び補助巻線を有する主変
圧器と、電源と入力巻線との間に直列接続した開閉素子
と、磁気飽和によりセット、リセット動作して前記開閉
素子の転流を行う飽和リアクトルを有する自励インバー
タであって、前記飽和リアクトルのセット、リセット動
作を利用してこの自励インバータの入力電圧に対応した
導通時間を前記開閉素子に与える手段と、この自励イン
バータの発振周波数が一定になるように前記飽和リアク
トルのリセット動作を制御するリセット制御手段とを有
することを特徴とする自励インバータ。