JPH031197A - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JPH031197A JPH031197A JP1135360A JP13536089A JPH031197A JP H031197 A JPH031197 A JP H031197A JP 1135360 A JP1135360 A JP 1135360A JP 13536089 A JP13536089 A JP 13536089A JP H031197 A JPH031197 A JP H031197A
- Authority
- JP
- Japan
- Prior art keywords
- data
- coefficient data
- digital signal
- supplied
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 230000005236 sound signal Effects 0.000 abstract description 12
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は入力ディジタル信号データに係数データを乗算
するディジタル信号処理装置に関する。
するディジタル信号処理装置に関する。
背景技術
家庭や車内においてコンサートホールや劇場における音
響空間、例えば、残響音や臨場感を作り出すために音場
ｔＡａをなすことができる音響再生装置がある。このよ
うな音響再生装置においては、チューナ等のオーディオ
信号源から出力されたオーディオ信号をディジタル処理
することにより音場制御を施すＤＳＰ （ディジタル信
号処理プロセッサ）が設けられている。ＤＳＰは積和演
算等の演算処理を高速で繰り返し行なうことができるよ
うになっている。
響空間、例えば、残響音や臨場感を作り出すために音場
ｔＡａをなすことができる音響再生装置がある。このよ
うな音響再生装置においては、チューナ等のオーディオ
信号源から出力されたオーディオ信号をディジタル処理
することにより音場制御を施すＤＳＰ （ディジタル信
号処理プロセッサ）が設けられている。ＤＳＰは積和演
算等の演算処理を高速で繰り返し行なうことができるよ
うになっている。
ＤＳＰにお、いては、例えば、オーディオ信号の一連の
サンプル値である入力ディジタルオーディオ信号データ
群ｄｌ、ｄ２・・・・・・ｄｎ （ｎは整数）に対して
係数データ群α１．α２・・・・・・αｎを乗算してΣ
αｃ −ｄｔを求めることにより反射音を作ｍｌ 成するための演算処理が行なわれる。この係数デ−夕は
複数の臨場感等の音場特性を得るためにＲＡＭ等のメモ
リに複数記憶され、必要に応じて選択的に読み出されて
乗算の係数データとして用いられる。
サンプル値である入力ディジタルオーディオ信号データ
群ｄｌ、ｄ２・・・・・・ｄｎ （ｎは整数）に対して
係数データ群α１．α２・・・・・・αｎを乗算してΣ
αｃ −ｄｔを求めることにより反射音を作ｍｌ 成するための演算処理が行なわれる。この係数デ−夕は
複数の臨場感等の音場特性を得るためにＲＡＭ等のメモ
リに複数記憶され、必要に応じて選択的に読み出されて
乗算の係数データとして用いられる。
しかしながら、このように係数データを乗算したディジ
タルオーディオ信号をＤ／Ａ変換して再生音として得た
場合に、音場特性を変化させるために乗算する係数デー
タを変更させたときに再生音中に異音を生ずることがあ
るという問題点があった。
タルオーディオ信号をＤ／Ａ変換して再生音として得た
場合に、音場特性を変化させるために乗算する係数デー
タを変更させたときに再生音中に異音を生ずることがあ
るという問題点があった。
発明の概要
そこで、本発明の目的はディジタル信号データに乗算す
る係数データを変更させたときに再生音中における異音
の発生を防止したディジタル信号処理装置を提供するこ
とである。
る係数データを変更させたときに再生音中における異音
の発生を防止したディジタル信号処理装置を提供するこ
とである。
本発明によるディジタル信号処理装置は、係数データを
保持する保持手段と、入力ディジタル信号データに係数
データを乗算する演算手段と、該演算手段の乗算結果の
ディジタル信号データが示すアナログ信号レベルが基準
レベルに等しいときに検出信号を発生する手段と、指令
に応じて新たな係数データを生成して保持する生成手段
と、検出信号に応じて保持手段の保持データを生成手段
に保持された係数データに変更せしめる手段とを含むこ
とを特徴としている。
保持する保持手段と、入力ディジタル信号データに係数
データを乗算する演算手段と、該演算手段の乗算結果の
ディジタル信号データが示すアナログ信号レベルが基準
レベルに等しいときに検出信号を発生する手段と、指令
に応じて新たな係数データを生成して保持する生成手段
と、検出信号に応じて保持手段の保持データを生成手段
に保持された係数データに変更せしめる手段とを含むこ
とを特徴としている。
実施例
以下、本発明の実施例を図面を参照しつつ詳細に説明す
る。
る。
第１図に示した本発明の一実施例たるディジタル信号処
理装置においては、アナログオーディオ信号がＡ／Ｄ変
換器１を介してＤＳＰ２内の入力インターフェース３に
供給される。入力インターフェース３にはデータバス４
が接続されており、このデータバス４はデータ群を一時
記憶するデータメモリ１７及び乗算器５の一方の入力に
接続されている。乗算器５の他方の入力には係数データ
を保持するためのバッファメモリ６が接続されている。
理装置においては、アナログオーディオ信号がＡ／Ｄ変
換器１を介してＤＳＰ２内の入力インターフェース３に
供給される。入力インターフェース３にはデータバス４
が接続されており、このデータバス４はデータ群を一時
記憶するデータメモリ１７及び乗算器５の一方の入力に
接続されている。乗算器５の他方の入力には係数データ
を保持するためのバッファメモリ６が接続されている。
バッファメモリ６にはＲＡＭ７が接続され、ＲＡＭ７に
は音場モード毎にｎ個のデータからなる係数データ群α
１．α２・・・・・・αｎが複数群記憶される。この複
数群の係数データ群うちから１つへ の係数データ群がＲＡＭ７より読み出され、それがバッ
ファメモリ６に供給されて保持される。バッファメモリ
６はｎ個の記憶位置を有し、後述のシーケンスコントロ
ーラ１０により各記憶データが順番に乗算Ｍ５に供給さ
れる。ＡＬＵ （加算器）８は乗算器５の計算出力を累
算するために設けられており、一方の入力に乗算器５の
計算出力が供給され、他方はデータバス４に接続されて
いる。
は音場モード毎にｎ個のデータからなる係数データ群α
１．α２・・・・・・αｎが複数群記憶される。この複
数群の係数データ群うちから１つへ の係数データ群がＲＡＭ７より読み出され、それがバッ
ファメモリ６に供給されて保持される。バッファメモリ
６はｎ個の記憶位置を有し、後述のシーケンスコントロ
ーラ１０により各記憶データが順番に乗算Ｍ５に供給さ
れる。ＡＬＵ （加算器）８は乗算器５の計算出力を累
算するために設けられており、一方の入力に乗算器５の
計算出力が供給され、他方はデータバス４に接続されて
いる。
ＡＬＵ８の計算出力にはアキュームレータ９が接続され
、アキニームレータ９の出力はデータバス４に接続され
ている。
、アキニームレータ９の出力はデータバス４に接続され
ている。
また、データバス４には出力インターフェース１１が接
続され、出力インターフェース１１から出力されるディ
ジタルオーディオ信号はディジタルフィルタ１２を介し
てＤ／Ａ変換器１３に供給される。
続され、出力インターフェース１１から出力されるディ
ジタルオーディオ信号はディジタルフィルタ１２を介し
てＤ／Ａ変換器１３に供給される。
データメモリ１７、インターフェース３，１１、乗算器
５、バッファメモリ６、ＡＬＵ８及びアキュームレータ
９の動作はシーケンスコントローラ１０によって制御さ
れる。シーケンスコントローラ１０はマイクロコンピュ
ータ１４からの指令に応じて動作して各タイミング信号
を発生する。
５、バッファメモリ６、ＡＬＵ８及びアキュームレータ
９の動作はシーケンスコントローラ１０によって制御さ
れる。シーケンスコントローラ１０はマイクロコンピュ
ータ１４からの指令に応じて動作して各タイミング信号
を発生する。
出力インターフェース１１の出力には上記したディジタ
ルフィルタ１２の他にディジタル比較器１５が接続され
ている。ディジタル比較器１５は出力インターフェース
１２から出力されたディジタルオーディオ信号がアナロ
グレベルで０レベルを示す信号であるとき検出信号を発
生する。この検出信号はマイクロコンピュータ１４に供
給される。
ルフィルタ１２の他にディジタル比較器１５が接続され
ている。ディジタル比較器１５は出力インターフェース
１２から出力されたディジタルオーディオ信号がアナロ
グレベルで０レベルを示す信号であるとき検出信号を発
生する。この検出信号はマイクロコンピュータ１４に供
給される。
マイクロコンピュータ１４にはキーボード１６が接続さ
れている。キーボード１６には音場特性が異なるホール
１、ホール２・・・の如く音場モードを指定する複数の
キーが設けられて≠おり、これらキーを操作することに
よりマイクロコンピュータ１４はＲＡＭ７の係数データ
の書き込み及び読み出しを制御する。
れている。キーボード１６には音場特性が異なるホール
１、ホール２・・・の如く音場モードを指定する複数の
キーが設けられて≠おり、これらキーを操作することに
よりマイクロコンピュータ１４はＲＡＭ７の係数データ
の書き込み及び読み出しを制御する。
かかる構成においては、Ａ／Ｄ変換器１に供給されるオ
ーディオ信号はディジタルオーディオ信号デ〜りｒＪｄ
、、ｄｌ・・・・・・ｄｏに変換されてインターフェー
ス３を介してデータメそり１７に供給される。一方、Ｒ
ＡＭ７から読み出された係数データ群α１．α２・・・
・・・αｎはバッファメモリ６に供給されて保持される
。シーケンスコントローラ］０はインターフェース３か
らデータを読み込むタイミング、データメモリ１７から
乗算器５へ選択的にデータを転送するタイミング、バッ
ファメモリ６から各係数データを出力するタイミング、
乗算器５の乗算動作タイミング、ＡＬＵ８の加算動作タ
イミング、アキュームレータ９の出力タイミング及びイ
ンターフェース１１から演算結果のデータを出力するタ
イミング等のタイミングをとる。これらのタイミングが
適切にとられることにより、バッファメモリ６から係数
データα１が、またデータメモリ１７からデータｄ１が
乗算器５に供給され、乗算器５において先ず、α１ ・
ｄｌが演算される。このσ１ ・ｄｌが演算されるとＡ
ＬＵ８において０＋α１ ・ｄｌが演算され、その演算
結果が７キユームレータ９において保持される。次いで
、バッファメモリ６から係数データα２が、またデータ
メモリ１７からデータｄ２が出力されて乗算器５におい
てα２・ｄｌが演算されると、アキュームレータ９から
α１ ・ｄｌが出力されて、ＡＬＵ８においてα１ 赤
ｄ１＋α２・ｄｌが演算され、その演算結果がアキュー
ムレータ９において保持される。これを繰り返すことに
より５αε・ｃｉｔが算出される。この！αＬ−ｄｔ＜
＠
ｔｅｌを示すディジタルオーディオ信号が
インターフェース１１からディジタルフィルタ］２及び
ディジタル比較器１５に出力される。
ーディオ信号はディジタルオーディオ信号デ〜りｒＪｄ
、、ｄｌ・・・・・・ｄｏに変換されてインターフェー
ス３を介してデータメそり１７に供給される。一方、Ｒ
ＡＭ７から読み出された係数データ群α１．α２・・・
・・・αｎはバッファメモリ６に供給されて保持される
。シーケンスコントローラ］０はインターフェース３か
らデータを読み込むタイミング、データメモリ１７から
乗算器５へ選択的にデータを転送するタイミング、バッ
ファメモリ６から各係数データを出力するタイミング、
乗算器５の乗算動作タイミング、ＡＬＵ８の加算動作タ
イミング、アキュームレータ９の出力タイミング及びイ
ンターフェース１１から演算結果のデータを出力するタ
イミング等のタイミングをとる。これらのタイミングが
適切にとられることにより、バッファメモリ６から係数
データα１が、またデータメモリ１７からデータｄ１が
乗算器５に供給され、乗算器５において先ず、α１ ・
ｄｌが演算される。このσ１ ・ｄｌが演算されるとＡ
ＬＵ８において０＋α１ ・ｄｌが演算され、その演算
結果が７キユームレータ９において保持される。次いで
、バッファメモリ６から係数データα２が、またデータ
メモリ１７からデータｄ２が出力されて乗算器５におい
てα２・ｄｌが演算されると、アキュームレータ９から
α１ ・ｄｌが出力されて、ＡＬＵ８においてα１ 赤
ｄ１＋α２・ｄｌが演算され、その演算結果がアキュー
ムレータ９において保持される。これを繰り返すことに
より５αε・ｃｉｔが算出される。この！αＬ−ｄｔ＜
＠
ｔｅｌを示すディジタルオーディオ信号が
インターフェース１１からディジタルフィルタ］２及び
ディジタル比較器１５に出力される。
一方、マイクロコンピュータ１４は所定期間毎に第２図
に示すように、キーボード１６のキー操作により音場モ
ードの指定を受けたか否かを判別する（ステップ３１）
。音場モードの指定を受けたと判別すると、ディジタル
比較器１５が検出信号を発生しているか否かを判別する
（ステップ３２）。ディジタル比較器１５は上記したよ
うに出力インターフェース１２から出力されたディジタ
ルオーディオ信号がアナログレベルで０レベル（ｆｆｉ
＜２４ ’ ｄｊ−０）を示す信号であるとき検出Ｊ
Ｉ 信号を発生する。検出信号が発生していない場合にはス
テップ３２を繰り返し実行し、検出信号が発生した場合
には指定された音場モードに対応するＲＡＭ７の記憶エ
リアから係数データ群を読み出してバッファメモリ６に
保持させる（ステップ３３）。よって、バッファメモリ
６の保持内容、すなわち係数データ群が変更されるので
ある。
に示すように、キーボード１６のキー操作により音場モ
ードの指定を受けたか否かを判別する（ステップ３１）
。音場モードの指定を受けたと判別すると、ディジタル
比較器１５が検出信号を発生しているか否かを判別する
（ステップ３２）。ディジタル比較器１５は上記したよ
うに出力インターフェース１２から出力されたディジタ
ルオーディオ信号がアナログレベルで０レベル（ｆｆｉ
＜２４ ’ ｄｊ−０）を示す信号であるとき検出Ｊ
Ｉ 信号を発生する。検出信号が発生していない場合にはス
テップ３２を繰り返し実行し、検出信号が発生した場合
には指定された音場モードに対応するＲＡＭ７の記憶エ
リアから係数データ群を読み出してバッファメモリ６に
保持させる（ステップ３３）。よって、バッファメモリ
６の保持内容、すなわち係数データ群が変更されるので
ある。
なお、上記した実施例においては、ディジタル比較器１
５によりΣαε・ｄｔ−０であるか否か９→ を判別しているが、第１図におけるインターフェース１
１の出力信号をマイクロコンピュータ１４に供給してマ
イクロコンピュータ１４において云αシ ・ｄｔ−ｏの
判別を行なうようにしても良（＋１ い。すなわち、第３図に示すようにステップ３１におい
て音場モードの指定を受けたと判別すると、インターフ
ェース１１から出力されるディジタル信号データＬａｔ
−ｄＬを読み込んでその？αｔ１ＩＩｔ− ・ｄｔが０に等しいか否かを判別しくステップ３２ａ）
、ｔａｇ ・ｄ（−０ならば、ステップ３３−！ に進んでＲＡＭ７の２億エリアから係数データ群を読み
出すのである。
５によりΣαε・ｄｔ−０であるか否か９→ を判別しているが、第１図におけるインターフェース１
１の出力信号をマイクロコンピュータ１４に供給してマ
イクロコンピュータ１４において云αシ ・ｄｔ−ｏの
判別を行なうようにしても良（＋１ い。すなわち、第３図に示すようにステップ３１におい
て音場モードの指定を受けたと判別すると、インターフ
ェース１１から出力されるディジタル信号データＬａｔ
−ｄＬを読み込んでその？αｔ１ＩＩｔ− ・ｄｔが０に等しいか否かを判別しくステップ３２ａ）
、ｔａｇ ・ｄ（−０ならば、ステップ３３−！ に進んでＲＡＭ７の２億エリアから係数データ群を読み
出すのである。
また、上記した実施例においては、係数データを保持す
る保持手段としてのバッファメモリ６１；は係数データ
群が保持されるようになっているが、単一の係数データ
がディジタル信号データ群ｄｌ。
る保持手段としてのバッファメモリ６１；は係数データ
群が保持されるようになっているが、単一の係数データ
がディジタル信号データ群ｄｌ。
ｄｌ・・・・・・ｄｎに乗算される装置の場合には単一
の係数データを保持するものでもよい。
の係数データを保持するものでもよい。
また、上記実施例においては、比較器１５をＤＳＰ外に
設けているが、上記の比較器１５をＤＳＰ内に設け、比
較器１５から検出信号が発生しかつ音場モードの指定を
マイクロコンピュータ１４が受けた時にシーケンスコン
トローラ１０がＲＡＭ７の記憶エリアから係数データ群
を読み出してバッフ７メモ′す６に保持させるものでも
良い。
設けているが、上記の比較器１５をＤＳＰ内に設け、比
較器１５から検出信号が発生しかつ音場モードの指定を
マイクロコンピュータ１４が受けた時にシーケンスコン
トローラ１０がＲＡＭ７の記憶エリアから係数データ群
を読み出してバッフ７メモ′す６に保持させるものでも
良い。
発明の効果
以上の如く、本発明のディジタル信号処理装置において
は、入力ディジタル信号データに乗算する係数データを
変更する際にその乗算結果のディジタル信号データによ
り示されるアナログ信号しベルか基準レベル（０レベル
）に等しいときに係数データに変更される。すなわち、
再生音が発生していないときに係数データを変更せしめ
るので係数データの変更による再生音中における異音の
発生を防止することができるのである。
は、入力ディジタル信号データに乗算する係数データを
変更する際にその乗算結果のディジタル信号データによ
り示されるアナログ信号しベルか基準レベル（０レベル
）に等しいときに係数データに変更される。すなわち、
再生音が発生していないときに係数データを変更せしめ
るので係数データの変更による再生音中における異音の
発生を防止することができるのである。
第１図は本発明の実施例を示すブロック図、第２図は第
１図の装置中のマイクロコンビ二一夕の動作を示すフロ
ー図、第３図は本発明の他の実施例におけるマイクロコ
ンピュータの動作を示すフロー図である。 主要部分の符号の説明 ２・・・ＤＳＰ ５・・・乗算器 ６・・・バッファメモリ ８・・・ＡＬＵ １０・・・シーケンスコントローラ １５・・・ディジタル比較器 出願人 パイオニア株式会社
１図の装置中のマイクロコンビ二一夕の動作を示すフロ
ー図、第３図は本発明の他の実施例におけるマイクロコ
ンピュータの動作を示すフロー図である。 主要部分の符号の説明 ２・・・ＤＳＰ ５・・・乗算器 ６・・・バッファメモリ ８・・・ＡＬＵ １０・・・シーケンスコントローラ １５・・・ディジタル比較器 出願人 パイオニア株式会社
Claims (2)
- （１）係数データを保持する保持手段と、入力ディジタ
ル信号データに前記係数データを乗算する演算手段と、
前記演算手段の乗算結果のディジタル信号データが示す
アナログ信号レベルが基準レベルに等しいときに検出信
号を発生する手段と、指令に応じて新たな係数データを
生成して保持する生成手段と、前記検出信号に応じて前
記保持手段の保持データを前記生成手段に保持された係
数データに変更せしめる手段とを含むことを特徴とする
ディジタル信号処理装置。 - （２）前記保持手段は係数データ群を保持し、前記演算
手段は入力ディジタル信号データ群に前記係数データ群
を乗算することを特徴とする請求項１記載のディジタル
信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135360A JPH031197A (ja) | 1989-05-29 | 1989-05-29 | ディジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135360A JPH031197A (ja) | 1989-05-29 | 1989-05-29 | ディジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031197A true JPH031197A (ja) | 1991-01-07 |
Family
ID=15149919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1135360A Pending JPH031197A (ja) | 1989-05-29 | 1989-05-29 | ディジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH031197A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941640U (ja) * | 1982-09-09 | 1984-03-17 | 三菱自動車工業株式会社 | エンジン構造 |
| JPS62179211A (ja) * | 1986-02-03 | 1987-08-06 | Victor Co Of Japan Ltd | デジタル・グラフイツク・イコライザ |
-
1989
- 1989-05-29 JP JP1135360A patent/JPH031197A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941640U (ja) * | 1982-09-09 | 1984-03-17 | 三菱自動車工業株式会社 | エンジン構造 |
| JPS62179211A (ja) * | 1986-02-03 | 1987-08-06 | Victor Co Of Japan Ltd | デジタル・グラフイツク・イコライザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2576647B2 (ja) | 波形発生装置 | |
| US5446237A (en) | Electronic musical instrument having a control section memory for generating musical tone parameters | |
| US5625158A (en) | Musical tone generating apparatus | |
| US5065433A (en) | Audio signal data processing system | |
| JPS62143097A (ja) | 楽音波形信号発生装置 | |
| JP3482685B2 (ja) | 電子楽器の音源装置 | |
| JPH02110597A (ja) | アドレス制御回路 | |
| US5522010A (en) | Pitch control apparatus for setting coefficients for cross-fading operation in accordance with intervals between write address and a number of read addresses in a sampling cycle | |
| US6031916A (en) | Sound effect adding device using DSP | |
| US5880387A (en) | Digital sound processor having a slot assigner | |
| JP2546098B2 (ja) | 電子楽器 | |
| JP2950461B2 (ja) | 楽音発生装置 | |
| JPH031198A (ja) | ディジタル信号処理装置 | |
| US5127304A (en) | Envelope signal generating apparatus | |
| JP3252296B2 (ja) | 波形データ出力装置 | |
| JPH052479A (ja) | デイジタルシグナルプロセツサ | |
| JP2640560B2 (ja) | エンベロープ信号発生装置 | |
| JP2684820B2 (ja) | サラウンド回路 | |
| JP2626474B2 (ja) | 楽音発生装置 | |
| US5932826A (en) | Effect adder circuit with a coefficient smoothing circuit for an electronic musical instrument | |
| JP4254677B2 (ja) | 楽音発生装置および楽音発生処理のプログラム | |
| JP2650636B2 (ja) | 電子楽器のデータ発生装置 | |
| JP3408653B2 (ja) | エンベロープ信号発生装置 | |
| US5822775A (en) | Efficient data processing method for coefficient data in a digital dignal, processor | |
| JP3233948B2 (ja) | 音程制御装置 |