JPH03120357A - Thin film forming device - Google Patents
Thin film forming deviceInfo
- Publication number
- JPH03120357A JPH03120357A JP25928989A JP25928989A JPH03120357A JP H03120357 A JPH03120357 A JP H03120357A JP 25928989 A JP25928989 A JP 25928989A JP 25928989 A JP25928989 A JP 25928989A JP H03120357 A JPH03120357 A JP H03120357A
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- chamber
- sputtering
- thin film
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野J 本発明は金属薄膜の形成装置に関するもので。[Detailed description of the invention] [Industrial Application Field J The present invention relates to a metal thin film forming apparatus.
特に半導体集積回路で用いられているバリア層の形成に
好適な装置に関するものである。In particular, the present invention relates to an apparatus suitable for forming barrier layers used in semiconductor integrated circuits.
〔従来の技#]
第31NR,従来のマルチチャンバ一方式のスパッタリ
ング装置の概略構成を示す図である。この装置は、ロー
ドロック室(25)、第1反応室(6)、第2反応室(
16)、アンロードロック室(27)の4個の真空槽に
より構成されている。この場合、図示右側から左側方向
く処理が進むものである。なお、各真空槽間の搬送機構
は図示省略しであるが、例えば、アーム方式の搬送手段
が用いられる。[Conventional Technique #] 31st NR is a diagram showing a schematic configuration of a conventional multi-chamber one-type sputtering apparatus. This device consists of a load lock chamber (25), a first reaction chamber (6), and a second reaction chamber (
16) and an unload lock chamber (27). In this case, the process proceeds from the right side to the left side in the figure. Although the transport mechanism between the vacuum chambers is not shown, for example, an arm-type transport means is used.
ロードロック室(25)の内部には、カセットホルダー
(2)が設置され、底部に排気管(13a)が接続され
、この部分より室内を排気するようKなっている。A cassette holder (2) is installed inside the load lock chamber (25), and an exhaust pipe (13a) is connected to the bottom of the chamber so that the interior of the chamber is exhausted from this part.
ロードロック室(25)Kは、第1クエハカセツト(4
)を搬入口(26)よυ入れ、この第1クエハカセツト
(4)に収納されているシリコンウェハ(12)t−、
第1反応室(6)へ受は渡す機構となっている。これK
よって、第1反応室(6)を大気にさらすことなく、処
理を行なうことができる。The load lock chamber (25) K is the first square cassette (4).
) through the loading port (26), and the silicon wafers (12) stored in this first wafer cassette (4),
The mechanism is such that the feeder is delivered to the first reaction chamber (6). This is K
Therefore, processing can be performed without exposing the first reaction chamber (6) to the atmosphere.
第1反応室(6)の内部には、隘ffl (7)が上部
に、陽極(8)が下部に配置されており、互いに対向し
、かつ所定の間隔をおhて設置されている。陰i(カは
ターゲット(9)とそれを支持するターゲット支持台(
lO)よりなる。ターゲット(9)は、シリコンウェハ
(12)に成膜すべき金属薄膜の原材料となるものであ
り、ここでは、チタン(T1)を使用している。陽FM
(8)は、基板ホルダー(11)に被処理基板であるシ
リコンウニ、ハ(12)を置き、固定する構造となって
いる。陰極(7)と陽! (8)とはそれぞれ電源に接
続され(図示省略)、それら両電極間に所定の電圧が印
加されるようになっている。第1y応室(6)の底部に
は排気管(13b)が接続されている。また、上部にス
パッタリングを起こさせるために必要な不活性ガス、例
えばアルゴン(以下、Arと略す)ガスが、第1反応室
(6)の内部IF5人されるために、真空パルプ(14
)が設置しである。ロードロック室(25)と第1反応
室(6)との間に設けられる第1のゲートパルプ(15
)は、通常閉じられており、処理時にロードロック室(
25)と第1反応室(6)との間でシリコンウェハ(1
2)を受渡しするときに開かれる。Inside the first reaction chamber (6), an aperture (7) is placed at the top and an anode (8) is placed at the bottom, facing each other and spaced apart from each other by a predetermined distance. Yin i (F is the target (9) and the target support stand that supports it (
1O). The target (9) is a raw material for a metal thin film to be formed on the silicon wafer (12), and titanium (T1) is used here. Yang FM
(8) has a structure in which a silicon urchin (12), which is a substrate to be processed, is placed and fixed on a substrate holder (11). Cathode (7) and positive! (8) are each connected to a power source (not shown), and a predetermined voltage is applied between these two electrodes. An exhaust pipe (13b) is connected to the bottom of the first y-th reception chamber (6). In addition, since an inert gas, such as argon (hereinafter abbreviated as Ar) gas necessary to cause sputtering on the upper part, is supplied to the internal IF of the first reaction chamber (6), the vacuum pulp (14
) is installed. The first gate pulp (15) is provided between the load lock chamber (25) and the first reaction chamber (6).
) is normally closed and the load-lock chamber (
25) and the first reaction chamber (6).
2) It is opened when handing over.
第1反応室(6)では、この場合、シリコンクエバ(1
2)上にチタン薄膜を形成する。In the first reaction chamber (6), in this case, silicon cueva (1
2) Form a titanium thin film on top.
第2反応室(16)は、基本的な構成については第1反
応室(6)と同じである。ただし、以下の点が第1反応
室(6)と異なる。すなわち、第2反応室(16)の上
部には、反応性スパッタリングを起こすために必要な、
上記一方の不活性ガスである紅ガスと異なる他の反応性
ガス、例えば、窒素C以下、u2と略す)ガスが第2反
応室(16)の内部に導入されるための真空パルプ(1
7)が設置しである。これにより、第2反応室(16)
内では、この場合、窒化チタン薄膜を形成する。The second reaction chamber (16) has the same basic configuration as the first reaction chamber (6). However, the following points differ from the first reaction chamber (6). That is, in the upper part of the second reaction chamber (16), necessary for causing reactive sputtering,
The vacuum pulp (1
7) is installed. As a result, the second reaction chamber (16)
In this case, a titanium nitride thin film is formed.
アンロードロック室(27)の内部には、カセットホル
ダー己)が設置され底部に排気管(13d)が接続され
ている。アンロードロック室(27)は、第2反応室(
16)を大気にさらすことなく、膜形成を終えたVす1
ンウエハ(24)を搬出口(28)よりヌバツタ装置外
に搬出させるものである。カセットホルダー(2)K設
置された第2カセツトケース(22)は、膜形成を終え
たシリコンウェハ(24〕を収容するものである。A cassette holder is installed inside the unload lock chamber (27), and an exhaust pipe (13d) is connected to the bottom. The unload lock chamber (27) is a second reaction chamber (
16) after completing the film formation without exposing it to the atmosphere.
The wafer (24) is carried out of the Nuvatuta apparatus through the carry-out port (28). The second cassette case (22) installed in the cassette holder (2) K accommodates the silicon wafer (24) on which film formation has been completed.
本装置によれば、第1反応室(6)でチタン薄膜を形成
し、そのvkK第2反応室(16)で窒化チタン薄膜を
形成するものである。According to this apparatus, a titanium thin film is formed in the first reaction chamber (6), and a titanium nitride thin film is formed in the VKK second reaction chamber (16).
次に、本装置を用いて半導体装置を形成する例について
述べる。第4図は、半導体装置の要部の断面図である。Next, an example of forming a semiconductor device using this apparatus will be described. FIG. 4 is a sectional view of the main parts of the semiconductor device.
この場合のバリア層(27) Fi、半導体装置におい
て、例工ば、アルミニウム・シリコンよりなる配線層(
301から下地の基板(32)へのアロイスパイクが生
ずるのを防止するためく形成されている。In this case, the barrier layer (27) is, for example, a wiring layer (27) made of aluminum and silicon in a semiconductor device.
This is formed to prevent alloy spikes from forming from 301 to the underlying substrate (32).
ここで、上記要部の形成方法について説明する。Here, a method for forming the above-mentioned main parts will be explained.
まず、基板(32)上に層間絶縁膜(31)が形成され
、これにコンタクトホール(33)が形成される。この
コンタクトホール(33)の表面部にバリア層(27)
が形成される。First, an interlayer insulating film (31) is formed on a substrate (32), and a contact hole (33) is formed therein. A barrier layer (27) is formed on the surface of this contact hole (33).
is formed.
次に、このバリア層(27)の形成プロセスについて詳
mrtc説明する。膜形成すべきシリコンウェハ(12
)を入れたウニ八カセット(4)をロードロック室(2
5)に入れ、ロードロック室(25)内を10″TOπ
程度に排気する。これによって第1のゲートパルプ(1
5)が開いても、第1反応室(6)K大気を流入させず
、高信頼性の薄膜形成が可能となる。第1反応室(6)
は、あらかじめ排気され、Arガス雰囲気で10″〜1
0−” Torr程度になるように調整される。ロード
ロック室(25)内の排気が行なわれた後、シリコンウ
ェハ(12)を第1反応室(6)へ搬入する。上記のA
rガス雰囲気中で、を極(7)、 (8)K電圧を印加
し、スパッタリングを行う。第1反応室(6)では、チ
タン(以下、T1と略す)薄膜(28)を100λの膜
厚で形成する。このT1薄膜(28)は、シリコン(1
2) トの膜密着性を向上させるためのものである。Next, the process for forming this barrier layer (27) will be explained in detail. Silicon wafer (12
) into the load lock chamber (2).
5) and lock the inside of the load lock chamber (25) to 10″TOπ.
Exhaust to a certain extent. This causes the first gate pulp (1
Even if 5) is opened, the atmosphere is not allowed to flow into the first reaction chamber (6), making it possible to form a highly reliable thin film. First reaction chamber (6)
was pre-evacuated and heated in an Ar gas atmosphere for 10" to 1
The pressure is adjusted to about 0-" Torr. After the load lock chamber (25) is evacuated, the silicon wafer (12) is carried into the first reaction chamber (6).
In an r gas atmosphere, a voltage of K (7) and (8) is applied to perform sputtering. In the first reaction chamber (6), a titanium (hereinafter abbreviated as T1) thin film (28) is formed with a thickness of 100λ. This T1 thin film (28) is made of silicon (1
2) This is to improve the film adhesion of
第1反応室(6)で、シリコンウェハ(12)上にT1
薄膜(28)を所定の膜厚まで形成した後、第2反応室
(16)へこのT1薄膜(28)が形成されたシリコン
ウェハ(23)を搬送する。第2反応室(16)は、第
1反応室(6)同様K、10−2〜10″TorrOA
r雰囲気にしである。ただし、シリコンウェハ(23)
を搬入させて第2のゲートパルプ(18)を閉じた後、
真空パルプ(17)を開けてN2ガスを第2y応室(1
6) K導入する。In the first reaction chamber (6), T1 is placed on the silicon wafer (12).
After forming the thin film (28) to a predetermined thickness, the silicon wafer (23) on which the T1 thin film (28) has been formed is transferred to the second reaction chamber (16). The second reaction chamber (16) has a K, 10-2 to 10''TorrOA similar to the first reaction chamber (6).
It's a nice atmosphere. However, silicon wafer (23)
After bringing in and closing the second gate pulp (18),
Open the vacuum pulp (17) and supply N2 gas to the 2nd y reaction chamber (1).
6) Introduce K.
このとき、真空度は常に一定に保ったまま、呵2ガスを
Mガスとの体積比で10〜50%程度に導入する。At this time, while keeping the degree of vacuum constant, the second gas is introduced at a volume ratio of about 10 to 50% of the M gas.
このN2ガスは、反応性スパッタリングを行う際の反応
性ガス成分となるもので、T1と化学反応を生じ、窒化
チタンC以下、TiNと略す)を形成する。This N2 gas becomes a reactive gas component when performing reactive sputtering, and causes a chemical reaction with T1 to form titanium nitride (hereinafter referred to as TiN).
この状態で電極(7)、 (8)に電圧を印加し、反応
性スパッタリングを行い、クリコンウェハ(23)上に
L000^程度の薄膜を形成する。ここで、形成された
薄膜は、TiNとともにT1も含まれているため、Ti
Nx、T29)で表す。成膜終了後、真空パルプ(17
)を閉じ、再び第2反応室(16)内をArガス雰囲気
にする。これは、第2のゲートパルプ(18)開閉時に
第1反応室(6)へN2ガスが流入することを防止する
ためである。以上の成膜過程を経たシリコンウェハ(2
4)は、アンロードロック室(26)へ移送され、第2
クエハケース(22)に収容される。アンロードロック
室(26)は、あらかじめ第2クエ八ケース(22)を
内部に設置した後、1O−6Torr程度に排気し、第
2反応室(16)に大気を流入させないようKなされる
。成膜を終えたシリコンクエバ(24)を第2ウエハケ
ース(22) K収容した後、第3ゲートバルグ(20
)を閉じ、アンロードロック室(27)を大気圧に戻し
、成膜されたシリコンウェハ(24)を搬出口(28)
より搬出するっ
以上がマルチチャンバ方式のスパッタ装置t−mいたバ
リア層(27)の形成方法である。この処理方法により
、残りの未処理のシリコンウェハ(12)の処理が、順
次行なわれる。In this state, a voltage is applied to the electrodes (7) and (8) to perform reactive sputtering to form a thin film of about L000^ on the Crycon wafer (23). Here, the formed thin film contains T1 as well as TiN, so Ti
Nx, T29). After film formation, vacuum pulp (17
) is closed, and the inside of the second reaction chamber (16) is again made into an Ar gas atmosphere. This is to prevent N2 gas from flowing into the first reaction chamber (6) when the second gate pulp (18) is opened and closed. Silicon wafers (2
4) is transferred to the unload lock room (26) and
It is housed in a Kueha case (22). The unload lock chamber (26) is evacuated to about 10-6 Torr after the second case (22) is installed therein in advance to prevent atmospheric air from flowing into the second reaction chamber (16). After storing the silicon cube (24) after film formation in the second wafer case (22), it is placed in the third gate bulk (20).
), the unload lock chamber (27) is returned to atmospheric pressure, and the deposited silicon wafer (24) is transferred to the unloading port (28).
The above is the method for forming the barrier layer (27) using the multi-chamber sputtering apparatus t-m. By this processing method, the remaining unprocessed silicon wafers (12) are sequentially processed.
ここで、反応性スパッタリングにおける成膜機WKつい
て説明する。第5図〜第7図は、反応性スパッタリング
の成膜機構を模式的に示した図である。まず、反応室内
を10″Torr程度以下に排気した後、Arガスが導
入され、反応室内を1O−3Torr程度に1N整する
。この状態で電極(力、(8)間に所定電圧を印加する
と、Ar、 N2が電離してプラズマ(34)が発生
する(第5図)。このとき電気引力によってAr+(ア
ルゴンイオン)は陰極側に加速され、陰極、この場合、
ターゲット(9)に衝突する。Here, the film forming machine WK in reactive sputtering will be explained. FIGS. 5 to 7 are diagrams schematically showing a film forming mechanism of reactive sputtering. First, after evacuating the reaction chamber to about 10" Torr or less, Ar gas is introduced and the reaction chamber is adjusted to about 10-3 Torr (1N). In this state, when a predetermined voltage is applied between the electrodes (force, (8)) , Ar, and N2 are ionized and a plasma (34) is generated (Fig. 5).At this time, Ar+ (argon ions) are accelerated toward the cathode by electric attraction, and the cathode, in this case,
Collision with target (9).
ただし、衝突直前K Ar+はArに戻るため、ターゲ
ット材料、この場合のT1と反応することはない。However, since K Ar+ returns to Ar just before the collision, it does not react with the target material, T1 in this case.
このときの衝突の衝撃により、ターゲット(9)表面か
らT1原子(35)が弾き飛ばされる。(第6図)。The impact of the collision at this time causes the T1 atoms (35) to be blown away from the surface of the target (9). (Figure 6).
この飛び出したT1原子(35)の内、陽極、この場合
シリコンウェハ(23)近傍で窒累イオン(N−) 、
!: K応しく36)、またはC2と衝突反応してTi
Nとなり、シリコンウェハ(23)上に付着する(第7
図)5これが繰り返され、シリコンウェハ(23)上に
T18×薄膜(29)が形成されていく。ただし、ター
ゲット(9)面から飛び出したT1原子(35)は、ク
リコンウェハ(23)近傍で化学反応を起こさず、直接
クリコンウェハ(23)へ付着するT1原子(37)も
ある。このため、形成される#IIIIはT1も含まれ
ることになり、ここではTiNxと、4膜を表示してい
る。このようにして、基板(32)上にバリア層(27
)が形成された後フォトリングフフイ技術によるバター
ニングが行なわれ、所定パターンのバリア層(27)が
形成される。この後、このパターン化されたバリア層(
27)を被覆するように配線(30)となる4膜が形成
され、パターン化されて所定配Am (30)が形成さ
れる。Among these ejected T1 atoms (35), near the anode, in this case the silicon wafer (23), nitride ions (N-),
! : K36), or by collisional reaction with C2, Ti
N and adheres to the silicon wafer (23) (7th
Figure) 5 This process is repeated to form a T18x thin film (29) on the silicon wafer (23). However, some of the T1 atoms (35) that have jumped out from the surface of the target (9) do not cause a chemical reaction in the vicinity of the Crycon wafer (23), and some T1 atoms (37) directly adhere to the Crycon wafer (23). Therefore, #III to be formed also includes T1, and here, TiNx and four films are shown. In this way, the barrier layer (27) is placed on the substrate (32).
) is formed, patterning is performed using a photo-ring fibrillation technique to form a barrier layer (27) in a predetermined pattern. After this, this patterned barrier layer (
27), and are patterned to form a predetermined distribution Am (30).
(発明が解決しようとする課題J
従来のスパッタリング装置は以上のように構成され、こ
のマルチチャンバ方式のスパッタ装置によってバリア層
(27)を形成する場合、第2反応室(16)では、常
に反応性スパッタリングを行うととKなる。ところが、
反応性スパッタリングを継続して行うと、累積処理枚数
が一定数Ksした後、クリコンウェハ(23)上に付着
する異物数が急激に増加する。第8図はこのときの様子
を示したものであり、横軸に累積処理枚数、縦軸に異物
数を表している。この例では累積処理枚数が50枚程度
から急激に異物発生数が増加している。(Problem to be solved by the invention J) The conventional sputtering apparatus is configured as described above, and when forming the barrier layer (27) with this multi-chamber type sputtering apparatus, the reaction is always carried out in the second reaction chamber (16). However, when sputtering is performed, the result is K.
If reactive sputtering is continued, after the cumulative number of processed wafers reaches a certain number Ks, the number of foreign substances adhering to the Cricon wafer (23) increases rapidly. FIG. 8 shows the situation at this time, with the horizontal axis representing the cumulative number of processed sheets and the vertical axis representing the number of foreign objects. In this example, the number of foreign particles suddenly increases after the cumulative number of processed sheets is around 50.
この現象は、次のようにして起こる。第2反応室(16
)内は、成膜処理毎KN2ガスを導入する。ところが、
ターゲット(9)の材質であるT1は、反応性の高い金
属であるため、ターゲット(9)表面で化学反応を生じ
、TiNを形成する。また、従来の技術で述べ友ように
%反応性スパッタリングでは、クリコンウェハ(23)
面近傍でT1訂が形成され、クリコンウェハ(23)面
上に付着するが、これと同様の現象が、少量ではあるが
、ターゲット(9)面上でも生じる。これらの反応は、
第2反応室(16)の62分圧が10−2〜10= T
orrと低いため、比較的に短時間で大量に生じるもの
ではない。しかし、反応性スパッタリングの累積処理枚
数が増え、ターゲット(9)がN2ガスに長時間さらさ
れるようになると、次第にターゲット(9)表面をTi
N化合物が広く覆うようになる。このため、T1とTi
Nとの混合物が付着り、&ターゲットをスパッタリング
することになり、その結果、シリコンウェハ(23)面
上にターゲット(9)面で形成されたTiHの異物が付
着することになる。This phenomenon occurs as follows. Second reaction chamber (16
), KN2 gas is introduced every time the film is formed. However,
Since T1, which is the material of the target (9), is a highly reactive metal, a chemical reaction occurs on the surface of the target (9) to form TiN. In addition, as mentioned in the conventional technology, in % reactive sputtering, the cricon wafer (23)
A T1 layer is formed near the surface and adheres to the surface of the cricon wafer (23), but a similar phenomenon occurs, albeit in a small amount, on the surface of the target (9). These reactions are
The 62 partial pressure in the second reaction chamber (16) is 10-2~10=T
Since the amount of oxidation is low (orr), it does not occur in large quantities in a relatively short period of time. However, as the cumulative number of sheets processed by reactive sputtering increases and the target (9) is exposed to N2 gas for a long time, the surface of the target (9) gradually becomes Ti.
The N compound comes to cover a wide area. Therefore, T1 and Ti
The mixture with N adheres and the target is sputtered, resulting in the adhesion of TiH foreign matter formed on the target (9) surface onto the silicon wafer (23) surface.
このような現象の下での処理は、TiNx ill膜の
品質の低下を招くものとなり、半導体装置に形成し虎際
に信頼性の損なわれたものになってしまうという問題点
があった。Processing under such a phenomenon causes a deterioration in the quality of the TiNx ill film, and there is a problem in that the reliability of the formed semiconductor device is likely to be impaired.
本発明は上記のような問題点を解決するため罠なされた
もので、マルチチャンバ方式を使用してバリア層を形成
する場合、反応性スパッタリングでの異物発生を抑止し
、良質なTiNx薄膜の形成が行なわれて高信頼性が図
られる薄膜形成方法及びそれに用いる薄膜形成装置を得
ることを目的とする。The present invention has been made to solve the above-mentioned problems, and when forming a barrier layer using a multi-chamber method, it suppresses the generation of foreign matter during reactive sputtering and makes it possible to form a high-quality TiNx thin film. It is an object of the present invention to provide a thin film forming method and a thin film forming apparatus used therein in which high reliability can be achieved.
〔課題を解決するための手段]
本発明に係る薄膜形成装置は、平行平板IE極を有し、
プラズマを発生させるべきガスと、被処理基板上に形成
されるべき膜形成反応に寄与する窒素ガスとを内部に導
入可能となされた第1の反応室と、第2の反応室とが隣
接配置され、これら第1の反応室、第2の反応室のそれ
ぞれの一方に排気可能で、上記基板の搬出入が行われる
予wi室が設けられており、上記基板が一方の予備室か
ら他方の予備室に双方向に移送可能であり、一方向ある
いはその逆方向から移送することにより膜形成が行われ
るものである。[Means for solving the problem] A thin film forming apparatus according to the present invention has a parallel plate IE pole,
A first reaction chamber into which gas to generate plasma and nitrogen gas contributing to a film formation reaction to be formed on a substrate to be processed can be introduced, and a second reaction chamber are arranged adjacent to each other. A pre-wiring chamber is provided in each of the first reaction chamber and the second reaction chamber, which can be evacuated and where the substrate is carried in and out, and the substrate is transferred from one pre-chamber to the other. It can be transferred to the preliminary chamber in both directions, and film formation is performed by transferring from one direction or the opposite direction.
〔作用]
本発明では、同一反応室内のターゲットを使用して純粋
なArガスのみを流してTiスパッタを、N2ガヌを混
入してTiNスパッタを行なうことができる。これを交
互に行なうことでTiNヌバッタ時にターゲット表面に
形成される窒化物をT17バツタ時に飛ばし、ターゲッ
ト表面を常に清浄にすることができる。これによって高
信頼性のバリア層形成が可能となる。[Operation] In the present invention, using targets in the same reaction chamber, Ti sputtering can be performed by flowing only pure Ar gas, and TiN sputtering can be performed by mixing N2 gas. By performing this process alternately, nitrides formed on the target surface during TiN bubbling are removed during T17 bubbling, and the target surface can always be kept clean. This makes it possible to form a barrier layer with high reliability.
〔実施例」 以下、本発明の実施例を図について説明する。〔Example" Hereinafter, embodiments of the present invention will be described with reference to the drawings.
なお、従来の技術の説明と重複する部分については、適
宜その説明を省略する。Note that the description of parts that overlap with the description of the conventional technology will be omitted as appropriate.
第1図は、本発明におけるマルチチャンバ方式のスパッ
タ装置の概略構成を示す図である。FIG. 1 is a diagram showing a schematic configuration of a multi-chamber type sputtering apparatus according to the present invention.
本装置の構成が従来のマルチチャンバ方式のものと異な
る部分は以下の通りである。まず、第1反応室(6)の
上部KN2ガヌを導入する真空バルブ(17)を設け、
第1反応室(6)と第2反応室(16)とを同一構造と
したことである。また、従来の技術のアンロードロック
室(27)に相当する部分を第20−ドロツク室(19
)にしたことである5本装置における各ロードロック室
は、従来の技術のロードロック室(25)とアンロード
ロック室(27)との機能を併せ持つものである。搬送
手段としては、図示省略しであるが、例えば、アーム方
式あるいはベルト方式を用いており、シリコンウェハ(
12)の搬送を双方向に行なえる搬送機能を有するよう
に/jQ 。The configuration of this device differs from the conventional multi-chamber type in the following points. First, a vacuum valve (17) is installed to introduce KN2 gas into the upper part of the first reaction chamber (6).
The first reaction chamber (6) and the second reaction chamber (16) have the same structure. In addition, the part corresponding to the unload lock chamber (27) of the conventional technology was replaced with the 20th lock chamber (19).
) Each load-lock chamber in this device has the functions of a conventional load-lock chamber (25) and an unload-lock chamber (27). Although not shown, for example, an arm system or a belt system is used as the transport means, and silicon wafers (
12) to have a transport function that allows transport in both directions.
である。従って、上記のように構成させて、シリコンウ
ェハ(12)が図示右側より左側方向、あるいは図示左
側より右側方向に処理可能である。It is. Therefore, with the above configuration, the silicon wafer (12) can be processed from the right side in the figure to the left side, or from the left side to the right side in the figure.
次K、例えば第4図に示す構造のものを形成する際のシ
リコンウェハ(12)上へのバリア層(27)形成工程
について説明する。まず、成膜すべきシリコンウェハ(
12)を第10−ドロツク室(1)より搬入し、第1反
応室(6)内でTie膜を100x程度の膜厚に形成し
、次に、第2反応室(16)内でTiNX薄膜を1、0
00x程度の膜厚に形成し、第20−ドロツク室(19
)Icより、バリア層(27)を形成したシリコンウェ
ハ(24)を取り出す。以上の処理け、従来の技術と同
様である。これをシリコンウェハ(12)が、例えば、
25枚処理されるまで続ける。以上、ここでは、図中右
側から左側方向に処理される場合をライトターンプロセ
スと呼ぶ。Next, the process of forming a barrier layer (27) on a silicon wafer (12) when forming, for example, the structure shown in FIG. 4 will be described. First, the silicon wafer (
12) is carried in from the 10th dock chamber (1), a TiNX thin film is formed in the first reaction chamber (6) to a thickness of about 100x, and then a TiNX thin film is formed in the second reaction chamber (16). 1, 0
It is formed to a film thickness of about 00x, and the 20th drop chamber (19
) The silicon wafer (24) on which the barrier layer (27) has been formed is taken out from Ic. The above processing is similar to the conventional technology. For example, the silicon wafer (12)
Continue until 25 sheets are processed. As described above, herein, the case where processing is performed from the right side to the left side in the figure is referred to as a right turn process.
次K、第20−ドロツク室(19)より、上記とは別の
成膜すべきシリコンウェハ(12)を入れ、今度は上記
プロセスと逆方向、すなわち図中左側から右側方向へ、
シリコンウェハ(12)を搬送し、バリア層(27)を
形成する。これを、ここでは上記に対して、レフトター
ンプロセスと呼ぶ。レフトターンプロセスのバリア層(
27)の形成は、次のようKして行なう。Next, a silicon wafer (12) to be deposited, which is different from the one described above, is put into the 20th draw chamber (19), and this time it is carried out in the opposite direction to the above process, that is, from the left side to the right side in the figure.
A silicon wafer (12) is transported and a barrier layer (27) is formed. This is referred to herein as the left-turn process in contrast to the above. Barrier layer for left turn process (
27) is formed using K as follows.
まず、膜形成すべきシリコンウェハ(12)を入れた第
2ウエハカセツト(22)を第20−ドロツク室(19
) K入れ、第20−ドロツク室(19)内を10−′
vrorr程度の真空圧に排気する。これによって、第
3のゲートバルブ(20)が開いても、第2反応室(1
6)に大気を流入させず、高信頼性の薄膜の形成が可能
になる。第2反応室(16)は、あらかじめ排気され、
紅ガヌ雰囲気で1O−2〜10−” Torr程度の真
空圧になるように調整される。第20−ドロツク室(1
9)内の排気が充分性なわれた後、シリコンウェハ(1
2)を第2反応室(16)へ搬入する。このとき、真空
バルブ(17)を閉じたままにし、N2ガスを導入しな
い。First, the second wafer cassette (22) containing the silicon wafer (12) on which a film is to be formed is placed in the 20th draw chamber (19).
) Insert K, 10-' inside the 20th drawer chamber (19)
Evacuate to a vacuum pressure of about vrorr. As a result, even if the third gate valve (20) is opened, the second reaction chamber (1
6) It is possible to form a highly reliable thin film without allowing air to flow into the film. The second reaction chamber (16) is evacuated in advance,
The vacuum pressure is adjusted to about 10-2 to 10-'' Torr in a red gas atmosphere.
9) After the inside of the silicon wafer (1) has been sufficiently exhausted,
2) is carried into the second reaction chamber (16). At this time, the vacuum valve (17) is kept closed and no N2 gas is introduced.
これKより、上記のArガス雰囲気中で、電極(7)。From this K, the electrode (7) is placed in the above Ar gas atmosphere.
(8)K電圧を印加し、スパッタを行ない、第2反応室
(16)では、TiN膜(30)を形成する。このとき
のT1薄膜(30)の膜厚は、ライトターンプロセスに
よる成膜同様、1001程度の膜厚とする。第2反応室
(16)で、シリコンウェハ(12)上にT1薄膜(3
0)を所定の膜厚まで形成した後、第1反応室(6)ヘ
シリコンウエハ(23)を搬送する。第1反応室(6)
は、第2反応室(16)同様に、10” 〜10′To
rr程度の真空圧のArガス雰囲気にしである。ここで
は、第1反応室(6)において、真空パルプ(17)を
開くことにより、N2ガスを導入できる構造になってい
る。すなわち、T1薄膜(30)付きのシリコンウェハ
% (23)を搬入させて、第2のゲートバルブ(18
)を閉じた後、真空パルプ(17)を開けてN2ガスを
第1反応室(6)K導入する。このとき、真空度は常に
一定に保ったまま、N2ガスをArガスとの体積比で1
0〜50%程度に導入し、電極(7)、 (8)に電圧
を印加し、反応性スパッタリングを行う。この第1反応
室(6)の反応機構は、ライトターンプロセスにおける
第2反応室(16)内の反応機構と同様である0また、
このときのTiNx N膜(31)の膜厚も、ライトタ
ーンプロセスによる成膜時間様シリコンウェハ(23)
上K x、oooX程度の膜厚に形成する。成膜終了後
、真空パルプ(17)を閉じ、再び、第1反応室(16
)内をArガス雰囲気にする。これは、@2のゲートバ
ルブ(1B>の開閉時に第2反応室(16)へ82ガス
が流入することを防止するためである。以上の成膜過程
を経たシリコンウェハ(24)は、第10−ドロツク室
(1)へ搬出され、第1ウエハケーヌ(4)K収容され
る。第10−ドロツク室(1)は、あらかじめ第1ウニ
ハケ−7(4)を設置した後、10′Torr程度の真
空圧に排気し、第1反応室(16) K大気を流入させ
ないようにしておく。成膜を終えたシリコンウェハ(2
4)を第1ウエハケース(4)に収容した後、第1のゲ
ートバルブ(15)を閉じ、第10−ドロツク室(25
)を大気圧に戻し、成膜されたシリコンウェハ(24)
を搬出入口(5)を開けて装置より搬出する。以上がレ
フトターンプロセスでのバリア層(27)形成工程であ
る。(8) Apply K voltage and perform sputtering to form a TiN film (30) in the second reaction chamber (16). The thickness of the T1 thin film (30) at this time is approximately 1001 mm as in the case of film formation by the light turn process. In the second reaction chamber (16), a T1 thin film (3
0) to a predetermined thickness, the silicon wafer (23) is transferred to the first reaction chamber (6). First reaction chamber (6)
Similarly to the second reaction chamber (16), 10" to 10'To
This is done in an Ar gas atmosphere with a vacuum pressure of about rr. Here, the structure is such that N2 gas can be introduced by opening the vacuum pulp (17) in the first reaction chamber (6). That is, a silicon wafer (23) with a T1 thin film (30) is carried in, and a second gate valve (18
), the vacuum pulp (17) is opened and N2 gas is introduced into the first reaction chamber (6)K. At this time, while keeping the degree of vacuum constant, N2 gas was added at a volume ratio of 1 to Ar gas.
0 to 50%, voltage is applied to the electrodes (7) and (8), and reactive sputtering is performed. The reaction mechanism in this first reaction chamber (6) is similar to the reaction mechanism in the second reaction chamber (16) in the light turn process.
The film thickness of the TiNx N film (31) at this time also depends on the film formation time of the silicon wafer (23) by the light turn process.
The film is formed to have a thickness of about Kx, oooX. After film formation, the vacuum pulp (17) is closed and the first reaction chamber (16
) to create an Ar gas atmosphere. This is to prevent the 82 gas from flowing into the second reaction chamber (16) when the gate valve (1B>) of @2 is opened and closed. The wafer is carried out to the 10th storage chamber (1) and stored in the first wafer cage (4).The 10th storage chamber (1) is heated to a temperature of about 10' Torr after the first wafer cage 7 (4) is installed in advance. The first reaction chamber (16) is evacuated to a vacuum pressure of
4) in the first wafer case (4), the first gate valve (15) is closed, and the 10th wafer chamber (25) is closed.
) was returned to atmospheric pressure, and the silicon wafer (24) on which the film was formed
Open the carry-in/out entrance (5) and carry it out of the equipment. The above is the barrier layer (27) forming step in the left turn process.
これをフィトターンプロセス同様、例えば25枚処理す
るまで続けて行う。Similar to the phytoturn process, this process is continued until, for example, 25 sheets are processed.
レフトターンプロセヌ終了後、再びフィトターンプロセ
スによって処理されるべきシリコンクエバ(xz)tl
tlJrfllxfル。以後、レフトターンプロセスラ
イトターンプロセスを交互に行なっていく。After finishing the left turn process, the silicon cueva (xz) tl should be processed again by the phytoturn process.
tlJrflllxfru. Thereafter, a left turn process and a right turn process are performed alternately.
以上のようなライトターンプロセス5及びレフトターン
プロセスを交互に行なうことにより、第1反応室(6)
と第2反応室(16)とは共く、T1スパッタリングと
TiNスパッタリングを所定の枚数毎に繰り返すことに
なる。By alternately performing the right turn process 5 and the left turn process as described above, the first reaction chamber (6)
and the second reaction chamber (16), T1 sputtering and TiN sputtering are repeated every predetermined number of sheets.
以上のように処理することにより、第2反応室(16)
についてみると次の効果が得られる。すなわち、第2叉
応室(16)では、フィトターンプロセスによる成膜処
理を続けることKよってターゲット(9)表面にTiH
の異物が成形されるようになる。ところが、次に、レフ
トターンプロセスを行なうことによって第2反応室(1
6)ではT1スパッタリングを行なうので、ターゲット
(9)表面に形成されたTINがT1と共に飛ばされ、
シリコンウェハ(12) 表面に形成されるT1膜中に
取り込まれてしまう。これをT1スパッタリングによる
クリーニング効果と呼ぶ。また、第1反応室(6)にお
いても同様にクリーニング効果が起きる。第2図は、
Tiスバッタリングによるクリーニング効果を示した例
である。図171−いて、横軸K TiN反応性スパッ
タリング、T1スパッタリング、TiN反応性スパッタ
リングの順に同一反応室内で成膜したときの:A槓処理
枚数を示し、縦軸忙シリコンウェハ上の異物発生数の推
移を示している。このように、TiN反応性スパッタリ
ングによって増加した異物数を、Tiスパッタリングに
よるクリーニング効果で減少させることが出来る。また
、とのクリーニング効果実施後KTiN反応性スパッタ
リングを行っても、一定処理枚数までは効果が持続し、
異物数が増加しない。By processing as above, the second reaction chamber (16)
The following effects can be obtained. That is, in the second reaction chamber (16), TiH is deposited on the surface of the target (9) by continuing the film forming process by the phytoturn process.
foreign matter begins to form. However, by performing the left turn process, the second reaction chamber (1
In step 6), T1 sputtering is performed, so the TIN formed on the surface of the target (9) is blown away together with T1.
Silicon wafer (12) It is incorporated into the T1 film formed on the surface. This is called the cleaning effect of T1 sputtering. Further, the cleaning effect similarly occurs in the first reaction chamber (6). Figure 2 shows
This is an example showing the cleaning effect of Ti sputtering. In Figure 171-, the horizontal axis K shows the number of processed silicon wafers when films were formed in the same reaction chamber in the order of TiN reactive sputtering, T1 sputtering, and TiN reactive sputtering, and the vertical axis shows the number of foreign particles generated on busy silicon wafers. It shows the progress. In this way, the number of foreign particles increased by TiN reactive sputtering can be reduced by the cleaning effect of Ti sputtering. In addition, even if KTiN reactive sputtering is performed after the cleaning effect of
The number of foreign objects does not increase.
第2図では クリーニング効果を明らかにする丸め、異
物数が極端に増加するまでTie i応性スパッタリン
グを行なっているが、異物数が極端に増加する前にクリ
ーニング効果を実施すれば、シリコンウェハ上の異物数
を常に一定レベル以下に抑止することが出来る。In Figure 2, Tie i reactive sputtering is performed until the number of foreign particles increases to an extreme extent, but if the cleaning effect is performed before the number of foreign particles increases dramatically, The number of foreign objects can always be kept below a certain level.
ただし、クリーニング効果を実施しても、’I’i薄膜
(30)にTiNが取り込まれることKよる膜質の信頼
性への影#はほとんどない。その理由は次の通りである
。まず、ライトターンプロセスとレフトターンプロセス
とを短期間に繰り返すため、ターゲット(9)表面に形
成されているTiNが比較的少ないうちにクリーニング
効果によって飛ばされるため、TiHの絶対量を少なく
できるためである。また、T1スパッタリングは、Ti
N反応性スパッタリングに比べ成膜効率が良く、短時間
に膜形成が行なわれるため、Vリコンウエハ1枚当りの
TII付着も少ないためである。However, even if the cleaning effect is performed, there is almost no effect on the reliability of the film quality due to the incorporation of TiN into the 'I'i thin film (30). The reason is as follows. First, because the right turn process and the left turn process are repeated in a short period of time, the TiN formed on the surface of the target (9) is blown off by the cleaning effect while it is relatively small, so the absolute amount of TiH can be reduced. be. In addition, T1 sputtering is performed using Ti
This is because the film formation efficiency is higher than that of N reactive sputtering, and the film is formed in a short time, so there is less TII adhesion per V recon wafer.
以上のように、TiN反応性スパッタリングによって汚
染されたターゲット(9)は、T1スパッタリングを行
なうことKより常に清浄化されている。このため、Ti
e ff応性スパッタリングによる異物発生数は、常に
一定数以下に抑制され、良質のバリア層(27)の形成
を行うことが可能となる。従ってこのようなバリア層(
27)を形成し、半導体装置を形成した場合、特性的に
優れ、信頼性の高いものとなる効果がある。As described above, the target (9) contaminated by TiN reactive sputtering is always cleaned by performing T1 sputtering. For this reason, Ti
The number of foreign particles generated by e ff reactive sputtering is always suppressed to a certain number or less, making it possible to form a high quality barrier layer (27). Therefore, such a barrier layer (
27) to form a semiconductor device, it has the effect of providing excellent characteristics and high reliability.
なお、ここでは、処理枚数をフィトターンプロセスとレ
フトターンプロセスとの各ターンヲ25枚としたが、そ
れ以下に設定しても良い。また、ここでは、ライトター
ンプロセス、レフトターンプロセスの双方を交互に行な
っているが、異物を大量に発生させない程度に薄膜形成
を行う場合、必ずしも交互に行なわなくても良く、適宜
処理方向を制御して処理されるものであっても良く、上
記と同様の効果をもたらす。Here, the number of sheets to be processed is set to 25 for each turn of the fit-turn process and the left-turn process, but it may be set to less than that. In addition, although both the right-turn process and the left-turn process are performed alternately here, in order to form a thin film without generating a large amount of foreign matter, it is not necessary to perform them alternately, and the processing direction can be controlled as appropriate. It may also be treated as such, producing the same effect as above.
〔発明の効果J
以上のように本発F!AKよれば、マルチチャンバ方式
スパッタリング装置を使用してバリア層を形成する場合
、Tie反応性スパッタリング実施時の異物発生数を常
に一定数以下に抑止することが可能とな抄、高信頼性の
バリア層を容易に得ることが可能である。[Effect of the invention J As described above, the invention F! According to AK, when forming a barrier layer using a multi-chamber type sputtering device, it is possible to always suppress the number of foreign particles generated during Tie reactive sputtering to a certain number or less, and a highly reliable barrier. It is possible to easily obtain layers.
第1図は本発明の一実施例であるマルチチャンバ方式の
スパッタリング装置の概略構成図、t/g2図はT1ス
パッタリングによるクリーニング効果を説明する因、第
3図は従来のマルチチャンバ方式のスパッタリング装置
を示す図、第4図はT1薄膜TiNx N Mlとの2
M構造からなるバリア層を適用した半導体装置の要部の
構造を示す図、第5図〜第7図はTiN反応性スパッタ
リングの反応機構を模式的に示した図、第8図はTiN
反応性スパッタリングによる膜形成の際にシリコンウェ
ハ上の異物発生数の状態を示す図である。
図において、α)は第10−ドロツク室、(6)は第1
反応室、(7)は陰極、(8)は陽極、(12)はVリ
コンウエハ%(14)はArガス導入用真空バルブ、(
16)は第2反応性、(17)は町ガス導入用真空バル
ブ、(19)は第20−ドロツク室、(23)はT1膜
付シリコンウェハ、(24)はT i NX/ Ti付
シリコンウェハ、(27)はバリア層、(28)はT1
薄膜、(29)はTiNx1膜(32)は基板である。
なお、各図中同一符号は、同一、または相当部分を示す
。Fig. 1 is a schematic configuration diagram of a multi-chamber sputtering apparatus which is an embodiment of the present invention, the t/g2 diagram is for explaining the cleaning effect of T1 sputtering, and Fig. 3 is a conventional multi-chamber sputtering apparatus. Figure 4 shows the T1 thin film TiNx N Ml and 2
Figures 5 to 7 are diagrams schematically showing the reaction mechanism of TiN reactive sputtering, and Figure 8 is a diagram showing the structure of a main part of a semiconductor device to which a barrier layer having an M structure is applied.
FIG. 3 is a diagram showing the number of foreign particles generated on a silicon wafer during film formation by reactive sputtering. In the figure, α) is the 10th draw chamber, and (6) is the 1st draw chamber.
reaction chamber, (7) is the cathode, (8) is the anode, (12) is the V recon wafer% (14) is the vacuum valve for introducing Ar gas, (
16) is the second reactivity, (17) is the vacuum valve for introducing town gas, (19) is the 20th drop chamber, (23) is the silicon wafer with T1 film, (24) is the silicon with TiNX/Ti Wafer, (27) is barrier layer, (28) is T1
The thin film (29) is a TiNx1 film, and the (32) is a substrate. Note that the same reference numerals in each figure indicate the same or equivalent parts.
Claims (1)
ガスと被処理基板上に形成されるべき膜形成反応に寄与
する窒素ガスとを内部に導入可能となされた第1の反応
室と、第2の反応室とが隣接配置され、これら第1の反
応室、第2の反応室のそれぞれの一方に排気可能で、上
記基板の搬出入が行われる予備室が設けられており、上
記基板が一方の予備室から他方の予備室に双方向に移送
可能であり、一方向あるいはその逆方向から移送するこ
とにより膜形成が行われる薄膜形成装置。(1) A first reaction chamber having parallel plate electrodes and into which a gas to generate plasma and a nitrogen gas contributing to a film formation reaction to be formed on a substrate to be processed can be introduced; A second reaction chamber is arranged adjacent to the first reaction chamber, and a preliminary chamber is provided in one of each of the first reaction chamber and the second reaction chamber, which can be evacuated, and in which the substrate is carried in and out. A thin film forming apparatus that can transfer bidirectionally from one preparatory chamber to another preparatory chamber, and performs film formation by transferring from one direction or the opposite direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25928989A JPH03120357A (en) | 1989-10-03 | 1989-10-03 | Thin film forming device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25928989A JPH03120357A (en) | 1989-10-03 | 1989-10-03 | Thin film forming device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120357A true JPH03120357A (en) | 1991-05-22 |
Family
ID=17332016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25928989A Pending JPH03120357A (en) | 1989-10-03 | 1989-10-03 | Thin film forming device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120357A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997012391A1 (en) * | 1995-09-29 | 1997-04-03 | Intel Corporation | Improved interface between titanium and aluminum-alloy in metal stack for integrated circuit |
-
1989
- 1989-10-03 JP JP25928989A patent/JPH03120357A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997012391A1 (en) * | 1995-09-29 | 1997-04-03 | Intel Corporation | Improved interface between titanium and aluminum-alloy in metal stack for integrated circuit |
| US5747879A (en) * | 1995-09-29 | 1998-05-05 | Intel Corporation | Interface between titanium and aluminum-alloy in metal stack for integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991157B2 (en) | Method for depositing a diffusion barrier layer and a metal conductive layer | |
| KR100297971B1 (en) | Sputter and chemical vapor deposition hybridized system | |
| JP2845856B2 (en) | Method for manufacturing organic electroluminescence device | |
| US20100221895A1 (en) | Surface treatment apparatus and surface treatment method | |
| JP3318186B2 (en) | Gas cluster forming method and thin film forming method | |
| JPH10330932A (en) | Sputtering equipment | |
| GB2041983A (en) | Metallising semiconductor devices | |
| KR101800487B1 (en) | Method for forming copper wiring and storage mideum | |
| US20030068444A1 (en) | Method to solve particle performance of FSG layer by using UFU season film for FSG process | |
| JP4378806B2 (en) | CVD apparatus and substrate cleaning method thereof | |
| JPH03120357A (en) | Thin film forming device | |
| JPH04336426A (en) | Manufacture of semiconductor device | |
| JPH0542507B2 (en) | ||
| JP2024005332A (en) | Dust collection method | |
| TW202333236A (en) | Film-forming method and processing device for ruthenium film | |
| JPH06168891A (en) | Semiconductor fabricating system | |
| JP3727693B2 (en) | TiN film manufacturing method | |
| JPS6042822A (en) | Method for forming electrode with multilayer structure | |
| JP2868767B2 (en) | Semiconductor wafer processing equipment | |
| JPH04254349A (en) | Multichamber process apparatus | |
| JPS6376321A (en) | Manufacture of semiconductor device | |
| JPH11269644A (en) | Particle generation prevention method and sputtering apparatus | |
| JPS59208074A (en) | Sheet type film forming device | |
| JP2002064067A (en) | Chamber tuned for enhanced chemical vapor deposition | |
| JP3031314B2 (en) | Method for manufacturing semiconductor device |