JPH03120357A - 薄膜形成装置 - Google Patents

薄膜形成装置

Info

Publication number
JPH03120357A
JPH03120357A JP25928989A JP25928989A JPH03120357A JP H03120357 A JPH03120357 A JP H03120357A JP 25928989 A JP25928989 A JP 25928989A JP 25928989 A JP25928989 A JP 25928989A JP H03120357 A JPH03120357 A JP H03120357A
Authority
JP
Japan
Prior art keywords
reaction chamber
chamber
sputtering
thin film
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25928989A
Other languages
English (en)
Inventor
Takashi Fujimori
高司 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25928989A priority Critical patent/JPH03120357A/ja
Publication of JPH03120357A publication Critical patent/JPH03120357A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野J 本発明は金属薄膜の形成装置に関するもので。
特に半導体集積回路で用いられているバリア層の形成に
好適な装置に関するものである。
〔従来の技#] 第31NR,従来のマルチチャンバ一方式のスパッタリ
ング装置の概略構成を示す図である。この装置は、ロー
ドロック室(25)、第1反応室(6)、第2反応室(
16)、アンロードロック室(27)の4個の真空槽に
より構成されている。この場合、図示右側から左側方向
く処理が進むものである。なお、各真空槽間の搬送機構
は図示省略しであるが、例えば、アーム方式の搬送手段
が用いられる。
ロードロック室(25)の内部には、カセットホルダー
(2)が設置され、底部に排気管(13a)が接続され
、この部分より室内を排気するようKなっている。
ロードロック室(25)Kは、第1クエハカセツト(4
)を搬入口(26)よυ入れ、この第1クエハカセツト
(4)に収納されているシリコンウェハ(12)t−、
第1反応室(6)へ受は渡す機構となっている。これK
よって、第1反応室(6)を大気にさらすことなく、処
理を行なうことができる。
第1反応室(6)の内部には、隘ffl (7)が上部
に、陽極(8)が下部に配置されており、互いに対向し
、かつ所定の間隔をおhて設置されている。陰i(カは
ターゲット(9)とそれを支持するターゲット支持台(
lO)よりなる。ターゲット(9)は、シリコンウェハ
(12)に成膜すべき金属薄膜の原材料となるものであ
り、ここでは、チタン(T1)を使用している。陽FM
(8)は、基板ホルダー(11)に被処理基板であるシ
リコンウニ、ハ(12)を置き、固定する構造となって
いる。陰極(7)と陽! (8)とはそれぞれ電源に接
続され(図示省略)、それら両電極間に所定の電圧が印
加されるようになっている。第1y応室(6)の底部に
は排気管(13b)が接続されている。また、上部にス
パッタリングを起こさせるために必要な不活性ガス、例
えばアルゴン(以下、Arと略す)ガスが、第1反応室
(6)の内部IF5人されるために、真空パルプ(14
)が設置しである。ロードロック室(25)と第1反応
室(6)との間に設けられる第1のゲートパルプ(15
)は、通常閉じられており、処理時にロードロック室(
25)と第1反応室(6)との間でシリコンウェハ(1
2)を受渡しするときに開かれる。
第1反応室(6)では、この場合、シリコンクエバ(1
2)上にチタン薄膜を形成する。
第2反応室(16)は、基本的な構成については第1反
応室(6)と同じである。ただし、以下の点が第1反応
室(6)と異なる。すなわち、第2反応室(16)の上
部には、反応性スパッタリングを起こすために必要な、
上記一方の不活性ガスである紅ガスと異なる他の反応性
ガス、例えば、窒素C以下、u2と略す)ガスが第2反
応室(16)の内部に導入されるための真空パルプ(1
7)が設置しである。これにより、第2反応室(16)
内では、この場合、窒化チタン薄膜を形成する。
アンロードロック室(27)の内部には、カセットホル
ダー己)が設置され底部に排気管(13d)が接続され
ている。アンロードロック室(27)は、第2反応室(
16)を大気にさらすことなく、膜形成を終えたVす1
ンウエハ(24)を搬出口(28)よりヌバツタ装置外
に搬出させるものである。カセットホルダー(2)K設
置された第2カセツトケース(22)は、膜形成を終え
たシリコンウェハ(24〕を収容するものである。
本装置によれば、第1反応室(6)でチタン薄膜を形成
し、そのvkK第2反応室(16)で窒化チタン薄膜を
形成するものである。
次に、本装置を用いて半導体装置を形成する例について
述べる。第4図は、半導体装置の要部の断面図である。
この場合のバリア層(27) Fi、半導体装置におい
て、例工ば、アルミニウム・シリコンよりなる配線層(
301から下地の基板(32)へのアロイスパイクが生
ずるのを防止するためく形成されている。
ここで、上記要部の形成方法について説明する。
まず、基板(32)上に層間絶縁膜(31)が形成され
、これにコンタクトホール(33)が形成される。この
コンタクトホール(33)の表面部にバリア層(27)
が形成される。
次に、このバリア層(27)の形成プロセスについて詳
mrtc説明する。膜形成すべきシリコンウェハ(12
)を入れたウニ八カセット(4)をロードロック室(2
5)に入れ、ロードロック室(25)内を10″TOπ
程度に排気する。これによって第1のゲートパルプ(1
5)が開いても、第1反応室(6)K大気を流入させず
、高信頼性の薄膜形成が可能となる。第1反応室(6)
は、あらかじめ排気され、Arガス雰囲気で10″〜1
0−” Torr程度になるように調整される。ロード
ロック室(25)内の排気が行なわれた後、シリコンウ
ェハ(12)を第1反応室(6)へ搬入する。上記のA
rガス雰囲気中で、を極(7)、 (8)K電圧を印加
し、スパッタリングを行う。第1反応室(6)では、チ
タン(以下、T1と略す)薄膜(28)を100λの膜
厚で形成する。このT1薄膜(28)は、シリコン(1
2) トの膜密着性を向上させるためのものである。
第1反応室(6)で、シリコンウェハ(12)上にT1
薄膜(28)を所定の膜厚まで形成した後、第2反応室
(16)へこのT1薄膜(28)が形成されたシリコン
ウェハ(23)を搬送する。第2反応室(16)は、第
1反応室(6)同様K、10−2〜10″TorrOA
r雰囲気にしである。ただし、シリコンウェハ(23)
を搬入させて第2のゲートパルプ(18)を閉じた後、
真空パルプ(17)を開けてN2ガスを第2y応室(1
6) K導入する。
このとき、真空度は常に一定に保ったまま、呵2ガスを
Mガスとの体積比で10〜50%程度に導入する。
このN2ガスは、反応性スパッタリングを行う際の反応
性ガス成分となるもので、T1と化学反応を生じ、窒化
チタンC以下、TiNと略す)を形成する。
この状態で電極(7)、 (8)に電圧を印加し、反応
性スパッタリングを行い、クリコンウェハ(23)上に
L000^程度の薄膜を形成する。ここで、形成された
薄膜は、TiNとともにT1も含まれているため、Ti
Nx、T29)で表す。成膜終了後、真空パルプ(17
)を閉じ、再び第2反応室(16)内をArガス雰囲気
にする。これは、第2のゲートパルプ(18)開閉時に
第1反応室(6)へN2ガスが流入することを防止する
ためである。以上の成膜過程を経たシリコンウェハ(2
4)は、アンロードロック室(26)へ移送され、第2
クエハケース(22)に収容される。アンロードロック
室(26)は、あらかじめ第2クエ八ケース(22)を
内部に設置した後、1O−6Torr程度に排気し、第
2反応室(16)に大気を流入させないようKなされる
。成膜を終えたシリコンクエバ(24)を第2ウエハケ
ース(22) K収容した後、第3ゲートバルグ(20
)を閉じ、アンロードロック室(27)を大気圧に戻し
、成膜されたシリコンウェハ(24)を搬出口(28)
より搬出するっ 以上がマルチチャンバ方式のスパッタ装置t−mいたバ
リア層(27)の形成方法である。この処理方法により
、残りの未処理のシリコンウェハ(12)の処理が、順
次行なわれる。
ここで、反応性スパッタリングにおける成膜機WKつい
て説明する。第5図〜第7図は、反応性スパッタリング
の成膜機構を模式的に示した図である。まず、反応室内
を10″Torr程度以下に排気した後、Arガスが導
入され、反応室内を1O−3Torr程度に1N整する
。この状態で電極(力、(8)間に所定電圧を印加する
と、Ar、  N2が電離してプラズマ(34)が発生
する(第5図)。このとき電気引力によってAr+(ア
ルゴンイオン)は陰極側に加速され、陰極、この場合、
ターゲット(9)に衝突する。
ただし、衝突直前K Ar+はArに戻るため、ターゲ
ット材料、この場合のT1と反応することはない。
このときの衝突の衝撃により、ターゲット(9)表面か
らT1原子(35)が弾き飛ばされる。(第6図)。
この飛び出したT1原子(35)の内、陽極、この場合
シリコンウェハ(23)近傍で窒累イオン(N−) 、
!: K応しく36)、またはC2と衝突反応してTi
Nとなり、シリコンウェハ(23)上に付着する(第7
図)5これが繰り返され、シリコンウェハ(23)上に
T18×薄膜(29)が形成されていく。ただし、ター
ゲット(9)面から飛び出したT1原子(35)は、ク
リコンウェハ(23)近傍で化学反応を起こさず、直接
クリコンウェハ(23)へ付着するT1原子(37)も
ある。このため、形成される#IIIIはT1も含まれ
ることになり、ここではTiNxと、4膜を表示してい
る。このようにして、基板(32)上にバリア層(27
)が形成された後フォトリングフフイ技術によるバター
ニングが行なわれ、所定パターンのバリア層(27)が
形成される。この後、このパターン化されたバリア層(
27)を被覆するように配線(30)となる4膜が形成
され、パターン化されて所定配Am (30)が形成さ
れる。
(発明が解決しようとする課題J 従来のスパッタリング装置は以上のように構成され、こ
のマルチチャンバ方式のスパッタ装置によってバリア層
(27)を形成する場合、第2反応室(16)では、常
に反応性スパッタリングを行うととKなる。ところが、
反応性スパッタリングを継続して行うと、累積処理枚数
が一定数Ksした後、クリコンウェハ(23)上に付着
する異物数が急激に増加する。第8図はこのときの様子
を示したものであり、横軸に累積処理枚数、縦軸に異物
数を表している。この例では累積処理枚数が50枚程度
から急激に異物発生数が増加している。
この現象は、次のようにして起こる。第2反応室(16
)内は、成膜処理毎KN2ガスを導入する。ところが、
ターゲット(9)の材質であるT1は、反応性の高い金
属であるため、ターゲット(9)表面で化学反応を生じ
、TiNを形成する。また、従来の技術で述べ友ように
%反応性スパッタリングでは、クリコンウェハ(23)
面近傍でT1訂が形成され、クリコンウェハ(23)面
上に付着するが、これと同様の現象が、少量ではあるが
、ターゲット(9)面上でも生じる。これらの反応は、
第2反応室(16)の62分圧が10−2〜10= T
orrと低いため、比較的に短時間で大量に生じるもの
ではない。しかし、反応性スパッタリングの累積処理枚
数が増え、ターゲット(9)がN2ガスに長時間さらさ
れるようになると、次第にターゲット(9)表面をTi
N化合物が広く覆うようになる。このため、T1とTi
Nとの混合物が付着り、&ターゲットをスパッタリング
することになり、その結果、シリコンウェハ(23)面
上にターゲット(9)面で形成されたTiHの異物が付
着することになる。
このような現象の下での処理は、TiNx ill膜の
品質の低下を招くものとなり、半導体装置に形成し虎際
に信頼性の損なわれたものになってしまうという問題点
があった。
本発明は上記のような問題点を解決するため罠なされた
もので、マルチチャンバ方式を使用してバリア層を形成
する場合、反応性スパッタリングでの異物発生を抑止し
、良質なTiNx薄膜の形成が行なわれて高信頼性が図
られる薄膜形成方法及びそれに用いる薄膜形成装置を得
ることを目的とする。
〔課題を解決するための手段] 本発明に係る薄膜形成装置は、平行平板IE極を有し、
プラズマを発生させるべきガスと、被処理基板上に形成
されるべき膜形成反応に寄与する窒素ガスとを内部に導
入可能となされた第1の反応室と、第2の反応室とが隣
接配置され、これら第1の反応室、第2の反応室のそれ
ぞれの一方に排気可能で、上記基板の搬出入が行われる
予wi室が設けられており、上記基板が一方の予備室か
ら他方の予備室に双方向に移送可能であり、一方向ある
いはその逆方向から移送することにより膜形成が行われ
るものである。
〔作用] 本発明では、同一反応室内のターゲットを使用して純粋
なArガスのみを流してTiスパッタを、N2ガヌを混
入してTiNスパッタを行なうことができる。これを交
互に行なうことでTiNヌバッタ時にターゲット表面に
形成される窒化物をT17バツタ時に飛ばし、ターゲッ
ト表面を常に清浄にすることができる。これによって高
信頼性のバリア層形成が可能となる。
〔実施例」 以下、本発明の実施例を図について説明する。
なお、従来の技術の説明と重複する部分については、適
宜その説明を省略する。
第1図は、本発明におけるマルチチャンバ方式のスパッ
タ装置の概略構成を示す図である。
本装置の構成が従来のマルチチャンバ方式のものと異な
る部分は以下の通りである。まず、第1反応室(6)の
上部KN2ガヌを導入する真空バルブ(17)を設け、
第1反応室(6)と第2反応室(16)とを同一構造と
したことである。また、従来の技術のアンロードロック
室(27)に相当する部分を第20−ドロツク室(19
)にしたことである5本装置における各ロードロック室
は、従来の技術のロードロック室(25)とアンロード
ロック室(27)との機能を併せ持つものである。搬送
手段としては、図示省略しであるが、例えば、アーム方
式あるいはベルト方式を用いており、シリコンウェハ(
12)の搬送を双方向に行なえる搬送機能を有するよう
に/jQ 。
である。従って、上記のように構成させて、シリコンウ
ェハ(12)が図示右側より左側方向、あるいは図示左
側より右側方向に処理可能である。
次K、例えば第4図に示す構造のものを形成する際のシ
リコンウェハ(12)上へのバリア層(27)形成工程
について説明する。まず、成膜すべきシリコンウェハ(
12)を第10−ドロツク室(1)より搬入し、第1反
応室(6)内でTie膜を100x程度の膜厚に形成し
、次に、第2反応室(16)内でTiNX薄膜を1、0
00x程度の膜厚に形成し、第20−ドロツク室(19
)Icより、バリア層(27)を形成したシリコンウェ
ハ(24)を取り出す。以上の処理け、従来の技術と同
様である。これをシリコンウェハ(12)が、例えば、
25枚処理されるまで続ける。以上、ここでは、図中右
側から左側方向に処理される場合をライトターンプロセ
スと呼ぶ。
次K、第20−ドロツク室(19)より、上記とは別の
成膜すべきシリコンウェハ(12)を入れ、今度は上記
プロセスと逆方向、すなわち図中左側から右側方向へ、
シリコンウェハ(12)を搬送し、バリア層(27)を
形成する。これを、ここでは上記に対して、レフトター
ンプロセスと呼ぶ。レフトターンプロセスのバリア層(
27)の形成は、次のようKして行なう。
まず、膜形成すべきシリコンウェハ(12)を入れた第
2ウエハカセツト(22)を第20−ドロツク室(19
) K入れ、第20−ドロツク室(19)内を10−′
vrorr程度の真空圧に排気する。これによって、第
3のゲートバルブ(20)が開いても、第2反応室(1
6)に大気を流入させず、高信頼性の薄膜の形成が可能
になる。第2反応室(16)は、あらかじめ排気され、
紅ガヌ雰囲気で1O−2〜10−” Torr程度の真
空圧になるように調整される。第20−ドロツク室(1
9)内の排気が充分性なわれた後、シリコンウェハ(1
2)を第2反応室(16)へ搬入する。このとき、真空
バルブ(17)を閉じたままにし、N2ガスを導入しな
い。
これKより、上記のArガス雰囲気中で、電極(7)。
(8)K電圧を印加し、スパッタを行ない、第2反応室
(16)では、TiN膜(30)を形成する。このとき
のT1薄膜(30)の膜厚は、ライトターンプロセスに
よる成膜同様、1001程度の膜厚とする。第2反応室
(16)で、シリコンウェハ(12)上にT1薄膜(3
0)を所定の膜厚まで形成した後、第1反応室(6)ヘ
シリコンウエハ(23)を搬送する。第1反応室(6)
は、第2反応室(16)同様に、10” 〜10′To
rr程度の真空圧のArガス雰囲気にしである。ここで
は、第1反応室(6)において、真空パルプ(17)を
開くことにより、N2ガスを導入できる構造になってい
る。すなわち、T1薄膜(30)付きのシリコンウェハ
% (23)を搬入させて、第2のゲートバルブ(18
)を閉じた後、真空パルプ(17)を開けてN2ガスを
第1反応室(6)K導入する。このとき、真空度は常に
一定に保ったまま、N2ガスをArガスとの体積比で1
0〜50%程度に導入し、電極(7)、 (8)に電圧
を印加し、反応性スパッタリングを行う。この第1反応
室(6)の反応機構は、ライトターンプロセスにおける
第2反応室(16)内の反応機構と同様である0また、
このときのTiNx N膜(31)の膜厚も、ライトタ
ーンプロセスによる成膜時間様シリコンウェハ(23)
上K x、oooX程度の膜厚に形成する。成膜終了後
、真空パルプ(17)を閉じ、再び、第1反応室(16
)内をArガス雰囲気にする。これは、@2のゲートバ
ルブ(1B>の開閉時に第2反応室(16)へ82ガス
が流入することを防止するためである。以上の成膜過程
を経たシリコンウェハ(24)は、第10−ドロツク室
(1)へ搬出され、第1ウエハケーヌ(4)K収容され
る。第10−ドロツク室(1)は、あらかじめ第1ウニ
ハケ−7(4)を設置した後、10′Torr程度の真
空圧に排気し、第1反応室(16) K大気を流入させ
ないようにしておく。成膜を終えたシリコンウェハ(2
4)を第1ウエハケース(4)に収容した後、第1のゲ
ートバルブ(15)を閉じ、第10−ドロツク室(25
)を大気圧に戻し、成膜されたシリコンウェハ(24)
を搬出入口(5)を開けて装置より搬出する。以上がレ
フトターンプロセスでのバリア層(27)形成工程であ
る。
これをフィトターンプロセス同様、例えば25枚処理す
るまで続けて行う。
レフトターンプロセヌ終了後、再びフィトターンプロセ
スによって処理されるべきシリコンクエバ(xz)tl
tlJrfllxfル。以後、レフトターンプロセスラ
イトターンプロセスを交互に行なっていく。
以上のようなライトターンプロセス5及びレフトターン
プロセスを交互に行なうことにより、第1反応室(6)
と第2反応室(16)とは共く、T1スパッタリングと
TiNスパッタリングを所定の枚数毎に繰り返すことに
なる。
以上のように処理することにより、第2反応室(16)
についてみると次の効果が得られる。すなわち、第2叉
応室(16)では、フィトターンプロセスによる成膜処
理を続けることKよってターゲット(9)表面にTiH
の異物が成形されるようになる。ところが、次に、レフ
トターンプロセスを行なうことによって第2反応室(1
6)ではT1スパッタリングを行なうので、ターゲット
(9)表面に形成されたTINがT1と共に飛ばされ、
シリコンウェハ(12) 表面に形成されるT1膜中に
取り込まれてしまう。これをT1スパッタリングによる
クリーニング効果と呼ぶ。また、第1反応室(6)にお
いても同様にクリーニング効果が起きる。第2図は、 
Tiスバッタリングによるクリーニング効果を示した例
である。図171−いて、横軸K TiN反応性スパッ
タリング、T1スパッタリング、TiN反応性スパッタ
リングの順に同一反応室内で成膜したときの:A槓処理
枚数を示し、縦軸忙シリコンウェハ上の異物発生数の推
移を示している。このように、TiN反応性スパッタリ
ングによって増加した異物数を、Tiスパッタリングに
よるクリーニング効果で減少させることが出来る。また
、とのクリーニング効果実施後KTiN反応性スパッタ
リングを行っても、一定処理枚数までは効果が持続し、
異物数が増加しない。
第2図では クリーニング効果を明らかにする丸め、異
物数が極端に増加するまでTie i応性スパッタリン
グを行なっているが、異物数が極端に増加する前にクリ
ーニング効果を実施すれば、シリコンウェハ上の異物数
を常に一定レベル以下に抑止することが出来る。
ただし、クリーニング効果を実施しても、’I’i薄膜
(30)にTiNが取り込まれることKよる膜質の信頼
性への影#はほとんどない。その理由は次の通りである
。まず、ライトターンプロセスとレフトターンプロセス
とを短期間に繰り返すため、ターゲット(9)表面に形
成されているTiNが比較的少ないうちにクリーニング
効果によって飛ばされるため、TiHの絶対量を少なく
できるためである。また、T1スパッタリングは、Ti
N反応性スパッタリングに比べ成膜効率が良く、短時間
に膜形成が行なわれるため、Vリコンウエハ1枚当りの
TII付着も少ないためである。
以上のように、TiN反応性スパッタリングによって汚
染されたターゲット(9)は、T1スパッタリングを行
なうことKより常に清浄化されている。このため、Ti
e ff応性スパッタリングによる異物発生数は、常に
一定数以下に抑制され、良質のバリア層(27)の形成
を行うことが可能となる。従ってこのようなバリア層(
27)を形成し、半導体装置を形成した場合、特性的に
優れ、信頼性の高いものとなる効果がある。
なお、ここでは、処理枚数をフィトターンプロセスとレ
フトターンプロセスとの各ターンヲ25枚としたが、そ
れ以下に設定しても良い。また、ここでは、ライトター
ンプロセス、レフトターンプロセスの双方を交互に行な
っているが、異物を大量に発生させない程度に薄膜形成
を行う場合、必ずしも交互に行なわなくても良く、適宜
処理方向を制御して処理されるものであっても良く、上
記と同様の効果をもたらす。
〔発明の効果J 以上のように本発F!AKよれば、マルチチャンバ方式
スパッタリング装置を使用してバリア層を形成する場合
、Tie反応性スパッタリング実施時の異物発生数を常
に一定数以下に抑止することが可能とな抄、高信頼性の
バリア層を容易に得ることが可能である。
【図面の簡単な説明】
第1図は本発明の一実施例であるマルチチャンバ方式の
スパッタリング装置の概略構成図、t/g2図はT1ス
パッタリングによるクリーニング効果を説明する因、第
3図は従来のマルチチャンバ方式のスパッタリング装置
を示す図、第4図はT1薄膜TiNx N Mlとの2
M構造からなるバリア層を適用した半導体装置の要部の
構造を示す図、第5図〜第7図はTiN反応性スパッタ
リングの反応機構を模式的に示した図、第8図はTiN
反応性スパッタリングによる膜形成の際にシリコンウェ
ハ上の異物発生数の状態を示す図である。 図において、α)は第10−ドロツク室、(6)は第1
反応室、(7)は陰極、(8)は陽極、(12)はVリ
コンウエハ%(14)はArガス導入用真空バルブ、(
16)は第2反応性、(17)は町ガス導入用真空バル
ブ、(19)は第20−ドロツク室、(23)はT1膜
付シリコンウェハ、(24)はT i NX/ Ti付
シリコンウェハ、(27)はバリア層、(28)はT1
薄膜、(29)はTiNx1膜(32)は基板である。 なお、各図中同一符号は、同一、または相当部分を示す

Claims (1)

    【特許請求の範囲】
  1. (1)平行平板電極を有し、プラズマを発生させるべき
    ガスと被処理基板上に形成されるべき膜形成反応に寄与
    する窒素ガスとを内部に導入可能となされた第1の反応
    室と、第2の反応室とが隣接配置され、これら第1の反
    応室、第2の反応室のそれぞれの一方に排気可能で、上
    記基板の搬出入が行われる予備室が設けられており、上
    記基板が一方の予備室から他方の予備室に双方向に移送
    可能であり、一方向あるいはその逆方向から移送するこ
    とにより膜形成が行われる薄膜形成装置。
JP25928989A 1989-10-03 1989-10-03 薄膜形成装置 Pending JPH03120357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25928989A JPH03120357A (ja) 1989-10-03 1989-10-03 薄膜形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25928989A JPH03120357A (ja) 1989-10-03 1989-10-03 薄膜形成装置

Publications (1)

Publication Number Publication Date
JPH03120357A true JPH03120357A (ja) 1991-05-22

Family

ID=17332016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25928989A Pending JPH03120357A (ja) 1989-10-03 1989-10-03 薄膜形成装置

Country Status (1)

Country Link
JP (1) JPH03120357A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997012391A1 (en) * 1995-09-29 1997-04-03 Intel Corporation Improved interface between titanium and aluminum-alloy in metal stack for integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997012391A1 (en) * 1995-09-29 1997-04-03 Intel Corporation Improved interface between titanium and aluminum-alloy in metal stack for integrated circuit
US5747879A (en) * 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit

Similar Documents

Publication Publication Date Title
US9991157B2 (en) Method for depositing a diffusion barrier layer and a metal conductive layer
KR100297971B1 (ko) 스퍼터화학증착복합장치
JP2845856B2 (ja) 有機エレクトロルミネッセンス素子の製造方法
US20100221895A1 (en) Surface treatment apparatus and surface treatment method
JP3318186B2 (ja) ガスクラスターの形成方法と薄膜形成方法
JPH10330932A (ja) スパッタリング装置
GB2041983A (en) Metallising semiconductor devices
KR101800487B1 (ko) 동(Cu) 배선의 형성 방법 및 기억매체
US20030068444A1 (en) Method to solve particle performance of FSG layer by using UFU season film for FSG process
JP4378806B2 (ja) Cvd装置およびその基板洗浄方法
JPH03120357A (ja) 薄膜形成装置
JPH04336426A (ja) 半導体装置の製造方法
JPH0542507B2 (ja)
JP2024005332A (ja) 集塵方法
TW202333236A (zh) 釕膜之成膜方法及處理裝置
JPH06168891A (ja) 半導体製造装置
JP3727693B2 (ja) TiN膜製造方法
JPS6042822A (ja) 多層構造の電極形成方法
JP2868767B2 (ja) 半導体ウエハ処理装置
JPH04254349A (ja) マルチチャンバプロセス装置
JPS6376321A (ja) 半導体装置の製造方法
JPH11269644A (ja) パーティクル発生防止方法及びスパッタリング装置
JPS59208074A (ja) 枚葉式膜形成装置
JP2002064067A (ja) 化学気相成長を向上させるよう調整されたチャンバ
JP3031314B2 (ja) 半導体装置の製造方法