JPH0312073Y2 - - Google Patents
Info
- Publication number
- JPH0312073Y2 JPH0312073Y2 JP1981011930U JP1193081U JPH0312073Y2 JP H0312073 Y2 JPH0312073 Y2 JP H0312073Y2 JP 1981011930 U JP1981011930 U JP 1981011930U JP 1193081 U JP1193081 U JP 1193081U JP H0312073 Y2 JPH0312073 Y2 JP H0312073Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- switching transistor
- series circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Direct Current Motors (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
この考案はモータ等の負荷駆動回路の保護回路
に関する。[Detailed Description of the Invention] This invention relates to a protection circuit for a load drive circuit such as a motor.
負荷に直流電流を供給したとき、その電流の供
給方向に伴なつて被制御体が一の制御状態と他の
制御状態とに動作されるような場合がある。例え
ば直流モータを負荷として使用した場合には、モ
ータを時計方向に回転させたり、又はその逆方向
に回転させたりすることがある。 When direct current is supplied to a load, a controlled object may be operated in one control state and another control state depending on the direction in which the current is supplied. For example, when a DC motor is used as a load, the motor may be rotated clockwise or in the opposite direction.
第1図について、従来の一例を説明すると1a
は互いに導電形を異にする第1のスイツチング用
トランジスタ2aと、同じくスイツチング用トラ
ンジスタ3aとが、それらのコレクタ−エミツタ
に関して互いに直列に接続されて構成された第1
の直列回路である。この場合、第1のトランジス
タ2aはPNP形を、第2のそれはNPN形を使用
した場合である。同様にして、第2の直列回路1
bも構成されている。2b及び3bはこれに使用
するスイツチング用トランジスタである。そし
て、このような直列回路1a及び1bは夫々直流
電源4に対して並列に接続されている。又、第1
の直列回路のトランジスタ2a,3aの接続点
(第1の接続点Paとする)と第2の直列回路のト
ランジスタ2b,3bの接続点(第2の接続点
Pbとする)の間にモータ等の負荷5が接続され
る。以下負荷をモータとして説明する。 Regarding Fig. 1, a conventional example is 1a.
A first switching transistor 2a and a switching transistor 3a having different conductivity types are connected in series with respect to their collectors and emitters.
This is a series circuit. In this case, the first transistor 2a is of PNP type, and the second transistor is of NPN type. Similarly, the second series circuit 1
b is also configured. 2b and 3b are switching transistors used for this purpose. These series circuits 1a and 1b are each connected in parallel to the DC power supply 4. Also, the first
The connection point between transistors 2a and 3a in the series circuit (referred to as the first connection point Pa) and the connection point between the transistors 2b and 3b in the second series circuit (referred to as the second connection point Pa)
A load 5 such as a motor is connected between the The following explanation will be given assuming that the load is a motor.
更に制御用の第1及び第2のトランジスタ6a
及び6bが設けられ、それらのベースは夫々第1
及び第2の制御信号入力端子7a,7bに夫々接
続され、それらのエミツタは夫々トランジスタ3
a,3bのベースに接続され、それらのコレクタ
は夫々トランジスタ2b,2aのベースに実質的
に接続される。また第1の制御信号入力端子7a
は第1のダイオード8aを通じて第2の接続点
Pbに接続され、第2の接続点Pbは更に第1の保
護用トランジスタ9aのベースに実質的に接続さ
れる。同様に第2の制御信号入力端子7bは第2
のダイオード8bを通じて第1の接続点Paに接
続され、第2の接続点Pbは更に第2の保護用ト
ランジスタ9bのベースに実質的に接続される。 Furthermore, first and second transistors 6a for control
and 6b are provided, the bases of which are respectively connected to the first
and second control signal input terminals 7a, 7b, respectively, and their emitters are connected to transistors 3, respectively.
a, 3b, and their collectors are substantially connected to the bases of transistors 2b, 2a, respectively. Also, the first control signal input terminal 7a
is connected to the second connection point through the first diode 8a.
Pb, and the second connection point Pb is further substantially connected to the base of the first protection transistor 9a. Similarly, the second control signal input terminal 7b
is connected to the first connection point Pa through the diode 8b, and the second connection point Pb is further substantially connected to the base of the second protection transistor 9b.
斯る構成の動作を説明すると、先ず端子7aに
制御信号が供給されている状態に於いてはトラン
ジスタ6aがオンし、これによりトランジスタ3
a及び3bが夫々オンし、よつて電源4よりトラ
ンジスタ2b−モータ5−トランジスタ3aを通
じて直流電流が供給され、これによりモータ5が
例えば時計方向に回転する。又、端子7bに信号
が供給された状態ではトランジスタ2aと3bと
が夫々オンするために、モータ5には上述とは逆
方向に電流が供給され、これによつてモータ5は
上述とは逆方向に回転することも同様である。 To explain the operation of this configuration, first, when a control signal is supplied to the terminal 7a, the transistor 6a is turned on, and as a result, the transistor 3 is turned on.
a and 3b are turned on, and DC current is supplied from the power supply 4 through the transistor 2b, the motor 5, and the transistor 3a, thereby causing the motor 5 to rotate, for example, in a clockwise direction. Furthermore, when a signal is supplied to the terminal 7b, the transistors 2a and 3b are turned on, so that a current is supplied to the motor 5 in the opposite direction to that described above. The same applies to rotation in the direction.
このような構成に於いて制御信号入力端子7a
及び7bのいずれにも制御信号が供給されていな
い場合に於いては、各トランジスタはすべてオフ
の状態であるから、いずれのトランジスタのコレ
クタ−エミツタ間を短絡してもこれにより発熱を
生ずるような回路は構成されないので安全であ
る。 In such a configuration, the control signal input terminal 7a
When no control signal is supplied to any of transistors 7b and 7b, all transistors are off, so even if the collector-emitter of any transistor is short-circuited, it will not generate heat. It is safe because no circuit is configured.
次に、第1の制御信号入力端子7aに信号が供
給されてトランジスタ6aがオンし、よつてトラ
ンジスタ2b及び3aがオンしてモータ5が時計
方向に回転している状態を考える。この状態では
トランジスタ2bが導通することにより、第2の
接続点Pbに電圧が現われ、この電圧が抵抗器を
通じて保護用トランジスタ9aのベースにも供給
されるために、このトランジスタ9aがオン状態
にある。よつて、斯る状態で第2の制御信号入力
端子7bに制御信号が印加されたとしても、これ
によりトランジスタ6bがオンすることがない。
よつて、この場合も安全である。勿論この逆の状
態も全く同様である。 Next, consider a state in which a signal is supplied to the first control signal input terminal 7a, turning on the transistor 6a, thereby turning on the transistors 2b and 3a, and causing the motor 5 to rotate clockwise. In this state, the transistor 2b becomes conductive, so that a voltage appears at the second connection point Pb, and this voltage is also supplied to the base of the protection transistor 9a through the resistor, so the transistor 9a is in the on state. . Therefore, even if a control signal is applied to the second control signal input terminal 7b in such a state, the transistor 6b will not be turned on.
Therefore, this case is also safe. Of course, the opposite situation is also exactly the same.
次に、同様にして入力端子7aに信号が供給さ
れ、トランジスタ6a,2b及び3aが夫々オン
状態の時、第2の制御用トランジスタ6bのコレ
クタ−エミツタ間がシヨートしたとすると、この
時にはトランジスタ3b及び2aが夫々オンし、
よつて保護用トランジスタ9bがオンし、更にト
ランジスタ3bがオンするとダイオード8aも導
通することになるのでこれによつて入力端子7a
に供給されている信号がカツトされる。即ち、こ
の場合はモータ5の回転方向が逆になるのみであ
つて安全上は全く問題ない。 Next, when a signal is similarly supplied to the input terminal 7a and the transistors 6a, 2b, and 3a are in the ON state, suppose that the collector-emitter of the second control transistor 6b is shot. At this time, the transistor 3b and 2a are respectively turned on,
Therefore, the protection transistor 9b turns on, and when the transistor 3b turns on, the diode 8a also becomes conductive, so that the input terminal 7a
The signal being supplied to is cut off. That is, in this case, only the direction of rotation of the motor 5 is reversed, and there is no problem in terms of safety.
更に、入力端子7aに端子が供給され、即ちト
ランジスタ6a,2b,3aが夫々オンしてモー
タ5が回転している状態に於いて、トランジスタ
3bのコレクタ−エミツタ間がシヨートされた場
合を考えると、上述したダイオード8a及びトラ
ンジスタ3bのコレクタ−エミツタ即ちシヨート
部分通じて入力端子7aが接地されるために、ト
ランジスタ3a及び2bが夫々オフとなり、トラ
ンジスタ2bを通じて過大電流が流れる虞れがな
い。 Furthermore, consider the case where the collector-emitter of the transistor 3b is shot while a terminal is supplied to the input terminal 7a, that is, the transistors 6a, 2b, and 3a are each turned on and the motor 5 is rotating. Since the input terminal 7a is grounded through the collector-emitter or short portion of the diode 8a and the transistor 3b, the transistors 3a and 2b are turned off, and there is no risk of excessive current flowing through the transistor 2b.
更に、上述したように入力端子7aに信号が供
給されてトランジスタ6a,2b,3aが夫々オ
ンしている状態に於いて、トランジスタ2aのエ
ミツタ−コレクタ間がシヨートされた場合を考え
る。この場合は、上述したようにトランジスタ3
aがオンしているためにトランジスタ2aのエミ
ツタ−コレクタ間の短絡によつてトランジスタ3
aには過大電流が流れるように考えられるけれど
も、トランジスタ3aのオン状態の内部抵抗に比
べてトランジスタ2aのコレクタ−エミツタ間の
シヨート抵抗(略OΩ)が充分に低いために、ト
ランジスタ3aのコレクタ−エミツタ間の電圧に
よりトランジスタ9bがオンし、よつて入力端子
7aを接地するためにトランジスタ3a及び2b
を夫々オフ状態となし、これによりトランジスタ
3aに過大電流が流れるのを回避することができ
る。 Furthermore, consider the case where the emitter-collector of the transistor 2a is shorted while a signal is supplied to the input terminal 7a and the transistors 6a, 2b, and 3a are turned on, as described above. In this case, as mentioned above, the transistor 3
Since transistor a is on, a short circuit between the emitter and collector of transistor 2a causes transistor 3 to
Although it is thought that an excessive current flows through transistor 3a, since the short resistance (approximately OΩ) between the collector and emitter of transistor 2a is sufficiently lower than the internal resistance of transistor 3a in the on state, the collector of transistor 3a The voltage between the emitters turns on transistor 9b, and thus transistors 3a and 2b are turned on to ground input terminal 7a.
are respectively turned off, thereby making it possible to avoid excessive current from flowing through the transistor 3a.
尚、上述では制御信号入力端子7aに信号が供
給された状態に於いて、夫々説明したが逆に制御
信号入力端子7bに制御信号が供給されて、トラ
ンジスタ6b,2a,3bがオン状態の時に於い
ても全く同様に保護されること明らかであろう。 In the above description, the respective explanations were made in a state where a signal was supplied to the control signal input terminal 7a, but conversely, when a control signal was supplied to the control signal input terminal 7b and the transistors 6b, 2a, and 3b were in an on state. It is clear that the same protection applies.
尚、上述したように入力端子7aに信号が供給
されてトランジスタ2b及び3aが夫々オン状態
の時には、トランジスタ2bのオン時による電圧
が第2の接続点Pbに生ずるので、この場合、ダ
イオード8aをシヨートしても、トランジスタ6
aを導通方向に駆動する方向であるから変化はな
い。更に、この場合ダイオード8bをシヨートし
ても何ら他に影響することがない。 As described above, when a signal is supplied to the input terminal 7a and the transistors 2b and 3a are turned on, a voltage due to the turning on of the transistor 2b is generated at the second connection point Pb, so in this case, the diode 8a is Even if shot, transistor 6
There is no change since this is the direction in which a is driven in the conduction direction. Furthermore, in this case, even if the diode 8b is shot, there is no effect on anything else.
このようにして第1図の従来回路では、いずれ
のトランジスタのコレクタ−エミツタ間をシヨー
トしても、直ちに安全側に動作し、各々のトラン
ジスタに過大電流が流れる虞れが全くなく、よつ
て各トランジスタが発熱し、又はこれによつて火
災を生ずる等の欠点は除去されるようになされて
いる。 In this way, in the conventional circuit shown in Fig. 1, even if the collector-emitter of any transistor is shorted, the operation immediately operates on the safe side, and there is no risk of excessive current flowing through each transistor. Disadvantages such as the transistor generating heat or causing a fire are eliminated.
ところで、上述の如き構成をなす従来回路の場
合、入力端子7a,7bに制御信号が印加されな
いときはトランジスタ3a,3bがオフ状態とな
り、若しモータ5に慣性があると、モータ5を瞬
時的に停止することができない欠点がある。 By the way, in the case of the conventional circuit configured as described above, when no control signal is applied to the input terminals 7a and 7b, the transistors 3a and 3b are turned off, and if the motor 5 has inertia, the motor 5 is turned off momentarily. has the disadvantage of not being able to stop.
また、モータ5がいつまでも入力信号がある間
回転しているものであればよいが、モータ5が回
転し、これと連動して図示せずもメカ機構がロツ
クされる構造とされているものにおいては、トラ
ンジスタ6a,6bのコレクタ−エミツタ間をシ
ヨートすると、モータ5が回転してメカ的にロツ
クされている状態ではモータ逆起電力がないまゝ
モータ5は通電状態となり、もつてトランジスタ
2b,3a又は2a,3bが発熱する等の欠点が
ある。 Further, although it is sufficient if the motor 5 continues to rotate as long as there is an input signal, a structure in which the motor 5 rotates and a mechanical mechanism (not shown) is locked in conjunction with this rotation may be used. When the transistors 6a and 6b are shot between their collectors and emitters, when the motor 5 rotates and is mechanically locked, there is no motor back electromotive force, and the motor 5 becomes energized, and the transistors 2b and 6b become energized. There is a drawback that 3a or 2a, 3b generates heat.
この考案は斯る点に鑑み、モータ等負荷に慣性
があつてもその負荷を瞬時的に駆動停止できると
共に、メカ連動機構の負荷がロツクされて通電状
態にある場合に生じる虞れのある発熱や発火等を
も回避できるように考慮した負荷駆動回路の保護
回路を提供するものである。 In consideration of these points, this invention is capable of instantaneously stopping the drive of a load such as a motor even if the load has inertia, and also eliminates the heat generation that may occur when the load of a mechanical interlocking mechanism is locked and energized. The purpose of the present invention is to provide a protection circuit for a load drive circuit that takes into consideration the possibility of avoiding fires, fires, and the like.
以下この考案の一実施例を第2図を参照して詳
しく説明する。なお第2図において第1図に対応
する部分には同一符号を付してその説明を省略す
る。 An embodiment of this invention will be described in detail below with reference to FIG. Note that in FIG. 2, parts corresponding to those in FIG. 1 are designated by the same reference numerals and their explanations will be omitted.
本実施例では第1の保護用トランジスタ9aの
コレクタをトランジスタ3aのベースに接続する
と共に第1の制動用トランジスタ10aのエミツ
タに実質的に接続し、トランジスタ9aのベース
を所定の遅延時間を有する第1の遅延回路11a
を介してトランジスタ2bのコレクタ及びダイオ
ード12aのアノードの共通接続点に接続し、ダ
イオード12aのカソード側は第2の接続点Pb
に接続する。このダイオード12aは遅延回路1
1aのための電圧逆流入防止用である。同様に第
2の保護用トランジスタ9bのコレクタをトラン
ジスタ3bのベースに接続すると共に第2の制動
用トランジスタ10bのエミツタに実質的に接続
し、トランジスタ9bのベースを上述の遅延回路
11aと同等の遅延時間を有する第2の遅延回路
11bを介してトランジスタ2aのコレクタ及び
ダイオード12bのアノードの共通接続点に接続
し、ダイオード12bのカソード側は第1の接続
点Paに接続する。このダイオード12bは上述
のダイオード12a同様遅延回路11bのための
電圧逆流入防止用である。 In this embodiment, the collector of the first protection transistor 9a is connected to the base of the transistor 3a and also substantially connected to the emitter of the first braking transistor 10a, and the base of the transistor 9a is connected to the first protection transistor 9a having a predetermined delay time. 1 delay circuit 11a
is connected to the common connection point of the collector of the transistor 2b and the anode of the diode 12a via Pb, and the cathode side of the diode 12a is connected to the second connection point Pb.
Connect to. This diode 12a is the delay circuit 1
This is for preventing reverse voltage inflow for 1a. Similarly, the collector of the second protection transistor 9b is connected to the base of the transistor 3b and also substantially connected to the emitter of the second braking transistor 10b, and the base of the transistor 9b is connected to the base of the transistor 9b with a delay equivalent to that of the delay circuit 11a described above. It is connected to a common connection point between the collector of the transistor 2a and the anode of the diode 12b through a second delay circuit 11b having a delay time, and the cathode side of the diode 12b is connected to the first connection point Pa. This diode 12b, like the diode 12a described above, is used to prevent reverse voltage inflow for the delay circuit 11b.
またトランジスタ10a,10bのベースをト
ランジスタ2a,2bのベースに夫々実質的に接
続し、トランジスタ10a,1bのコレクタを共
通接続してトランジスタ2a,2bのエミツタの
共通接続点すなわち電源4の正側に接続する。 Further, the bases of the transistors 10a and 10b are substantially connected to the bases of the transistors 2a and 2b, respectively, and the collectors of the transistors 10a and 1b are commonly connected to the common connection point of the emitters of the transistors 2a and 2b, that is, the positive side of the power supply 4. Connecting.
更に制御用トランジスタ6a及び6bのベース
側に挿入されている抵抗器と並列に抵抗器13a
とコンデンサ14aから成るバイパス回路及び抵
抗器13bとコンデンサ14bから成るバイパス
回路を夫々接続する。これはモータ5が停止して
いる状態では通常トランジスタ3a,3bがオン
してモータ5にブレーキをかけており、入力端子
7a,7bより制御信号を印加してもダイオード
8a,8bによりトランジスタ6a,6bがオン
できないので、制御信号印加時抵抗器13aとコ
ンデンサ14a及び抵抗器13bとコンデンサ1
4bの各バイパス回路を介して一時的にトランジ
スタ6a及び6bをオン状態とするものである。
つまりこれらのバイパス回路はトランジスタ6
a,6bに一種のトリガパルスを印加する微分回
路として作用する。従つてこのバイパス回路の構
成はこれに限定されず、制御信号印加時、トラン
ジスタ6a,6bをオンできればその他の構成、
例えばトランジスタ6a,6bのベースに挿入さ
れている2個の抵抗器と並列にコンデンサ14
a,14bを夫々接続し、これらの並列回路と入
力端子7a,7b間に抵抗器13a,13bを
夫々接続した構成としてもよい。 Furthermore, a resistor 13a is connected in parallel with the resistors inserted on the base side of the control transistors 6a and 6b.
and a bypass circuit consisting of a capacitor 14a and a bypass circuit consisting of a resistor 13b and a capacitor 14b are connected, respectively. This is because when the motor 5 is stopped, the transistors 3a and 3b are normally turned on and brakes are applied to the motor 5, and even if a control signal is applied from the input terminals 7a and 7b, the transistors 6a and 3b are switched on by the diodes 8a and 8b. 6b cannot be turned on, so when the control signal is applied, the resistor 13a and capacitor 14a and the resistor 13b and capacitor 1
The transistors 6a and 6b are temporarily turned on via the respective bypass circuits 4b.
In other words, these bypass circuits are transistor 6
It acts as a differentiating circuit that applies a kind of trigger pulse to a and 6b. Therefore, the configuration of this bypass circuit is not limited to this, and other configurations may be used as long as the transistors 6a and 6b can be turned on when the control signal is applied.
For example, a capacitor 14 is connected in parallel to two resistors inserted into the bases of transistors 6a and 6b.
A and 14b may be connected, respectively, and resistors 13a and 13b may be connected between these parallel circuits and input terminals 7a and 7b, respectively.
斯る構成の回路において、入力端子7a,7b
に印加される制御信号がなくなると、トランジス
タ2a,2bのベース電圧が夫々トランジスタ1
0a,10bに供給されてこれらのトランジスタ
が共にオンし、トランジスタ10a,10bのオ
ンに伴つて夫々トランジスタ3a,3bもオンす
る。従つていまトランジスタ2b及び3aを通る
電流でモータ5が動作していた時、入力端子7a
に印加される制御信号がなくなつて、トランジス
タ2b及び3aのオフによりモータ5の慣性で発
生した電圧は、上述の如く制御信号がなくなるこ
とによりオンしたトランジスタ10bによつてオ
ンとされたトランジスタ3bのコレクタ−エミツ
タ、アース及びこのアースと第1の接続点Paの
間に接続されたダイオードを通して短絡され、も
つてモータ5は瞬時的に停止する。またトランジ
スタ2a及び3bを通る電流によりモータ5が動
作していた場合も、同様にして、トランジスタ1
0aによつてオンとされたトランジスタ3aのコ
レクタ−エミツタ、アース及びこのアースと第2
の接続点Pbの間に接続されたダイオードを通し
てその時の慣性電圧が短絡され、モータ5は瞬時
的に停止する。 In a circuit with such a configuration, input terminals 7a and 7b
When the control signal applied to transistors 2a and 2b is no longer applied to
0a and 10b, both of these transistors are turned on, and as transistors 10a and 10b are turned on, transistors 3a and 3b are also turned on, respectively. Therefore, when the motor 5 is now operating with the current passing through the transistors 2b and 3a, the input terminal 7a
The voltage generated by the inertia of the motor 5 due to the turning off of transistors 2b and 3a when the control signal applied to the transistor 3b is turned on by the transistor 10b turned on by the loss of the control signal as described above. The collector-emitter of is short-circuited through the earth and the diode connected between this earth and the first connection point Pa, and the motor 5 stops instantaneously. Similarly, when the motor 5 is operated by the current passing through the transistors 2a and 3b, the transistor 1
The collector-emitter of transistor 3a turned on by 0a, the ground and this ground and the second
The inertia voltage at that time is short-circuited through the diode connected between the connection point Pb, and the motor 5 stops instantaneously.
このようにしてモータ5に慣性があつても、そ
の慣性により発生した電圧はモータ5の動作停止
と同時に解放されるので、モータ5は瞬時的に停
止される。 In this way, even if the motor 5 has inertia, the voltage generated by the inertia is released at the same time as the motor 5 stops operating, so the motor 5 is stopped instantaneously.
また上述の如くメカ的ロツクによりモータ5の
必要駆動時間以上制御用トランジスタ6a,6b
がオン状態となるときは、強制的にトランジスタ
3a,3bをオフさせてモータ5への通電を停止
させる。すなわち、いま入力端子7aに印加され
る制御信号によりトランジスタ6a,2b,3a
がオンし、トランジスタ2b及び3aを流れる電
流によりモータ5が駆動されているとき、入力端
子7aに印加される制御信号に関係なくトランジ
スタ6aのコレクタ−エミツタ間をシヨートする
と、トランジスタ2bのコレクタ電圧が遅延回路
11aによりそのシヨート時点より所定時間経過
した後トランジスタ9aのベースに供給されてこ
のトランジスタをオンし、このトランジスタ9a
のオンによりトランジスタ3aが強制的にオフ状
態とされモータ5への通電が遮断される。同様に
トランジスタ6bのコレクタ−エミツタ間をシヨ
ートした場合もトランジスタ2aのコレクタ電圧
が遅延回路11bを通して所定時間経過後トラン
ジスタ9bのベースに供給されてこのトランジス
タ9bをオンし、トランジスタ3bが強制的にオ
フ状態とされ、この場合トランジスタ2a及び3
bを流れる電流により駆動されているモータ5へ
の通電が遮断される。 In addition, as mentioned above, due to the mechanical lock, the control transistors 6a and 6b can be operated for longer than the required driving time of the motor 5.
When the transistors 3a and 3b are turned on, the transistors 3a and 3b are forcibly turned off to stop the power supply to the motor 5. That is, the transistors 6a, 2b, 3a are controlled by the control signal now applied to the input terminal 7a.
is on and the motor 5 is being driven by the current flowing through the transistors 2b and 3a.If the collector-emitter of the transistor 6a is shot regardless of the control signal applied to the input terminal 7a, the collector voltage of the transistor 2b will be After a predetermined period of time has elapsed from the shot point of the delay circuit 11a, the signal is supplied to the base of the transistor 9a to turn on this transistor.
When the transistor 3a is turned on, the transistor 3a is forcibly turned off, and the power supply to the motor 5 is cut off. Similarly, when the collector-emitter of transistor 6b is shorted, the collector voltage of transistor 2a is supplied to the base of transistor 9b after a predetermined time has passed through delay circuit 11b, turning on transistor 9b, and forcing transistor 3b to turn off. state, in which case transistors 2a and 3
Power to the motor 5, which is driven by the current flowing through b, is cut off.
このように制御用トランジスタ6a,6bを制
御信号入力によりオン状態と同じ状態となるよう
にそれらのコレクタ−エミツタ間をシヨートして
モータ5がメカ的にロツクされても、シヨートし
て所定時間経過後にはトランジスタ3a,3bが
強制的にオフされてモータ5への通電が遮断され
るので、発熱や発火の危険性が防止される。従つ
て遅延回路11a,11bの遅延時間は少くとも
トランジスタ6a,6bをシヨートした後各トラ
ンジスタ等が発熱や発火が生じないような時間内
に設定される。 In this way, even if the motor 5 is mechanically locked by shooting the control transistors 6a and 6b between their collectors and emitters so that they are in the same state as the on state by inputting a control signal, the control transistors 6a and 6b are shot and a predetermined period of time elapses after the motor 5 is mechanically locked. Afterwards, the transistors 3a and 3b are forcibly turned off and power to the motor 5 is cut off, thereby preventing heat generation and the risk of fire. Therefore, the delay times of the delay circuits 11a and 11b are set at least within a time period such that each transistor does not generate heat or ignite after the transistors 6a and 6b are fired.
上述の如くこの考案によれば、駆動する負荷に
慣性がある場合でも瞬時的に駆動停止することが
でき、もつて精度の高い負荷の駆動制御が可能と
なり、例えばこの考案をVTRのテープ装荷用の
スレツデイングモータ等に適用した場合メインリ
ングのオーバーランや無装荷端(UNTHRED
END)でのギアの喰い付き、或いはテープ引出
しアームのはねかえり等が改善される。 As mentioned above, according to this invention, even if the drive load has inertia, it is possible to stop the drive instantly, making it possible to control the drive of the load with high precision. When applied to threading motors, etc., main ring overrun or unloaded end (UNTHRED
END), gear jamming or tape pull-out arm bounce are improved.
また制御用トランジスタがシヨートされメカ連
動機構の負荷がロツクされて通電状態となつても
即座に負荷への通電を遮断するようにしたので、
使用しているトランジスタ等が発熱し、又はこれ
によつて火災を生じる等の欠点が全て除去され
る。 In addition, even if the control transistor is shot and the load of the mechanical interlocking mechanism is locked and becomes energized, the power to the load is immediately cut off.
All drawbacks such as the transistors and the like used generating heat or causing fires are eliminated.
なお上述の実施例では遅延回路11a及び11
bの遅延時間は安全対策を考慮した時間内に設定
する場合に付いて説明したが、これに限定される
ことなく、駆動回路内の種々の動作時間例えば
VTRにおけるテープ装荷時間をも考慮して設定
するようにしてもよい。 Note that in the above embodiment, the delay circuits 11a and 11
Although the delay time b has been explained with reference to the case where it is set within a time that takes safety measures into consideration, it is not limited to this, and may be set within a time period that takes into account various operating times in the drive circuit, for example.
The setting may also be made taking into account the tape loading time in the VTR.
また上述の実施例では制御用トランジスタ6
a,6bのコレクタ−エミツタ間をシヨートし
て、モータ5がメカ的にロツクされて通電状態を
持続する場合の安全対策であるが、制御信号を受
けてトランジスタ6a,6bがオンして通常動作
を行つている過程において、何等の故障によりモ
ータ5が途中でメカ的にロツクされ通電状態にあ
る場合も同様に適用できることは云うまでもな
い。 Further, in the above embodiment, the control transistor 6
This is a safety measure when the motor 5 is mechanically locked and continues to be energized by shorting between the collectors and emitters of transistors 6a and 6b, but upon receiving a control signal, transistors 6a and 6b turn on and operate normally. It goes without saying that the present invention can be similarly applied even when the motor 5 is mechanically locked and energized due to some kind of failure during the process.
第1図は従来回路の一例を示す接続図、第2図
はこの考案の一実施例を示す接続図である。
1a,1bは夫々第1及び第2の直列回路、2
a,3a及び2b,3bは夫々スイツチング用ト
ランジスタ、5はモータ等の負荷、6a,6bは
夫々第1及び第2の制御用トランジスタ、8a,
8bは夫々第1及び第2のダイオード、9a,9
bは夫々第1及び第2の保護用トランジスタ、1
0a,10bは夫々第1及び第2の制動用トラン
ジスタ、11a,11bは夫々第1及び第2の遅
延回路である。
FIG. 1 is a connection diagram showing an example of a conventional circuit, and FIG. 2 is a connection diagram showing an embodiment of this invention. 1a and 1b are first and second series circuits, respectively;
a, 3a and 2b, 3b are respectively switching transistors; 5 is a load such as a motor; 6a, 6b are first and second control transistors, respectively; 8a,
8b are first and second diodes, 9a, 9
b are the first and second protection transistors, respectively;
0a and 10b are first and second braking transistors, respectively, and 11a and 11b are first and second delay circuits, respectively.
Claims (1)
チング用トランジスタがそれらのコレクタ−エミ
ツタに関して互いに直列に接続されてなる第1の
直列回路と、上記第1の直列回路と同様に構成さ
れた第2の直列回路とが並列に接続され、 上記第1及び第2の直列回路の上記第1のスイ
ツチング用トランジスタ側の共通接続点が直流電
源の一方の極性の端子に実質的に接続され、 上記第1及び第2の直列回路の上記第2のスイ
ツチング用トランジスタ側の共通接続点が上記直
流電源の他方の極性の端子に実質的に接続され、 上記第1の直列回路のそれぞれのスイツチング
用トランジスタが直列接続されている第1の接続
点と、上記第2の直列回路のそれぞれのスイツチ
ング用トランジスタが直列接続されている第2の
接続点との間に負荷が接続され、 第1の制御信号入力端子に第1の制御用トラン
ジスタのベースが接続され、 第2の制御信号入力端子に第2の制御用トラン
ジスタのベースが接続され、 上記第1の制御用トランジスタのエミツタが上
記第1の直列回路の上記第2のスイツチング用ト
ランジスタのベースに接続され、 上記第2の制御用トランジスタのエミツタが上
記第2の直列回路の上記第2のスイツチング用ト
ランジスタのベースに接続され、 上記第1の制御用トランジスタのコレクタが上
記第2の直列回路の上記第1のスイツチング用ト
ランジスタのベースに接続され、 上記第1の制御用トランジスタのコレクタが上
記第2の直列回路の上記第1のスイツチング用ト
ランジスタのベースに接続され、 上記第2の直列回路の上記第1のスイツチング
用トランジスタのコレクタに第1の遅延回路を通
じて第1の保護用トランジスタのベースが実質的
に接続され、 上記第1の直列回路の上記第1のスイツチング
用トランジスタのコレクタに第2の遅延回路を通
じて第2の保護用トランジスタのベースが実質的
に接続され、 上記第1の保護用トランジスタのコレクタに上
記第1の直列回路の上記第2のスイツチング用ト
ランジスタのベースに接続され、 上記第2の保護用トランジスタのコレクタに上
記第2の直列回路の上記第2のスイツチング用ト
ランジスタのベースが接続され、 上記第1及び第2の保護用トランジスタのエミ
ツタが共に上記直流電源の他方の極性の端子に接
続され、 上記第1の直列回路の上記第1のスイツチング
用トランジスタのベースに第1の制動用トランジ
スタのベースが実質的に接続され、 上記第2の直列回路の上記第1のスイツチング
用トランジスタのベースに第2の制動用トランジ
スタのベースが実質的に接続され、 上記第1の制動用トランジスタのエミツタが上
記第1の直列回路の上記第2のスイツチング用ト
ランジスタのベースに実質的に接続され、 上記第2の制動用トランジスタのエミツタが上
記第2の直列回路の上記第2のスイツチング用ト
ランジスタのベースに実質的に接続され、 上記第1及び第2の制動用トランジスタのコレ
クタが共に、上記直流電源の一方の極性の端子に
接続される上記第1及び第2の直列回路の上記共
通接続点に実質的に接続され、 上記第1の制御信号入力端子と上記第2の接続
点との間に第1のダイオードが実質的に接続さ
れ、 上記第2の制御信号入力端子と上記第1の接続
点との間に第2のダイオードが実質的に接続され て成ることを特徴とする負荷駆動回路の保護回
路。[Claims for Utility Model Registration] A first series circuit in which first and second switching transistors having different conductivity types are connected in series with respect to their collectors and emitters; A second series circuit configured in the same manner as the circuit is connected in parallel, and a common connection point on the first switching transistor side of the first and second series circuits is a terminal of one polarity of the DC power supply. a common connection point on the second switching transistor side of the first and second series circuits is substantially connected to the other polarity terminal of the DC power supply; A load is placed between a first connection point to which each switching transistor of the series circuit is connected in series and a second connection point to which each switching transistor of the second series circuit is connected in series. the base of the first control transistor is connected to the first control signal input terminal, the base of the second control transistor is connected to the second control signal input terminal, and the first control transistor An emitter of the transistor is connected to a base of the second switching transistor of the first series circuit, and an emitter of the second control transistor is connected to a base of the second switching transistor of the second series circuit. The collector of the first control transistor is connected to the base of the first switching transistor of the second series circuit, and the collector of the first control transistor is connected to the base of the first switching transistor of the second series circuit. The base of the first protection transistor is connected to the base of the first switching transistor, and the base of the first protection transistor is substantially connected to the collector of the first switching transistor of the second series circuit through a first delay circuit. , a base of a second protection transistor is substantially connected to the collector of the first switching transistor of the first series circuit through a second delay circuit; connected to the base of the second switching transistor of the first series circuit; the base of the second switching transistor of the second series circuit connected to the collector of the second protection transistor; The emitters of the first and second protection transistors are both connected to the other polarity terminal of the DC power supply, and the base of the first switching transistor of the first series circuit is connected to the base of the first braking transistor. the bases of the second braking transistor are substantially connected to the base of the first switching transistor of the second series circuit, and the emitter of the first braking transistor is substantially connected to the base of the first switching transistor of the second series circuit; substantially connected to the base of the second switching transistor of the first series circuit, the emitter of the second braking transistor being connected to the base of the second switching transistor of the second series circuit; substantially connected to the common connection point of the first and second series circuits, wherein the collectors of the first and second braking transistors are both connected to a terminal of one polarity of the DC power supply; a first diode is substantially connected between the first control signal input terminal and the second connection point, and a first diode is substantially connected between the second control signal input terminal and the first connection point. A protection circuit for a load driving circuit, characterized in that a second diode is substantially connected between the protection circuit and the second diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981011930U JPH0312073Y2 (en) | 1981-01-30 | 1981-01-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981011930U JPH0312073Y2 (en) | 1981-01-30 | 1981-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57127587U JPS57127587U (en) | 1982-08-09 |
| JPH0312073Y2 true JPH0312073Y2 (en) | 1991-03-22 |
Family
ID=29810054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981011930U Expired JPH0312073Y2 (en) | 1981-01-30 | 1981-01-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0312073Y2 (en) |
-
1981
- 1981-01-30 JP JP1981011930U patent/JPH0312073Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57127587U (en) | 1982-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3919611A (en) | Braking device for a small DC motor | |
| JPH0312073Y2 (en) | ||
| GB2093287A (en) | Motor drive apparatus | |
| JPS6011755Y2 (en) | DC motor braking device | |
| JPH0516036Y2 (en) | ||
| JP3437588B2 (en) | Load drive circuit | |
| JP2896588B2 (en) | Actuator drive circuit for electric locking and unlocking device | |
| JPH0218712Y2 (en) | ||
| JPH0219717B2 (en) | ||
| JPS5950712A (en) | Load shortcircuit protecting circuit | |
| KR930001781Y1 (en) | Pc motor switching circuit | |
| JPH0337214Y2 (en) | ||
| JPS6325916Y2 (en) | ||
| JPS6339482A (en) | Drive circuit for dc motor | |
| JPS61181409A (en) | Electromotive seat driving controller | |
| JPS58175980A (en) | Motor sudden stop device | |
| JPS639278Y2 (en) | ||
| JPH0453155Y2 (en) | ||
| JPH0317470Y2 (en) | ||
| JPS6330234Y2 (en) | ||
| JPH0419056B2 (en) | ||
| JPH0755078B2 (en) | Overcurrent detection device | |
| JPS6017956Y2 (en) | switching circuit | |
| JPS62169Y2 (en) | ||
| JPH0210468Y2 (en) |