JPH0312073Y2 - - Google Patents

Info

Publication number
JPH0312073Y2
JPH0312073Y2 JP1981011930U JP1193081U JPH0312073Y2 JP H0312073 Y2 JPH0312073 Y2 JP H0312073Y2 JP 1981011930 U JP1981011930 U JP 1981011930U JP 1193081 U JP1193081 U JP 1193081U JP H0312073 Y2 JPH0312073 Y2 JP H0312073Y2
Authority
JP
Japan
Prior art keywords
transistor
base
transistors
switching transistor
series circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981011930U
Other languages
English (en)
Other versions
JPS57127587U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1981011930U priority Critical patent/JPH0312073Y2/ja
Publication of JPS57127587U publication Critical patent/JPS57127587U/ja
Application granted granted Critical
Publication of JPH0312073Y2 publication Critical patent/JPH0312073Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Direct Current Motors (AREA)
  • Power Conversion In General (AREA)

Description

【考案の詳細な説明】 この考案はモータ等の負荷駆動回路の保護回路
に関する。
負荷に直流電流を供給したとき、その電流の供
給方向に伴なつて被制御体が一の制御状態と他の
制御状態とに動作されるような場合がある。例え
ば直流モータを負荷として使用した場合には、モ
ータを時計方向に回転させたり、又はその逆方向
に回転させたりすることがある。
第1図について、従来の一例を説明すると1a
は互いに導電形を異にする第1のスイツチング用
トランジスタ2aと、同じくスイツチング用トラ
ンジスタ3aとが、それらのコレクタ−エミツタ
に関して互いに直列に接続されて構成された第1
の直列回路である。この場合、第1のトランジス
タ2aはPNP形を、第2のそれはNPN形を使用
した場合である。同様にして、第2の直列回路1
bも構成されている。2b及び3bはこれに使用
するスイツチング用トランジスタである。そし
て、このような直列回路1a及び1bは夫々直流
電源4に対して並列に接続されている。又、第1
の直列回路のトランジスタ2a,3aの接続点
(第1の接続点Paとする)と第2の直列回路のト
ランジスタ2b,3bの接続点(第2の接続点
Pbとする)の間にモータ等の負荷5が接続され
る。以下負荷をモータとして説明する。
更に制御用の第1及び第2のトランジスタ6a
及び6bが設けられ、それらのベースは夫々第1
及び第2の制御信号入力端子7a,7bに夫々接
続され、それらのエミツタは夫々トランジスタ3
a,3bのベースに接続され、それらのコレクタ
は夫々トランジスタ2b,2aのベースに実質的
に接続される。また第1の制御信号入力端子7a
は第1のダイオード8aを通じて第2の接続点
Pbに接続され、第2の接続点Pbは更に第1の保
護用トランジスタ9aのベースに実質的に接続さ
れる。同様に第2の制御信号入力端子7bは第2
のダイオード8bを通じて第1の接続点Paに接
続され、第2の接続点Pbは更に第2の保護用ト
ランジスタ9bのベースに実質的に接続される。
斯る構成の動作を説明すると、先ず端子7aに
制御信号が供給されている状態に於いてはトラン
ジスタ6aがオンし、これによりトランジスタ3
a及び3bが夫々オンし、よつて電源4よりトラ
ンジスタ2b−モータ5−トランジスタ3aを通
じて直流電流が供給され、これによりモータ5が
例えば時計方向に回転する。又、端子7bに信号
が供給された状態ではトランジスタ2aと3bと
が夫々オンするために、モータ5には上述とは逆
方向に電流が供給され、これによつてモータ5は
上述とは逆方向に回転することも同様である。
このような構成に於いて制御信号入力端子7a
及び7bのいずれにも制御信号が供給されていな
い場合に於いては、各トランジスタはすべてオフ
の状態であるから、いずれのトランジスタのコレ
クタ−エミツタ間を短絡してもこれにより発熱を
生ずるような回路は構成されないので安全であ
る。
次に、第1の制御信号入力端子7aに信号が供
給されてトランジスタ6aがオンし、よつてトラ
ンジスタ2b及び3aがオンしてモータ5が時計
方向に回転している状態を考える。この状態では
トランジスタ2bが導通することにより、第2の
接続点Pbに電圧が現われ、この電圧が抵抗器を
通じて保護用トランジスタ9aのベースにも供給
されるために、このトランジスタ9aがオン状態
にある。よつて、斯る状態で第2の制御信号入力
端子7bに制御信号が印加されたとしても、これ
によりトランジスタ6bがオンすることがない。
よつて、この場合も安全である。勿論この逆の状
態も全く同様である。
次に、同様にして入力端子7aに信号が供給さ
れ、トランジスタ6a,2b及び3aが夫々オン
状態の時、第2の制御用トランジスタ6bのコレ
クタ−エミツタ間がシヨートしたとすると、この
時にはトランジスタ3b及び2aが夫々オンし、
よつて保護用トランジスタ9bがオンし、更にト
ランジスタ3bがオンするとダイオード8aも導
通することになるのでこれによつて入力端子7a
に供給されている信号がカツトされる。即ち、こ
の場合はモータ5の回転方向が逆になるのみであ
つて安全上は全く問題ない。
更に、入力端子7aに端子が供給され、即ちト
ランジスタ6a,2b,3aが夫々オンしてモー
タ5が回転している状態に於いて、トランジスタ
3bのコレクタ−エミツタ間がシヨートされた場
合を考えると、上述したダイオード8a及びトラ
ンジスタ3bのコレクタ−エミツタ即ちシヨート
部分通じて入力端子7aが接地されるために、ト
ランジスタ3a及び2bが夫々オフとなり、トラ
ンジスタ2bを通じて過大電流が流れる虞れがな
い。
更に、上述したように入力端子7aに信号が供
給されてトランジスタ6a,2b,3aが夫々オ
ンしている状態に於いて、トランジスタ2aのエ
ミツタ−コレクタ間がシヨートされた場合を考え
る。この場合は、上述したようにトランジスタ3
aがオンしているためにトランジスタ2aのエミ
ツタ−コレクタ間の短絡によつてトランジスタ3
aには過大電流が流れるように考えられるけれど
も、トランジスタ3aのオン状態の内部抵抗に比
べてトランジスタ2aのコレクタ−エミツタ間の
シヨート抵抗(略OΩ)が充分に低いために、ト
ランジスタ3aのコレクタ−エミツタ間の電圧に
よりトランジスタ9bがオンし、よつて入力端子
7aを接地するためにトランジスタ3a及び2b
を夫々オフ状態となし、これによりトランジスタ
3aに過大電流が流れるのを回避することができ
る。
尚、上述では制御信号入力端子7aに信号が供
給された状態に於いて、夫々説明したが逆に制御
信号入力端子7bに制御信号が供給されて、トラ
ンジスタ6b,2a,3bがオン状態の時に於い
ても全く同様に保護されること明らかであろう。
尚、上述したように入力端子7aに信号が供給
されてトランジスタ2b及び3aが夫々オン状態
の時には、トランジスタ2bのオン時による電圧
が第2の接続点Pbに生ずるので、この場合、ダ
イオード8aをシヨートしても、トランジスタ6
aを導通方向に駆動する方向であるから変化はな
い。更に、この場合ダイオード8bをシヨートし
ても何ら他に影響することがない。
このようにして第1図の従来回路では、いずれ
のトランジスタのコレクタ−エミツタ間をシヨー
トしても、直ちに安全側に動作し、各々のトラン
ジスタに過大電流が流れる虞れが全くなく、よつ
て各トランジスタが発熱し、又はこれによつて火
災を生ずる等の欠点は除去されるようになされて
いる。
ところで、上述の如き構成をなす従来回路の場
合、入力端子7a,7bに制御信号が印加されな
いときはトランジスタ3a,3bがオフ状態とな
り、若しモータ5に慣性があると、モータ5を瞬
時的に停止することができない欠点がある。
また、モータ5がいつまでも入力信号がある間
回転しているものであればよいが、モータ5が回
転し、これと連動して図示せずもメカ機構がロツ
クされる構造とされているものにおいては、トラ
ンジスタ6a,6bのコレクタ−エミツタ間をシ
ヨートすると、モータ5が回転してメカ的にロツ
クされている状態ではモータ逆起電力がないまゝ
モータ5は通電状態となり、もつてトランジスタ
2b,3a又は2a,3bが発熱する等の欠点が
ある。
この考案は斯る点に鑑み、モータ等負荷に慣性
があつてもその負荷を瞬時的に駆動停止できると
共に、メカ連動機構の負荷がロツクされて通電状
態にある場合に生じる虞れのある発熱や発火等を
も回避できるように考慮した負荷駆動回路の保護
回路を提供するものである。
以下この考案の一実施例を第2図を参照して詳
しく説明する。なお第2図において第1図に対応
する部分には同一符号を付してその説明を省略す
る。
本実施例では第1の保護用トランジスタ9aの
コレクタをトランジスタ3aのベースに接続する
と共に第1の制動用トランジスタ10aのエミツ
タに実質的に接続し、トランジスタ9aのベース
を所定の遅延時間を有する第1の遅延回路11a
を介してトランジスタ2bのコレクタ及びダイオ
ード12aのアノードの共通接続点に接続し、ダ
イオード12aのカソード側は第2の接続点Pb
に接続する。このダイオード12aは遅延回路1
1aのための電圧逆流入防止用である。同様に第
2の保護用トランジスタ9bのコレクタをトラン
ジスタ3bのベースに接続すると共に第2の制動
用トランジスタ10bのエミツタに実質的に接続
し、トランジスタ9bのベースを上述の遅延回路
11aと同等の遅延時間を有する第2の遅延回路
11bを介してトランジスタ2aのコレクタ及び
ダイオード12bのアノードの共通接続点に接続
し、ダイオード12bのカソード側は第1の接続
点Paに接続する。このダイオード12bは上述
のダイオード12a同様遅延回路11bのための
電圧逆流入防止用である。
またトランジスタ10a,10bのベースをト
ランジスタ2a,2bのベースに夫々実質的に接
続し、トランジスタ10a,1bのコレクタを共
通接続してトランジスタ2a,2bのエミツタの
共通接続点すなわち電源4の正側に接続する。
更に制御用トランジスタ6a及び6bのベース
側に挿入されている抵抗器と並列に抵抗器13a
とコンデンサ14aから成るバイパス回路及び抵
抗器13bとコンデンサ14bから成るバイパス
回路を夫々接続する。これはモータ5が停止して
いる状態では通常トランジスタ3a,3bがオン
してモータ5にブレーキをかけており、入力端子
7a,7bより制御信号を印加してもダイオード
8a,8bによりトランジスタ6a,6bがオン
できないので、制御信号印加時抵抗器13aとコ
ンデンサ14a及び抵抗器13bとコンデンサ1
4bの各バイパス回路を介して一時的にトランジ
スタ6a及び6bをオン状態とするものである。
つまりこれらのバイパス回路はトランジスタ6
a,6bに一種のトリガパルスを印加する微分回
路として作用する。従つてこのバイパス回路の構
成はこれに限定されず、制御信号印加時、トラン
ジスタ6a,6bをオンできればその他の構成、
例えばトランジスタ6a,6bのベースに挿入さ
れている2個の抵抗器と並列にコンデンサ14
a,14bを夫々接続し、これらの並列回路と入
力端子7a,7b間に抵抗器13a,13bを
夫々接続した構成としてもよい。
斯る構成の回路において、入力端子7a,7b
に印加される制御信号がなくなると、トランジス
タ2a,2bのベース電圧が夫々トランジスタ1
0a,10bに供給されてこれらのトランジスタ
が共にオンし、トランジスタ10a,10bのオ
ンに伴つて夫々トランジスタ3a,3bもオンす
る。従つていまトランジスタ2b及び3aを通る
電流でモータ5が動作していた時、入力端子7a
に印加される制御信号がなくなつて、トランジス
タ2b及び3aのオフによりモータ5の慣性で発
生した電圧は、上述の如く制御信号がなくなるこ
とによりオンしたトランジスタ10bによつてオ
ンとされたトランジスタ3bのコレクタ−エミツ
タ、アース及びこのアースと第1の接続点Paの
間に接続されたダイオードを通して短絡され、も
つてモータ5は瞬時的に停止する。またトランジ
スタ2a及び3bを通る電流によりモータ5が動
作していた場合も、同様にして、トランジスタ1
0aによつてオンとされたトランジスタ3aのコ
レクタ−エミツタ、アース及びこのアースと第2
の接続点Pbの間に接続されたダイオードを通し
てその時の慣性電圧が短絡され、モータ5は瞬時
的に停止する。
このようにしてモータ5に慣性があつても、そ
の慣性により発生した電圧はモータ5の動作停止
と同時に解放されるので、モータ5は瞬時的に停
止される。
また上述の如くメカ的ロツクによりモータ5の
必要駆動時間以上制御用トランジスタ6a,6b
がオン状態となるときは、強制的にトランジスタ
3a,3bをオフさせてモータ5への通電を停止
させる。すなわち、いま入力端子7aに印加され
る制御信号によりトランジスタ6a,2b,3a
がオンし、トランジスタ2b及び3aを流れる電
流によりモータ5が駆動されているとき、入力端
子7aに印加される制御信号に関係なくトランジ
スタ6aのコレクタ−エミツタ間をシヨートする
と、トランジスタ2bのコレクタ電圧が遅延回路
11aによりそのシヨート時点より所定時間経過
した後トランジスタ9aのベースに供給されてこ
のトランジスタをオンし、このトランジスタ9a
のオンによりトランジスタ3aが強制的にオフ状
態とされモータ5への通電が遮断される。同様に
トランジスタ6bのコレクタ−エミツタ間をシヨ
ートした場合もトランジスタ2aのコレクタ電圧
が遅延回路11bを通して所定時間経過後トラン
ジスタ9bのベースに供給されてこのトランジス
タ9bをオンし、トランジスタ3bが強制的にオ
フ状態とされ、この場合トランジスタ2a及び3
bを流れる電流により駆動されているモータ5へ
の通電が遮断される。
このように制御用トランジスタ6a,6bを制
御信号入力によりオン状態と同じ状態となるよう
にそれらのコレクタ−エミツタ間をシヨートして
モータ5がメカ的にロツクされても、シヨートし
て所定時間経過後にはトランジスタ3a,3bが
強制的にオフされてモータ5への通電が遮断され
るので、発熱や発火の危険性が防止される。従つ
て遅延回路11a,11bの遅延時間は少くとも
トランジスタ6a,6bをシヨートした後各トラ
ンジスタ等が発熱や発火が生じないような時間内
に設定される。
上述の如くこの考案によれば、駆動する負荷に
慣性がある場合でも瞬時的に駆動停止することが
でき、もつて精度の高い負荷の駆動制御が可能と
なり、例えばこの考案をVTRのテープ装荷用の
スレツデイングモータ等に適用した場合メインリ
ングのオーバーランや無装荷端(UNTHRED
END)でのギアの喰い付き、或いはテープ引出
しアームのはねかえり等が改善される。
また制御用トランジスタがシヨートされメカ連
動機構の負荷がロツクされて通電状態となつても
即座に負荷への通電を遮断するようにしたので、
使用しているトランジスタ等が発熱し、又はこれ
によつて火災を生じる等の欠点が全て除去され
る。
なお上述の実施例では遅延回路11a及び11
bの遅延時間は安全対策を考慮した時間内に設定
する場合に付いて説明したが、これに限定される
ことなく、駆動回路内の種々の動作時間例えば
VTRにおけるテープ装荷時間をも考慮して設定
するようにしてもよい。
また上述の実施例では制御用トランジスタ6
a,6bのコレクタ−エミツタ間をシヨートし
て、モータ5がメカ的にロツクされて通電状態を
持続する場合の安全対策であるが、制御信号を受
けてトランジスタ6a,6bがオンして通常動作
を行つている過程において、何等の故障によりモ
ータ5が途中でメカ的にロツクされ通電状態にあ
る場合も同様に適用できることは云うまでもな
い。
【図面の簡単な説明】
第1図は従来回路の一例を示す接続図、第2図
はこの考案の一実施例を示す接続図である。 1a,1bは夫々第1及び第2の直列回路、2
a,3a及び2b,3bは夫々スイツチング用ト
ランジスタ、5はモータ等の負荷、6a,6bは
夫々第1及び第2の制御用トランジスタ、8a,
8bは夫々第1及び第2のダイオード、9a,9
bは夫々第1及び第2の保護用トランジスタ、1
0a,10bは夫々第1及び第2の制動用トラン
ジスタ、11a,11bは夫々第1及び第2の遅
延回路である。

Claims (1)

  1. 【実用新案登録請求の範囲】 互いに導電形を異にする第1及び第2のスイツ
    チング用トランジスタがそれらのコレクタ−エミ
    ツタに関して互いに直列に接続されてなる第1の
    直列回路と、上記第1の直列回路と同様に構成さ
    れた第2の直列回路とが並列に接続され、 上記第1及び第2の直列回路の上記第1のスイ
    ツチング用トランジスタ側の共通接続点が直流電
    源の一方の極性の端子に実質的に接続され、 上記第1及び第2の直列回路の上記第2のスイ
    ツチング用トランジスタ側の共通接続点が上記直
    流電源の他方の極性の端子に実質的に接続され、 上記第1の直列回路のそれぞれのスイツチング
    用トランジスタが直列接続されている第1の接続
    点と、上記第2の直列回路のそれぞれのスイツチ
    ング用トランジスタが直列接続されている第2の
    接続点との間に負荷が接続され、 第1の制御信号入力端子に第1の制御用トラン
    ジスタのベースが接続され、 第2の制御信号入力端子に第2の制御用トラン
    ジスタのベースが接続され、 上記第1の制御用トランジスタのエミツタが上
    記第1の直列回路の上記第2のスイツチング用ト
    ランジスタのベースに接続され、 上記第2の制御用トランジスタのエミツタが上
    記第2の直列回路の上記第2のスイツチング用ト
    ランジスタのベースに接続され、 上記第1の制御用トランジスタのコレクタが上
    記第2の直列回路の上記第1のスイツチング用ト
    ランジスタのベースに接続され、 上記第1の制御用トランジスタのコレクタが上
    記第2の直列回路の上記第1のスイツチング用ト
    ランジスタのベースに接続され、 上記第2の直列回路の上記第1のスイツチング
    用トランジスタのコレクタに第1の遅延回路を通
    じて第1の保護用トランジスタのベースが実質的
    に接続され、 上記第1の直列回路の上記第1のスイツチング
    用トランジスタのコレクタに第2の遅延回路を通
    じて第2の保護用トランジスタのベースが実質的
    に接続され、 上記第1の保護用トランジスタのコレクタに上
    記第1の直列回路の上記第2のスイツチング用ト
    ランジスタのベースに接続され、 上記第2の保護用トランジスタのコレクタに上
    記第2の直列回路の上記第2のスイツチング用ト
    ランジスタのベースが接続され、 上記第1及び第2の保護用トランジスタのエミ
    ツタが共に上記直流電源の他方の極性の端子に接
    続され、 上記第1の直列回路の上記第1のスイツチング
    用トランジスタのベースに第1の制動用トランジ
    スタのベースが実質的に接続され、 上記第2の直列回路の上記第1のスイツチング
    用トランジスタのベースに第2の制動用トランジ
    スタのベースが実質的に接続され、 上記第1の制動用トランジスタのエミツタが上
    記第1の直列回路の上記第2のスイツチング用ト
    ランジスタのベースに実質的に接続され、 上記第2の制動用トランジスタのエミツタが上
    記第2の直列回路の上記第2のスイツチング用ト
    ランジスタのベースに実質的に接続され、 上記第1及び第2の制動用トランジスタのコレ
    クタが共に、上記直流電源の一方の極性の端子に
    接続される上記第1及び第2の直列回路の上記共
    通接続点に実質的に接続され、 上記第1の制御信号入力端子と上記第2の接続
    点との間に第1のダイオードが実質的に接続さ
    れ、 上記第2の制御信号入力端子と上記第1の接続
    点との間に第2のダイオードが実質的に接続され て成ることを特徴とする負荷駆動回路の保護回
    路。
JP1981011930U 1981-01-30 1981-01-30 Expired JPH0312073Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981011930U JPH0312073Y2 (ja) 1981-01-30 1981-01-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981011930U JPH0312073Y2 (ja) 1981-01-30 1981-01-30

Publications (2)

Publication Number Publication Date
JPS57127587U JPS57127587U (ja) 1982-08-09
JPH0312073Y2 true JPH0312073Y2 (ja) 1991-03-22

Family

ID=29810054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981011930U Expired JPH0312073Y2 (ja) 1981-01-30 1981-01-30

Country Status (1)

Country Link
JP (1) JPH0312073Y2 (ja)

Also Published As

Publication number Publication date
JPS57127587U (ja) 1982-08-09

Similar Documents

Publication Publication Date Title
US3919611A (en) Braking device for a small DC motor
JPH0312073Y2 (ja)
US4217528A (en) Apparatus for preventing malfunction in a circuit controlling an electrical component maintaining a residual voltage after removal of energization
GB2093287A (en) Motor drive apparatus
JPS6011755Y2 (ja) 直流モ−タの制動装置
JPH0516036Y2 (ja)
JP3437588B2 (ja) 負荷ドライブ回路
JP2896588B2 (ja) 電気施解錠装置のアクチュエータ駆動回路
JP2898140B2 (ja) トランジスタブリッジ回路
JPH0218712Y2 (ja)
JPH0219717B2 (ja)
JPS5950712A (ja) 負荷短絡保護回路
KR930001781Y1 (ko) 직류 전동기의 스위칭 회로
JPS6114317Y2 (ja)
JPH0337214Y2 (ja)
JPS6325916Y2 (ja)
JPS6339482A (ja) 直流モ−タ駆動回路
JPS61181409A (ja) 電動シ−ト駆動制御装置
JPS58175980A (ja) モ−タ急停止装置
JPS639278Y2 (ja)
JPS6156709B2 (ja)
JPH0453155Y2 (ja)
JPH0317470Y2 (ja)
JPS6330234Y2 (ja)
JPH0632799Y2 (ja) ブラシレスモ−タの起動回路