JPH03120744A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH03120744A
JPH03120744A JP25928889A JP25928889A JPH03120744A JP H03120744 A JPH03120744 A JP H03120744A JP 25928889 A JP25928889 A JP 25928889A JP 25928889 A JP25928889 A JP 25928889A JP H03120744 A JPH03120744 A JP H03120744A
Authority
JP
Japan
Prior art keywords
silicon oxide
insulating layer
layer
oxide film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25928889A
Other languages
English (en)
Other versions
JPH0744218B2 (ja
Inventor
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25928889A priority Critical patent/JPH0744218B2/ja
Publication of JPH03120744A publication Critical patent/JPH03120744A/ja
Publication of JPH0744218B2 publication Critical patent/JPH0744218B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置およびその製造方法に関し、特
に、その間に絶縁層を介して形成された複数の導電層か
らなる多層配線構造を有する半導体装置およびその製造
方法に関するものである。
[従来の技術] 第3図は、従来の半導体装置における配線構造の一例を
示す部分断面図である。図において、シリコン等の半導
体基板1の上にはDRAM(Dynamic  Ran
dom  Access  Memory)セル2か形
成されている。このDRAMセル2の上には、第1の絶
縁層3が形成されている。この第1の絶縁層3の上には
、互いに所定の間隔を隔てて第1の配線層4が形成され
ている。
第1の配線層4を覆うように、第1の絶縁層3の上には
第2の絶縁層5が形成されている。この第2の絶縁層5
を介して、その上に形成された第2の配線層6と、第1
の配線層4とが互いに絶縁されている。
第3図に示される従来の配線構造においては、第1の配
線層4の上に形成される第2の絶縁層5には、その上に
形成される第2の配線層6のパタニングを良好にし、か
つ配線の信頼性を向上させるために、十分な平坦性が要
求される。以下、第3図に示される配線構造の製造方法
について、特に第2の絶縁層5の形成に着目して説明す
る。
第4A図〜第4F図は、上記の配線構造の形成を工程順
に示す部分断面図である。なお、第1の配線層4および
第2の配線層6には、アルミニウム、高融点金属等の金
属配線層、および高融点金属シリサイド配線層、多結晶
シリコン配線層等が用いられるが、ここでは、第1の配
線層4および第2の配線層6がアルミニウム配線層であ
る場合について説明する。
第4A図を参照して、半導体基板1の主表面に、DRA
Mセル(スタック・セル)2が形成される。
このDRAMセル2は、素子分離用酸化膜301、トラ
ンスファ・ゲート電極302、不純物拡散層303、ワ
ード線304、記憶ノード305、キャパシタ絶縁膜3
06、セルプレート307および絶縁膜309から構成
されている。
第4B図を参照して、DRAMセル2の形成された半導
体基板1の全面上に第1の絶縁層3が形成される。その
後、写真製版技術やエツチング技術を用いて第1の絶縁
層3の所定の部分にコンタクト孔308が開孔される。
このコンタクト孔308を介して不純物拡散層303に
電気的に接触するように、ビット線として、第1の配線
層4であるアルミニウム配線層が形成される。
第4C図を参照して、第1の配線層4の上には、たとえ
ば、シラン(SiH,)と、酸素(02)あるいは亜酸
化窒素(N20)とを用いて、300〜450℃の膜堆
積温度において熱やプラズマを用いた化学気相薄膜成長
法(CVD ; Chemical  Vapor  
Deposition)により、シリコン酸化膜11が
堆積される。
第4D図を参照して、シリコン酸化膜11の上には、シ
ラノール(S L  (OH) 41等を主成分とする
無機塗布絶縁膜12が形成される。その後、400℃以
上の温度でベーキング処理が施されることにより、その
表面が平坦化される。
第4E図を参照して、第4C図で示された方法と同様の
方法によりシリコン酸化膜13が無機塗布絶縁膜12の
上に堆積される。
最後に、第4F図を参照して、シリコン酸化膜11.1
3と無機塗布絶縁膜12とからなる第2の絶縁層5の上
には、第2の配線層6として、たとえば、アルミニウム
配線層が形成される。このようにして、第3図に示され
る配線構造が完成する。
[発明が解決しようとする課題] 従来の配線構造における第2の絶縁層5を、上述の方法
によって形成する場合、以下のような問題点があった。
配線の微細化に伴ない、配線間隔が狭くなる。
この配線間隔がサブミクロン・オーダになると、配線層
間に堆積される無機塗布絶縁膜12の厚みtoが大きく
なる。そのため、後工程においてベーキング処理が施さ
れると、第5図に示されるように無機塗布絶縁膜12に
クラック14が発生ず0 る。これは、無機塗布絶縁膜12がベーキング処理の工
程において急激な体積収縮を伴なうことに起因する。た
とえば、シラノール(S i  (OH)4)等を主成
分とする無機塗布絶縁膜12の場合、その厚みt。が0
,5μm以上になるとクラック14が発生しやすくなる
。
このように、無機塗布絶縁膜12にクラック]4が生じ
ると、その上にシリコン酸化膜13が堆積されても、無
機塗布絶縁膜]2の形状がシリコン酸化膜13に反映さ
れ、第2の配線層6のパタニングが阻害される。第6図
に示されるように、クラック14が発生した部分におい
てステップ・カバレッジが悪くなるために、第2の配線
層6が断線することになる。このように第2の絶縁層に
発生したクラックが配線の信頼性に重大な影響を及ぼす
。
そこで、このような無機塗布絶縁膜]2の欠点を解消す
る方法として、CVD法によって形成した絶縁膜のみで
([4坦化を図るという試みがある。
その1つとして、有機シラン、たとえば、TE。
1 S  ((tetraethyl   ortho  
 5i1icate)、テトラエトキシシラン・5i(
OC2H5) 41 と酸素を用い、300〜450°
Cの膜堆積温度でプラズマCVD法により堆積されるシ
リコン酸化膜、あるいはTE01と酸素を用い、600
〜800℃の膜堆積温度て熱CVD法により堆積される
シリコン酸化膜が平坦化のために用いられる。また、も
う1つの例として、同様にTE01等の有機シランとオ
ゾン(o3)を用い、300〜450℃の膜堆積湿度で
熱CVD法により堆積されるシリコン酸化膜が甲、担化
のために用いられる。
上記のシリコン酸化膜は、いずれも有機シランを用いる
ことにより化学気相反応時の基板表面における反応の割
合が増加するので、従来のシラン(S i H4)と酸
素あるいは亜酸化窒素とを用いた場合に比べて、ステッ
プ・カバレッジに優れたシリコン酸化膜となる。
しかしながら、旧名のTEO8+02系プラズマCVD
・シリコン酸化膜またはTEO8+02] 2 系熱CVD・シリコン酸化膜21は、第7B図に示され
るように、従来のシラン(S i、 H4)を用いたシ
リコン酸化膜20(第7A図)に比べると、ステップ・
カバレッジは良好であるが、サブミクロン・オーダの配
線間を埋め込んで平坦化することはできない。これは、
プラズマCVD法または熱CVD法を用いているため、
プラズマ中における化学気相反応の割合、または気相中
ての化学気相反応の割合が比較的多いからである。した
がって、配線間隔の狭い部分では、第7B図に示すよう
に空洞22が生じてしまう。
また、後者のT E OS −1−03系熱CVD・シ
リコン酸化膜23は、第8図に示されるように、その膜
厚が大きくなると、クラック24が発生しゃすい。これ
は、基板表面における化学気相反応(表面縮合化反応)
か主であるため、非常に良好なステップ・カバレッジを
呈するか、膜厚が大きくなると、膜自体の収縮応力が働
くことに起因する。
さらに、TE01を用い、低温度で形成したン 3 リコン酸化膜の共通の課題として、膜中にOH基を含ん
でいるので、膜の絶縁性においても従来のシラン系酸化
膜に比べると劣るという問題点があった。
そこで、この発明は、」1記のような問題点を解消する
ためになされたもので、第1の配線層の上に形成される
第2の絶縁層として、クラック耐性に優れ、かつ平坦性
や絶縁性も良好な絶縁層が形成される半導体装置および
その製造方法を提供することを目的とする。
[課題を解決するための手段] この発明の第1の局面に従った半導体装置は、1′、導
体基板と、第1の絶縁層と、第1の導電層と、第2の絶
縁層と、第2の導電層とを備える。第1の絶縁層は、半
導体基板の主表面の上に形成されている。第1の導電層
は、第1の絶縁層の上に選択的に間隔を隔てて形成され
ている。第2の絶縁層は、第1の絶縁層と第1の導電層
の上に形成さ才lている。第2の絶縁層は、第]のシリ
コン酸化物層と第2のシリコン酸化物層とが交互に積層
さ]4 れて形成されている。第1のシリコン酸化物層は、有機
シランとオゾンと酸素または亜酸化窒素とを主成分とす
る気相からプラズマ励起により化学気相薄膜成長させら
れたものである。第2のシリコン酸化物層は、有機シラ
ンとオゾンと酸素または亜酸化窒素とを主成分とする気
相がら熱励起により化学気相薄膜成長させられたもので
ある。第2の絶縁層の上には第2の導電層か形成されて
いる。
第1のシリコン酸化物層および第2のシリコン酸化物層
の各膜厚は、200OA以下である。
この発明の第2の局面に従った半導体装置によれば、第
1のシリコン酸化物層は、シランと酸素または亜酸化窒
素とを主成分とする気相から熱励起またはプラズマ励起
により化学気相薄膜成長させられたものである。第2の
シリコン酸化物層は、有機シランとオゾンとを主成分と
する気相がら熱励起またはプラズマ励起により化学気相
薄膜成長させられたものである。
この発明の第3の局面に従った半導体装置によれば、第
1のシリコン酸化物層は、有機シランと5 酸素または亜酸化窒素とを主成分とする気相から熱励起
により化学気相薄膜成長させられたものである。第2の
シリコン酸化物層は、有機シランとオゾンとを主成分と
する気相から熱励起により化学気相薄膜成長させられた
ものである。
この発明の第1の局面に従った半導体装置の製造方法に
よれば、まず、第1の絶縁層が半導体基板の主表面の上
に形成される。第1の絶縁層の上には、第1の導電層が
選択的に間隔を隔てて形成される。第1の絶縁層と第1
の導電層の上には、第2の絶縁層が形成される。第2の
絶縁層は、第1のシリコン酸化物層と第2のシリコン酸
化物層とか交互に積層されることによって形成される。
この第1および第2のシリコン酸化物層の形成は、化学
気相薄膜成長法を用いて、有機シランとオゾンと酸素ま
たは亜酸化窒素とを主成分とする気相中で間欠的にプラ
ズマを発生させることによって行なわれる。第2の絶縁
層の上には、第2の導電層が形成される。
この発明の第2の局面に従った半導体装置の製]6 遣方法によれば、第1のシリコン酸化物層と第2のシリ
コン酸化物層の形成は、化学気相薄膜成長法を用いて、
プラズマまたは熱が印加された雰囲気中に、シランと酸
素または亜酸化窒素とを主成分とするガス、および有機
シランとオゾンとを主成分とするガスを交互に導入する
ことによって行なわれる。
この発明の第3の局面に従った半導体装置の製造方法に
よれば、第]のシリコン酸化物層と第2のシリコン酸化
物層との形成は、化学気相薄膜成長法を用いて、熱が印
加された雰囲気中に、有機シランと酸素または亜酸化窒
素とを主成分とするガス、および有機シランとオゾンと
を主成分とするガスを交互に導入することによって行な
われる。
[作用] この発明においては、第2の絶縁層は、以下のようなシ
リコン酸化物層の組合わせからなる積層構造を有する。
(1) 有機シランとオゾンと酸素または亜酸化窒素と
を用いて形成されたプラズマCVD・シ 7 リコン酸化膜(第1のシリコン酸化物層)と、有機シラ
ンとオゾンと酸素または亜酸化窒素とを用いて形成され
た熱CVD・シリコン酸化膜(第2のシリコン酸化物層
)。
(it)  シランと酸素または亜酸化窒素とを用いて
形成された熱(またはプラズマ)CVD・シリコン酸化
膜(第1のシリコン酸化物層)と、有機シランとオゾン
とを用いて形成された熱(またはプラズマ)CVD・シ
リコン酸化膜(第2のシリコン酸化物層)。
(jH)  有機シランと酸素または亜酸化窒素とを用
いて形成された熱CVD・シリコン酸化膜(第1のシリ
コン酸化物層)と、 有機シランとオゾンとを用いて形成された熱CVD・シ
リコン酸化膜(第2のシリコン酸化物層)上記のような
シリコン酸化膜の組合わせからなる第2の絶縁層は、以
下のような作用をもたらす。
第1のシリコン酸化物層はクラック耐性が大きいが、ザ
ブミクロン・レベルの配線間の埋込を+8 分に行なうほどのステップ・カバレッジを有していない
。この第1のシリコン酸化物層の膜厚は2000Å以下
であるので、サブミクロン・オーダの配線間隔の部分に
第1のシリコン酸化物層を堆積したとしても、第1の配
線層間において第7B図に示されるような空洞22を生
じさせるはとの顕著なオーバ・ハング形状が生じない。
一方、第2のシリコン酸化物層は、ステップ・カバレッ
ジが良好であるか、膜厚を大きくすると、クラックが発
生しやすい。そのため、第2のシリコン酸化物層の各層
の膜厚を2000八以下にすることにより、クラック耐
性に対する余裕(マージン)を大きくする。また、この
第2のシリコン酸化物層は、基板表面での化学気相反応
(表面縮合化反応)により、その堆積が行なわれる。そ
のため、この第2のシリコン酸化物層かザブミクロン・
レベルの配線間隔の段差部に堆積されると、この段差部
分の平坦化か図られ得る。
したがって、クラック耐性に優れた第1のシリコン酸化
物層と、平坦性に優れた第2のシリコン酸化物層とか交
互に堆積された積層構造によって第2の絶縁層か形成さ
れるので、平l旦性と絶縁性の両者において良好な第2
の絶縁層が得られる。
そのため、この第2の絶縁層の上に形成される第2の導
電層が安定してパターニングされ、かつ第2の導電層か
らなる配線の歩留りおよび信頼性が向上する。
「実施例] 以下、この発明の実施例を図について説明する。
第1図は、この発明に従った配線構造を示す部分断面図
である。図において、半導体基板1の上には、DRAM
セル(スタックやセル)2が形成されている。DRAM
セル2の上には第1の絶縁層3が形成されている。第2
の絶縁層3の上には、互いに間隔を隔てて第1の配線層
4が形成されている。第1の配線層4を覆うように、第
1の絶縁層3の上には第2の絶縁層]00が堆積されて
いる。
第2の絶縁層10.0は、第1のシリコン酸化膜101
.103,1.05,107と、第2のシリコン酸化膜
102,104,106とからなる。
第2の絶縁層]00は、以下の形成方法の異なった2種
類のシリコン酸化膜を組合わせたものである。
(i)  TE01と02と03とのガスを用いてプラ
ズマCVD法により形成されたシリコン酸化膜(以下、
TEO3+02+O,系プラズマCVD酸化膜と称する
。)10’l、1.0B、105107と、 T E、 OSと02と03とのガスを用いて、熱CV
D法により形成されたシリコン酸化膜(以下、TEO8
+02+03系熱CVD酸化膜と称する。
)1.02,104,1.06゜ ([)  SiH,と02 (またはN20)とのガス
を用いて熱(またはプラズマ)CVD法により形成され
たシリコン酸化膜(以ド、SiH4十02系CVD酸化
膜と称する。)101.1031.05 107と、 TE01と03とのガスを用いて熱(またはプラズマ)
CVD法により形成されたシリコン酸化1 膜(以下、TEO3+03系CVD酸化膜と称する。)
1.02,1.04,106゜ (iii)  TE01と02(またはN20)とのガ
スを用いて熱CVD法により形成されたシリコン酸化膜
(以下、TEO8+02系CVD酸化膜と称する。)1
01,103,105,1.07と、TE01とOlと
のガスを用いて熱CVD法により形成されたシリコン酸
化膜(以下、TE01−103系CVD酸化膜と称する
。)1.02,104106゜ 第2の配線層108は、第2の絶縁層100の4−に形
成されている。
次に、第1図に示される配線構造において特に第2の絶
縁層の形成方法について説明する。第2A図〜第2G図
は、第1図に示された配線構造の形成方法を工程順に示
す部分断面図である。
まず、第2A図を参照して、シリコン等の半導体基板]
の上にDRAMセル(スタック・セル)2が形成される
。このDRAMセル2は、素子分離用酸化膜30]、ト
ランスファ・デーl−電極39 O2、不純物拡散層303、ワード線304、記憶ノー
ド305、キャパシタ絶縁膜306、セルプレート30
7および絶縁膜309から構成される。
第2B図を参照して、DRAMセル2の形成された半導
体基板1の全面上に第1の絶縁層3が堆積される。写真
製版技術やエツチング技術を用いて、この第1の絶縁層
3の所定の部分にコンタクト孔308が開孔される。こ
のコンタクト孔308を介して不純物拡散層303の表
面に電気的に接触するように、ビット線として、第1の
配線層4であるアルミニウム配線層等が形成される。こ
れまでの工程は、従来の半導体装置の製造工程と同様で
ある。
第2C図を参照して、第1の配線層4を覆うように第1
のシリコン酸化膜101が形成される。
この第1層目のシリコン酸化膜の形成は、シリコン酸化
膜の種類にしたがって以下のように行なわれる。
TEO5+02+03系プラズマCVD酸化膜3 を形成する場合、その膜形成は、TE01と酸素とオゾ
ンとのガスを用いて300〜450℃の膜堆積温度でプ
ラズマCVD法により行なわれる。
また、5iH1+O7系CVD酸化膜を形成する場合、
その膜形成は、SiH4と02(またはN20)とのガ
スを用いて、300〜450℃の膜堆積温度で熱(また
はプラズマ)CVD法により行なわれる。さらに、TE
O3+02系熱CVD酸比熱CVD酸化膜E01と02
 (またはN20)とのガスを用いて、600〜800
℃の膜堆積温度で熱CVD法によって行なわれる。この
TEO8+02系熱CVD酸系膜CVD酸化膜場合には
、第1の配線層4はタングステン等の高融点金属配線層
から構成される。
この第1のシリコン酸化膜は、絶縁性やクラック耐性に
優れているが、ステップ・カバレッジは、ザブミクロン
・レベルの配線間隔の埋込を行なうほど十分ではない。
たとえ・ば、TEO8十〇、、 十03系プラズマCV
D酸化膜は、T E OS +02系プラズマCVD酸
化膜と比較すれば、そのステ4 ツブ・カバレッジは向上する。これは、TE01と02
とによるプラズマ中での気相反応に加えて、TE01と
0.とによ盃基板表面での化学気相反応(表面縮合化反
応)が起こるためである。しかしながら、このTEO5
+02 +0.系プラズマCVD酸化膜は、サブミクロ
ン・レベルの配線間隔の埋込を行なうほど十分なステッ
プ・カバレッジを有しない。
第9A図には、第1のシリコン酸化膜101の膜厚t、
が200OA以下の場合が示されている。
第9B図に示すように、第1のシリコン酸化膜109の
膜厚t1が2000人を越えるほど大きくなると、第1
の配線層4間の段差部においてオバハング110が生じ
てしまう。そのため、サブミクロン・オーダの配線間隔
を有する第1の配線層4の上に第1のシリコン酸化膜を
形成する場合、その膜厚t、は2000人以−ドとする
必要かある。
次に、第2D図を参照して、第1のシリコン酸化膜10
1の上に、第2層目のシリコン酸化膜として第2のシリ
コン酸化膜102が堆積される。
5 この第2のシリコン酸化膜の形成は、シリコン酸化膜の
種類にしたかって以下のように行なわれる。
TEO8十0.2 +O,系熱CVD酸化膜の形成は、
TE01と酸素とオゾンとのガスを用いて、プラズマを
発生させずに300〜450’Cの膜堆積温度において
熱CVD法により行なわれる。また、TEO8+03系
CVD酸化膜102を形成する場合、TE01とオゾン
とのガスを用いて、300〜450℃の膜堆積温度にお
いて熱(またはプラズマ)CVD法により、その膜形成
は行なわれる。さらに、TEO8十〇、系熱CVD酸化
膜を形成する場合、その膜形成は、TE01とオゾンと
のガスを用いて、300〜450℃の膜堆積温度で熱C
VD法により行なわれる。
この第2のシリコン酸化膜は、ステップ・カバレッジに
ついては非常に優れているが、クラック耐性に劣る。第
10A図には第2のシリコン酸化膜102の膜厚t2が
2000A以下の場合が示されている。第10B図に示
すように、第2のシリコン酸化膜111の膜厚t2が2
000人を越6 えるほどに大きくなると、この膜自体の収縮応力が大き
いのでクラック112が発生しやすい。そのため、サブ
ミクロン・オーダの配線間隔を有する第1の配線層4間
の段差部に第2のシリコン酸化膜を形成する場合、その
膜厚t2を平坦部において200OA以下とする必要が
ある。この第2のシリコン酸化膜は、上述のようにステ
ップ・カバレッジが良好であるため、配線段差部の平坦
化が図られ得る。
さらに、第2E図に示すように、第2C図に示された工
程と同様に、第3層目」のシリコン酸化膜として第1の
シリコン酸化膜103が、第2のシリコン酸化膜1.0
2の上に堆積される。この場合も、上記と同様の理由に
より、そのシリコン酸化膜の膜厚を2000Å以下とす
る。
第2F図を参照して、第2D図に示される工程と同様に
、第4層目のシリコン酸化膜として第2のシリコン酸化
膜104が、第1のシリコン酸化膜103の上に堆積さ
れる。この場合も、上記と同様の理由により、そのシリ
コン酸化膜の膜厚を平坦部において2000Å以下とす
る。
第2G図に示すように、以−ド、同様にシリコン酸化膜
を繰返して堆積することにより、第5層目」の第1のシ
リコン酸化膜105、第6層1」の第2のシリコン酸化
膜]06および第7層1」の第]のシリコン酸化膜]−
07か順に形成される。このようにして、第1のシリコ
ン酸化膜101..1.03゜105.107と、第2
のシリコン酸化膜102゜104.106とが交互に積
層された第2の絶縁層]00が形成される。
最後に、第2の絶縁層100の上にアルミニウム配線層
等の第2の配線層108が形成される。
これにより、第1図に示される配線構造が完成する。
上述の上程において第2の絶縁層の形成は、たとえば、
第11図、第13図、または第15図に示される化学気
相薄膜成長装置を用いて容易に行なわれ得る。第11図
は、TEO9+02+O。
系プラズマCVD酸化膜と、TEO8+02+。
3系熱CVD酸化膜とから構成される第2の絶縁層を形
成する場合に用いられる化学気相薄膜成長装置の一例を
示す概略構成図である。第13図は、5iHa +02
系CVD酸化膜と、TEO8+03系CVD酸化膜とか
ら構成される第2の絶縁層を形成する場合に用いられる
化学気相薄膜成長装置の一例を示す概略構成図である。
第15図は、T E OS +02系熱CVD酸化膜と
、TEO8+03系熱CVD酸体熱CVD酸化膜2の絶
縁層を形成する場合に用いられる化学気相薄膜成長装置
の一例を示す概略構成図である。
以下、上記3つの化学気相薄膜成長装置の各々を用いて
膜堆積を行なう手順を説明する。
まず、第11図を参照して、反応室チャンバ201の内
部には、ガス分散ヘッド202と基板ホルダ204とが
対向するように配置されている。
基板ホルダ204の上には、絶縁層が堆積されるべき半
導体基板203が載置されている。基板ホルダ204に
は、半導体基板203を所望の温度に加熱するためのヒ
ータ205か設けられている。
ガス分散ヘッド202には、TEOSガス洪給う9 インバルブ208と、02ガス供給ラインバルブ207
と、03ガス供給ラインバルブ209とを介して、それ
ぞれのガス供給ラインが接続されている。カス分散ヘッ
ド202には、反応室チャンバ201の内部にプラズマ
を発生させるために高周波電源210が接続されている
。この高周波電源2]0には、高周波電力の0N10F
Fスイツチ211が設けられている。カス分散ヘッド2
02に対向する基板ホルダ204は接地電位に保たれて
いる。反応室チャンバ201は、その内部を所定の真空
状態に保つために、矢印で示されるように真空排気系2
12に接続されている。
このような第11図に示される化学気相薄膜成長装置を
用いて、半導体基板203か基板ホルダ204の上に置
かれた後、所望の温度、たとえば、300〜450℃ま
でヒータ205により加熱される。その後、真空排気系
2]2を用いて反応室チャンバ201の内部が所望の真
空度、たとえば、1O−4Torr程度に達するまで排
気される。
TEO3+02 +03系プラズマCVD酸化膜0 を堆積する場合には、TEOSガス供給ラインバルブ2
08と、0□ガス供給ラインバルブ207と、03ガス
供給ラインバルブ209とが開かれる。TEOSガスと
02ガスと03ガスとが、所定の流量でガス分散ヘッド
202を介して反応室チャンバ201の内部に10〜1
00Torr程度の圧力下で供給される。この状態下に
おいて、高周波電力0N10FFスイツチ211をON
にすることにより、反応室チャンバ201の内部にプラ
ズマ213が発生させられる。このプラズマ励起により
、半導体基板203の上にシリコン酸化膜が化学気相薄
膜成長させられる。
また、続けて、TEO8+02 +O,系熱CVD酸化
膜を堆積する場合には、TEOSガス、02ガス、03
ガスとが供給された状態のままで、高周波電力0N10
FFスイツチ211がOFFにされる。ガス分散ヘッド
202を介して反応室チャンバ201の内部に、10〜
100Torr程度の圧力下において、所定の流量のガ
スが供給される。これにより、半導体基板203の表面
上1 において、熱励起による化学気相反応が起こり、シリコ
ン酸化膜が堆積される。
TEO3+02 +o、系プラズ7CVD酸化膜と、T
EO8+02 +03系熱CVD酸化膜とを同一の反応
室内で連続的に交互に繰返して堆積するためには、上述
の操作を交互に繰返せばよい。
つまり、TEOSガスと02ガスと03ガスとを反応室
内に供給した状態で、高周波電力を間欠的に電極間(ガ
ス分散ヘッド202と基板ホルダ204との間)に印加
し、間欠的にプラズマを発生させる。これにより、同一
の反応室内で連続的に上記2種類のシリコン酸化膜を交
互に繰返して堆積した構造の絶縁層を形成することが可
能になる。
また、第13図に示される化学気相薄膜成長装置によれ
ば、ガス分散ヘッド202にはSiH4ガス供給ライン
バルブ206を介して、SiH4ガス供給ラインが接続
されている。高周波電源210は、ガス分散ヘッド20
2に接続されていない。その他の構成は、第11図に示
された化学気相薄膜成長装置と同様である。
2 このような第13図に示される化学気相薄膜成長装置を
用いて、上述の第11図の化学気相薄膜成長装置を用い
る場合と同様にして、半導体基板203が所望の温度、
たとえば、300〜450℃まで加熱される。また、反
応室チャンバ201内は、所望の真空度、たとえば、1
0−’Torr程度に達するまで排気される。
まず、SiH,+O,,系CVD酸化膜を堆積する場合
には、SiH,ガス供給ラインバルブ206と、02ガ
ス供給ラインバルブ207とが開かれる。SiH4ガス
と0□ガスとが、所定の流量でガス分散ヘッド202を
介して反応室チャンバ201の内部に10〜100To
rr程度の圧力下で供給される。これにより、半導体基
板203の表面上において熱励起による化学気相反応が
起こり、シリコン酸化膜が堆積される。
また、続けて、TEO8+03系CVD酸化膜を堆積す
る場合には、SiH4ガス供給ラインバルブ206と0
2ガス供給ラインバルブ207とが閉じられた後、TE
OSガス供給ラインうルブ3 208と03ガス供給ラインバルブ209とが開かれる
。ガス分散ヘッド202を介して反応室チャンバ210
の内部に、10〜100Torr程度の圧カードで、た
とえば、10000〜50000ppmのO8を含む0
2ガスが供給される。これにより、半導体基板203の
表面上において熱励起による化学気相反応が起こり、シ
リコン酸化膜が堆積される。
Si■4+02系CVD酸化膜と、TEO3+03系C
VD酸化膜とを同一の反応室内で連続的に交互に繰返し
て堆積するためには、上述の操作を交互に繰返せばよい
。つまり、SiH4と02とを主成分とするガス、TE
01と03とを主成分とするガスを交互に反応室内に供
給することにより、同一の反応室内で連続的に上記2種
類のシリコン酸化膜を交互に繰返して堆積した構造の絶
縁層を形成することができる。
さらに、第15図に示される化学気相薄膜成長装置によ
れば、高周波電源210がガス分散ヘッド202に接続
されていない。その他の構成は、4 第11図に示される化学気相薄膜成長装置と同様である
。
このような第15図に示される化学気相薄膜成長装置を
用いて、半導体基板20.3か基板ホルダ204の上に
置かれた後、所望の温度、たとえば、600〜800 
’Cまで加熱される。その後、真空排気系212を用い
て反応室チャンバ201の内部が所望の真空度、たとえ
ば、1O−4Torr程度に達するまで排気される。
ます、TEO8+O7系熱CVD酸系膜CVD酸化膜る
場合には、TEO8+O,、ガス供給ラインバルブ20
8と、02ガス供給ラインバルブ207とが開かれる。
TEOSガスと02ガスとか、所定の流量でガス分散ヘ
ッド202を介して反応室チャンバ201の内部に1.
0〜10[ITo r r程度の圧力下で供給される。
これにより、半導体基板203の表面上において熱励起
による化学気相反応が起こり、シリコン酸化膜が堆積さ
れる。
また、続けて、T E OS + 03系熱CVD酸化
膜を堆積する場合には、TEOSガス供給ラインう5 バルブ208と02ガス倶給ラインバルブ207とが閉
じられた後、半導体基板203の加熱温度を300〜4
50℃に設定し、TEOSガス供給ラインバルブ208
と03ガス供給ラインバルブ209とが開かれる。ガス
分散ヘッド202を介1、て反応室チャンバ20]の内
部に、10〜10F、)Torr程度の圧力l・におい
て、所定の流量のガス、たとえば、1. OO00−5
0000p p mの03を含む02ガスが供給される
。これにより、半導体基板203の表面上において熱励
起による化学気相反応か起こり、シリコン酸化膜が堆積
される。
TEO8十〇、、系熱CVD酸化膜と、TEOS−10
3系熱CVD酸化膜とを同一の反応室内で連続的に交互
に繰返して堆積するためには、上述の操作を交互に繰返
せばよい。つまり、TEOSと02とを主成分とするガ
ス、TEOSと03とを主成分とするガスを交互に反応
室内に供給することにより、同一の反応至内で連続的に
上記2種類のシリコン酸化膜を交互に繰返して堆積した
構造6 の絶縁層を形成することが可能になる。
なお、上記実施例においては、第2の絶縁層]00の最
下層および最上層が、共に第1のシリコン酸化膜である
場合を示している。しかしながら、本発明の]」的とす
るところは、2000Å以下の比較的薄い膜厚を有する
2種jコjのシリコン酸化膜を交互に堆積することであ
り、その最−F層および最上層のいずれか、あるいは両
者が第2のシリコン酸化膜であっても、同様の効果を奏
する。
また、」1記実施例においては、第1のシリコン酸化膜
と第2のシリコン酸化膜とを交12にJil槓すること
により、第2の絶縁層のすべてを形成する場合について
述べている。しかしながら、第2の絶縁層の平坦性をさ
らに向上させる目的で、−F22種類のシリコン酸化膜
からなる絶縁層と、塗布絶縁膜とを組合わせたり、ある
いは上記2種類のシリコン酸化膜からなる絶縁層を堆積
した後に反応性イオン・エツチングやスパッタ・エツチ
ングとを用いてエッチバックを行なっても同様の効果を
奏する。すなわち、本発明に従ったj1ツ成方法を7 用いて堆積された第1のシリコン酸化膜と第2のシリコ
ン酸化膜とを第2の絶縁層の一部として用いても、同様
の効果を奏する。
さらに、上記実施例においては、有機シランの一例とし
て、TEOSを用いた場合を示している。
]、かし7なから、他の有機シラン、たとえば、5i(
ocH,)、  [テトう・メトキシ・シラン]、Si
  (OiCaH7)4 [テトう・イソプロポキシ・
シラン]、(t C,H2O2)S i  (OOCC
H3) 、[DADBS ;ジターシャリブトキシ・ア
セトキン・シラン]なとの有機シランを用い”Cも同様
の効果を奏する。
」1記実施例においては、何機シランと酸素、何機シラ
ンとオゾン、有機シランとオゾンと酸素、あるいはシラ
ンと酸素のみを用いて、膜形成を行へう場合について連
へている。これらのガスを主成分とし、膜のクラック耐
性をさらに向」−さぜる目的で、リン(P)やボロン(
B)等の不純物をシリコン酸化膜中に1・−ピングする
手段として、p o co c n 3> a  [リ
ン酸トリメチルエステル]8 やB (OC2N5 ) 3  [ボロン・エチラート
]等のガスを添加した場合でも同様の効果を奏する。
また、上記実施例では、第1のシリコン酸化膜としてT
EO3+02 +O8系プラズマCVD酸化膜を堆積す
る方法として、第2のシリコン酸化膜としてのTEO8
+02+03系熱CVD酸化膜の成熱CVD酸化膜ど変
えずに、高周波電力を間欠的に印加する方法について述
べている。しかしながら、TEO8十02+03系プラ
ズマcVD酸化膜の膜質やステップ・カバレッジをさら
に向上させる目的で、その成膜条件をTEO3+02+
03系熱CVD酸化膜の成熱CVD酸化膜に異ならせて
もよい。
たとえば、第12図に示すように、電極間に高周波電力
を印加するときに同期させて、03の流量を増加させる
。このとき、時間AにおいてTEO8+02+03系プ
ラズマCVD酸化膜が堆積される。これによれば、半導
体基板表面イ・1近の03の濃度を高めることができる
ので、TEO8と03との基板表面での表面縮合化反応
による膜堆9 積(表面反応)の割合が増加する。また、プラズマ中に
おいてTEOSと02とが解離することによって発生す
る反応性ラジカルによる膜堆積(気相反応)に対する、
上記の表面縮合化反応による膜堆積の相対的な割合が増
加する。そのため、03の流量を変化させない場合に比
べて、さらにステップ・カバレッジの優れたTEO8+
02 +0、系プラズマCVD酸化膜を得ることができ
る。
なお、第12図において時間BではTEO8+02+0
3系熱CVD酸化膜が成熱CVD酸化膜実施例では、T
EO8+03系CVD酸化膜を堆積する方法として、S
iH,+O,,系CVD酸化膜の成膜条件をほとんど変
えずに、供給するガスの種類のみを変更する方法につい
て述べている。しかしながら、TEO3+03系C″V
D酸化膜の膜質やステップ・カバレッジをさらに向上さ
せる目的で、その成膜条件をSiH4+02系CVD酸
化膜の成膜条件と意識的に異ならせてもよい。
たとえば、第14図に示すように、TEO8と0 O3とのガスを供給するのに同期させて、膜形成温度を
低くする。このとき、時間りにおいてTEOS + O
a系CVD酸化膜が堆積される。なお、時間Cにおいて
はSiH4+02系CVD酸化膜が堆積される。これに
よれば、気相中で発生する反応性ラジカルの量が減るの
で、気相中における反応が抑制される。また、TEO8
と03との基板表面での表面縮合化反応による膜堆積(
表面反応)の割合が相対的に増加する。したがって、成
膜条件を変化させない場合に比べて、さらにステップ・
カバレッジの優れたTEO8+O,系C■Dシリコン酸
化膜を得ることができる。
さらに、上記実施例では、TEO5+03系熱CVD酸
体熱CVD酸化膜法として、TEO3十〇□系熱CVD
酸化膜の成膜条件をほとんど変えずに、加熱温度のみを
変える方法について述べている。しかしながら、TEO
3+03系熱CVD酸比熱CVD酸化膜ップ・カバレッ
ジをさらに向上させる目的で、その成膜条件をTEO3
+02系熱CVD酸比熱CVD酸化膜意識的に異ならせ
1 てもよい。
たとえば、第16図に示すように、TEO3と03との
ガスを供給するのに同期させて、膜形成圧力を高くする
。このとき、時間FにおいてTEOS+O,系熱CVD
酸化膜が堆積される。なお、時間EにおいてはTEO8
+02系熱CVD酸比熱CVD酸化膜。これによれば、
TEO8と03との基板表面での表面縮合化反応による
膜堆積(表面反応)の割合が相対的に増加する。そのた
め、さらにステップ・カバレッジの優れたTEO8+0
3系熱CVD酸比熱CVD酸化膜できる。
また、上記実施例では、シランや有機シランと反応させ
、シリコン酸化膜を形成するための酸化性ガスとして、
酸素(02) 、オゾン(03)を用いた場合を示して
いる。しかしながら、熱やプラズマによって励起された
雰囲気中において解離し、同様の働きをする亜酸化窒素
(N20)を用いても同様の効果を奏する。
上記実施例では、第1の配線層が主にアルミニウム配線
層の場合について述べているが、第1の2 配線層が高融点金属(W、 M o ST iなど)か
らなる金属配線層、高融点金属シリサイド(WSi2、
MoSi2、TiSi2など)からなる配線層、あるい
は多結晶シリコン配線層であっても同様の効果を奏する
。なお、第1の配線層の上に、TEO8+02系熱CV
D酸系膜CVD酸化膜場合には、高融点金属からなる金
属配線層、高融点金属シリサイドからなる配線層、ある
いは多結晶シリコン配線層によって、第1の配線層が構
成されてもよいが、アルミニウム配線層は除外される。
また、第2の配線層は高融点金属からなる金属配線層、
高融点金属シリサイド配線層、あるいは多結晶シリコン
配線層に加えて、AQ、、Au−8I SA Q  S
 ICu % A Q  Cu等のアルミニウム配線層
であってもよい。
さらに、上記実施例では、半導体基板の表面にDRAM
セルが形成された半導体装置に適用される場合について
述べているが、他の多層配線構造を何する半導体装置に
適用しても同様の効果を奏する。
3 たとえば、第17図は、半導体基板の主表面にSRAM
(Static  Random  Access  
Memory)セルを形成したものに、本発明による第
2の絶縁層を適用する場合の断面構造を示す。以下、こ
のSRAMセルを形成した構造について、その主な構成
を述べる。シリコン半導体基板]の表面にはSRAMセ
ル31.0が形成されている。このSRAMセル310
は、ダブルウェル擦CMO8(Complementa
ry  Metal  0xide  Sem1con
ductor)構造を杓する。半導体基板〕には、りい
に隣接するようにp型ウェル領域3]]とn型ウェル領
域3]2とが形成されている。n型ウェル領域3]1と
n型ウェル領域3]2とは、それぞれ電気的に分離され
得るように、その周囲に素子分離用酸化膜313が形成
されている。グー1−電極314は、半導体基板1の上
に絶縁膜を介して形成されている。n型不純物拡散領域
315は、p型ウェル領域31]に形成され、n型不純
物拡散領域316は、n型ウェル領域3]2に形4 成されている。第1の配線層4は、コンタクI・孔31
8を介してn型不純物拡散領域315またはn型不純物
拡散領域316に電気的に接触するように形成されてい
る。多結晶シリコン配線層3]7は、絶縁膜309の上
に互いに間隔を隔てて形成されている。
同様に、″l?導体基板]の表面に形成される素子は、
DRAMセルやSRAMセル以外の他の素子、たとえば
、EFROM(Erasable  and     
Programmable    Read    0
nly  Memory)セル、E2 PR,OM (
E 1ectrically  Erasable  
and  P r o g r a m m a b 
1. e  Re a d  On+、 y  Mer
no r y)セル、マイクロやコンピュタ回路素子、
CMO3論理回路素子、バイボラ・l・ランジスタ素子
)″であってもよい。
[発明の効果コ 以上のように、この発明によれば、ステップ・カバレッ
ジは十分ではなく、絶縁性やクラック1嗣性に優れる第
1のシリコン酸化物層と、ステップ5 ・カバレッジは非常に良好であり、クラック耐性に劣る
第2のシリコン酸化物層とを、2000人以ドの比較的
薄い膜厚で交互に繰返して堆積するようにしたので、絶
縁性やクラック耐性にも勝れ、かつ〜[塩性も良好な第
2の絶縁層が形成され得る。
したかって、この第2の絶縁層の上に形成される第2の
配線層のパターニングか安定になり、かつ第2の配線層
のf、−3頼性も向上する。その結果、高い歩留りと高
い信頼性を有する半導体装置が提供され得る。
【図面の簡単な説明】
第1図は、この発明に従った半導体装置の配線構造の一
実施例を示す部分断面図である。 第2A図、第2B図、第2C図、第2D図、第2E図、
第2F図、i2G図は、第1図に示された配線構造にお
いて絶縁層の形成方法を工程順に示す部分断面図である
。 第3図は、従来の」′導体装置における配線構造を示す
部分断面図である。 第4A図、第4B図、第4C図、第4D図、第6 4B図、第4F図は、第3図に示された従来の配線構造
において絶縁層の形成方法を工程順に示す部分断面図で
ある。 第5図、第6図は、従来の配線構造において塗布絶縁膜
の問題点を示す部分断面図である。 第7A図、第7B図は、従来の配線構造において、シラ
ンと亜酸化窒素を用いて形成されるシリコン酸化膜と、
TE01と酸素を用いて形成されるシリコン酸化膜の問
題点を示す部分断面図である。 第8図は、従来の配線構造において、TE01とオゾン
とを用いて形成されるシリコン酸化膜の問題点を示す部
分断面図である。 第9A図、第9B図は、TE01と酸素とオゾンとを用
いてプラズマCVD法によって形成されるシリコン酸化
膜、SiH4と酸素とを用いて熱(またはプラズマ)C
VD法により形成されるシリコン酸化膜、あるいはTE
01と酸素とを用いて熱CVD法により形成されるシリ
コン酸化膜の膜厚の大小による相違を比較して示す部分
断面図7 である。 第1.OA図、第10B図は、TE01と酸素とオゾン
、あるいはTE01とオゾンとを用いて熱(またはプラ
ズマ)CVD法によって形成されるシリコン酸化膜の膜
厚の大小による相違を比較して示す部分断面図である。 第11図、第13図、第15図は、この発明に従った配
線構造における絶縁層の堆積方法を実施することが可能
な化学気相薄膜成長装置の例を示す概略構成図である。 第12図、第14図、第16図は、この発明の他の実施
例による絶縁層の堆積方法において成膜条件を示す図で
ある。 第17図は、この発明に従った配線構造が適用され得る
半導体装置の他の実施例を示す部分断面図である。 図において、1は半導体基板、3は第1の絶縁層、4は
第1の配線層、100は第2の絶縁層、108は第2の
配線層、101,103,105゜107は第1のシリ
コン酸化膜(TEO8+028 +03系プラズマCVD酸化膜、SiH,+02系CV
D酸化膜、またはTEO8+02系熱CVD酸比熱CV
D酸化膜、1.04,106は第2のシリコン酸化膜(
TEO8十02+03系熱CVD酸化膜、TEO3+0
3系CVD酸化膜、またはTEO8+03系熱CVD酸
比熱CVD酸化膜お、各図中、同一?〕号は同一または
相当部分を示す。

Claims (6)

    【特許請求の範囲】
  1. (1)その間に絶縁層を介して形成された複数の導電層
    からなる配線構造を有する半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の主表面の上に形成された第1の絶縁層
    と、 前記第1の絶縁層の上に選択的に間隔を隔てて形成され
    た第1の導電層と、 前記第1の絶縁層および前記第1の導電層の上に形成さ
    れ、有機シランとオゾンと酸素または亜酸化窒素とを主
    成分とする気相からプラズマ励起により化学気相薄膜成
    長させられた第1のシリコン酸化物層と、有機シランと
    オゾンと酸素または亜酸化窒素とを主成分とする気相か
    ら熱励起により化学気相薄膜成長させられた第2のシリ
    コン酸化物層とが交互に積層された構造を有する第2の
    絶縁層と、 前記第2の絶縁層の上に形成された第2の導電層とを備
    え、 前記第1のシリコン酸化物層および前記第2のシリコン
    酸化物層の各膜厚は、2000Å以下である、半導体装
    置。
  2. (2)その間に絶縁層を介して形成された複数の導電層
    からなる配線構造を有する半導体装置の製造方法であっ
    て、 半導体基板の主表面の上に第1の絶縁層を形成する工程
    と、 前記第1の絶縁層の上に選択的に間隔を隔てて第1の導
    電層を形成する工程と、 有機シランとオゾンと酸素または亜酸化窒素とを主成分
    とする気相中で間欠的にプラズマを発生させることによ
    って、前記第1の絶縁層および前記第1の導電層の上に
    化学気相薄膜成長させられた第1のシリコン酸化物層と
    第2のシリコン酸化物層とを交互に積層して、第2の絶
    縁層を形成する工程と、 前記第2の絶縁層の上に第2の導電層を形成する工程と
    を備えた、半導体装置の製造方法。
  3. (3)その間に絶縁層を介して形成された複数の導電層
    からなる配線構造を有する半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の主表面の上に形成された第1の絶縁層
    と、 前記第1の絶縁層の上に選択的に間隔を隔てて形成され
    た第1の導電層と、 前記第1の絶縁層および前記第1の導電層の上に形成さ
    れ、シランと酸素または亜酸化窒素とを主成分とする気
    相から熱励起またはプラズマ励起により化学気相薄膜成
    長させられた第1のシリコン酸化物層と、有機シランと
    オゾンとを主成分とする気相から熱励起またはプラズマ
    励起により化学気相薄膜成長させられた第2のシリコン
    酸化物層とが交互に積層された構造を有する第2の絶縁
    層と、 前記第2の絶縁層の上に形成された第2の導電層とを備
    え、 前記第1のシリコン酸化物層および前記第2のシリコン
    酸化物層の各膜厚は、2000Å以下である、半導体装
    置。
  4. (4)その間に絶縁層を介して形成された複数の導電層
    からなる配線構造を有する半導体装置の製造方法であっ
    て、 半導体基板の主表面の上に第1の絶縁層を形成する工程
    と、 前記第1の絶縁層の上に選択的に間隔を隔てて第1の導
    電層を形成する工程と、 プラズマまたは熱が印加された雰囲気中に、シランと酸
    素または亜酸化窒素とを主成分とするガス、および有機
    シランとオゾンとを主成分とするガスを交互に導入する
    ことによって、前記第1の絶縁層および前記第1の導電
    層の上に化学気相薄膜成長させられた第1のシリコン酸
    化物層と第2のシリコン酸化物層とを交互に積層して、
    第2の絶縁層を形成する工程と、 前記第2の絶縁層の上に第2の導電層を形成する工程と
    を備えた、半導体装置の製造方法。
  5. (5)その間に絶縁層を介して形成された複数の導電層
    からなる配線構造を有する半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の主表面の上に形成された第1の絶縁層
    と、 前記第1の絶縁層の上に選択的に間隔を隔てて形成され
    た第1の導電層と、 前記第1の絶縁層および前記第1の導電層の上に形成さ
    れ、有機シランと酸素または亜酸化窒素とを主成分とす
    る気相から熱励起により化学気相薄膜成長させられた第
    1のシリコン酸化物層と、有機シランとオゾンとを主成
    分とする気相から熱励起により化学気相薄膜成長させら
    れた第2のシリコン酸化物層とが交互に積層された構造
    を有する第2の絶縁層と、 前記第2の絶縁層の上に形成された第2の導電層とを備
    え、 前記第1のシリコン酸化物層および前記第2のシリコン
    酸化物層の各膜厚は、2000Å以下である、半導体装
    置。
  6. (6)その間に絶縁層を介して形成された複数の導電層
    からなる配線構造を有する半導体装置の製造方法であっ
    て、 半導体基板の主表面の上に第1の絶縁層を形成する工程
    と、 前記第1の絶縁層の上に選択的に間隔を隔てて第1の導
    電層を形成する工程と、 熱が印加された雰囲気中に、有機シランと酸素または亜
    酸化窒素とを主成分とするガス、および有機シランとオ
    ゾンとを主成分とするガスを交互に導入することによっ
    て、前記第1の絶縁層および前記第1の導電層の上に化
    学気相薄膜成長させられた第1のシリコン酸化物層と第
    2のシリコン酸化物層とを交互に積層して、第2の絶縁
    層を形成する工程と、 前記第2の絶縁層の上に第2の導電層を形成する工程と
    を備えた、半導体装置の製造方法。
JP25928889A 1989-10-03 1989-10-03 半導体装置およびその製造方法 Expired - Lifetime JPH0744218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25928889A JPH0744218B2 (ja) 1989-10-03 1989-10-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25928889A JPH0744218B2 (ja) 1989-10-03 1989-10-03 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH03120744A true JPH03120744A (ja) 1991-05-22
JPH0744218B2 JPH0744218B2 (ja) 1995-05-15

Family

ID=17332003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25928889A Expired - Lifetime JPH0744218B2 (ja) 1989-10-03 1989-10-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0744218B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218010A (ja) * 1992-02-04 1993-08-27 Nissin Electric Co Ltd 薄膜デバイスの絶縁膜形成方法
JPH06168930A (ja) * 1992-11-30 1994-06-14 Nec Corp 化学気相成長法と化学気相成長装置および多層配線の製造方法
JPH0897208A (ja) * 1995-08-11 1996-04-12 Nec Corp プラズマ化学気相成長法とその装置及び多層配線の製造方法
US6586838B2 (en) * 2001-02-26 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218010A (ja) * 1992-02-04 1993-08-27 Nissin Electric Co Ltd 薄膜デバイスの絶縁膜形成方法
JPH06168930A (ja) * 1992-11-30 1994-06-14 Nec Corp 化学気相成長法と化学気相成長装置および多層配線の製造方法
JPH0897208A (ja) * 1995-08-11 1996-04-12 Nec Corp プラズマ化学気相成長法とその装置及び多層配線の製造方法
US6586838B2 (en) * 2001-02-26 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
JPH0744218B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
KR102887475B1 (ko) 펄스형 플라즈마 전력을 사용하여 유전체 재료 층을 형성하기 위한 방법, 이 층을 포함한 구조물 및 소자, 그리고 이 층을 형성하기 위한 시스템
JP2764472B2 (ja) 半導体の成膜方法
US6218288B1 (en) Multiple step methods for forming conformal layers
KR100304797B1 (ko) 용량소자 및 그 제조방법과 반도체장치
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
US6156630A (en) Titanium boride gate electrode and interconnect and methods regarding same
JPH0786190A (ja) 膜形成方法およびその形成装置
CN101071771A (zh) 用于半导体器件的绝缘膜沉积方法
TW202031933A (zh) 用於沉積摻雜磷之氮化矽膜的方法
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
KR20000027398A (ko) 플라즈마를 이용한 강유전체막의 페롭스카이트핵 형성 방법
JP2924753B2 (ja) 薄膜キャパシタの製造方法
KR100400248B1 (ko) 반도체소자의 배선 형성방법
JP2659600B2 (ja) 半導体装置の製造方法
JPH0744218B2 (ja) 半導体装置およびその製造方法
JP2011204852A (ja) キャパシタおよびその製造方法、半導体装置
JPH03152929A (ja) 半導体装置およびその製造方法
TWI923571B (zh) 在基板之表面上形成介電材料之方法、半導體結構、半導體構件、及反應器系統
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
KR100685636B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100444303B1 (ko) 반도체소자의 캐패시터 형성방법
JPH0329345A (ja) 半導体装置およびその製造方法
JP3875906B2 (ja) アモルファス金属酸化膜の製造方法
JP2001127060A (ja) 絶縁膜の作製方法
KR100521416B1 (ko) 하프늄나이트라이드를 하부전극으로 이용하는 캐패시터 및그 제조 방법