JPH0329345A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0329345A JPH0329345A JP16354789A JP16354789A JPH0329345A JP H0329345 A JPH0329345 A JP H0329345A JP 16354789 A JP16354789 A JP 16354789A JP 16354789 A JP16354789 A JP 16354789A JP H0329345 A JPH0329345 A JP H0329345A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- layer
- insulating layer
- film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野〕
この発明は、半導体装置およびその製造方法に関し、特
にその間に絶縁層を介して形成された複数の導電層から
なる配線構造を有する半導体装置およびその製造方法に
関するものである。
にその間に絶縁層を介して形成された複数の導電層から
なる配線構造を有する半導体装置およびその製造方法に
関するものである。
[従来の技術]
第3図は、従来の半導体装置における配線構造の一例を
示す部分断面図である。図において、シリコン等の半導
体基板1の上には第1の絶縁膜2が形成されている。こ
の第1の絶縁膜2の上には、互いに所定の間隔を隔てて
第1の配線層3が形成されている。第1の配線層3を覆
うように、第1の絶縁膜2の上には第2の絶縁膜4が形
成されている。この第2の絶縁膜4を介して、その上に
形成された第2の配線層5と、第1の配線層3とが互い
に絶縁されている。
示す部分断面図である。図において、シリコン等の半導
体基板1の上には第1の絶縁膜2が形成されている。こ
の第1の絶縁膜2の上には、互いに所定の間隔を隔てて
第1の配線層3が形成されている。第1の配線層3を覆
うように、第1の絶縁膜2の上には第2の絶縁膜4が形
成されている。この第2の絶縁膜4を介して、その上に
形成された第2の配線層5と、第1の配線層3とが互い
に絶縁されている。
第3図に示される従来の配線構造においては、第1の配
線層3の上に形成される第2の絶縁膜4には、その上に
形威される第2の配線層5のバタニングを良好にし、か
つ配線の信頼性を向上させるために、十分な平坦性が要
求される。以下、第3図に示される配線構造の製造方法
について、特に第2の絶縁膜4の形成に着目して説明す
る。
線層3の上に形成される第2の絶縁膜4には、その上に
形威される第2の配線層5のバタニングを良好にし、か
つ配線の信頼性を向上させるために、十分な平坦性が要
求される。以下、第3図に示される配線構造の製造方法
について、特に第2の絶縁膜4の形成に着目して説明す
る。
第4A図〜第4D図は、上記の配線構造の形成を工程順
に示す部分断面図である。なお、第1の配線層3および
第2の配線層5には、アルミニウム、高融点金属等の金
属配線層、高融点金属シリサイド配線層、多結晶シリコ
ン配線層等が用いられるが、ここでは、第1の配線層3
および第2の配線層5がアルミニウム配線層である場合
について説明する。
に示す部分断面図である。なお、第1の配線層3および
第2の配線層5には、アルミニウム、高融点金属等の金
属配線層、高融点金属シリサイド配線層、多結晶シリコ
ン配線層等が用いられるが、ここでは、第1の配線層3
および第2の配線層5がアルミニウム配線層である場合
について説明する。
第4A図を参照して、半導体基板1の上に形成された第
1の絶縁膜2の上には、第1の配線層3が形成される。
1の絶縁膜2の上には、第1の配線層3が形成される。
次に、第4B図を参照して、第1の配線層3の上には、
たとえば、シラン(SiH4)と、酸素(02)あるい
は亜酸化窒素(N20)を用いて、300〜450℃の
膜堆積温度において熱CVD法やプラズマCVD法によ
り、シリコン酸化膜11が惟積される。
たとえば、シラン(SiH4)と、酸素(02)あるい
は亜酸化窒素(N20)を用いて、300〜450℃の
膜堆積温度において熱CVD法やプラズマCVD法によ
り、シリコン酸化膜11が惟積される。
第4C図を参照して、シリコン酸化膜11の上には、シ
ラノール(S i (OH) 4 )等を主成分とす
る無機塗布絶縁膜12が塗布される。その後、400℃
以上の温度でベーキング処理が施されることにより、そ
の表面が平坦化される。
ラノール(S i (OH) 4 )等を主成分とす
る無機塗布絶縁膜12が塗布される。その後、400℃
以上の温度でベーキング処理が施されることにより、そ
の表面が平坦化される。
第4D図を参照して、第4B図で示された方法と同様の
方法によりシリコン酸化膜13が無機塗布絶縁膜12の
上に堆積される。
方法によりシリコン酸化膜13が無機塗布絶縁膜12の
上に堆積される。
最後に、シリコン酸化膜11.13と無機塗布絶縁膜1
2とからなる第2の絶縁膜4の上には、第2の配線層5
として、たとえば、アルミニウム配線層が形成される。
2とからなる第2の絶縁膜4の上には、第2の配線層5
として、たとえば、アルミニウム配線層が形成される。
このようにして、第3図に示される配線構造が完成する
。
。
[発明が解決しようとする課題]
従来の配線構造における第2の絶縁膜4を、上述の方法
によって形成する場合、以下のような問題点があった。
によって形成する場合、以下のような問題点があった。
配線の微細化に伴ない、配線間隔が狭くなる。
この配線間隔がサブミクロン・オーダになると、配線層
間に堆積される無機塗布絶縁膜12の厚みtoが大きく
なる。そのため、後工程においてベーキング処理が施さ
れると、第5図に示されるように塗布絶縁膜12にクラ
ック14が発生する。
間に堆積される無機塗布絶縁膜12の厚みtoが大きく
なる。そのため、後工程においてベーキング処理が施さ
れると、第5図に示されるように塗布絶縁膜12にクラ
ック14が発生する。
これは、聖布絶縁膜12がベーキング処理の工程におい
て急激な体積収縮を伴なうことに起因する。
て急激な体積収縮を伴なうことに起因する。
たと.えば、シラノール(S i (OH) 4 1
等を主成分とする塗布絶縁膜12の場合、その厚みt
。
等を主成分とする塗布絶縁膜12の場合、その厚みt
。
が0. 5μm以上になるとクラック14が発生しや
すくなる。
すくなる。
このように、塗布絶縁膜12にクラック14が生ずると
、その上にシリコン酸化膜13が堆積されても、塗布絶
縁膜12の形状がシリコン酸化膜13に反映され、第2
の配線層5のバターニングが阻害される。第6図に示す
ように、クラック14が発生した部分においてステップ
・カバレッジが悪くなるために、第2の配線層5が断線
することになる。このように第2の絶縁層に発生したク
ラックが配線の信頼性に重大な影響を及ぼす。
、その上にシリコン酸化膜13が堆積されても、塗布絶
縁膜12の形状がシリコン酸化膜13に反映され、第2
の配線層5のバターニングが阻害される。第6図に示す
ように、クラック14が発生した部分においてステップ
・カバレッジが悪くなるために、第2の配線層5が断線
することになる。このように第2の絶縁層に発生したク
ラックが配線の信頼性に重大な影響を及ぼす。
そこで、このような塗布絶縁812の欠点を解消する方
法として、化学的気相薄膜成長法(Chemical
Vapor Deposition;以下、CVD
法と略する。)によって形威した絶縁膜のみで平坦化を
図るという試みがある。
法として、化学的気相薄膜成長法(Chemical
Vapor Deposition;以下、CVD
法と略する。)によって形威した絶縁膜のみで平坦化を
図るという試みがある。
その1つとして、有機シラン、たとえば、TEOS
((tetraethylorthosilicate
, テトラエトキシシラン;Si(OC2Hs)a)と
酸素を用い、300〜450℃の膜堆積温度でプラズマ
CVD法により堆積されるシリコン酸化膜が平坦化のた
めに用いられる。また、もう1つの例として、同様にT
EOS等の有機シランとオゾン(O,)を用い、300
〜450℃の膜堆積温度で熱CVD法により堆積される
シリコン酸化膜が平坦化のために用いられる。
((tetraethylorthosilicate
, テトラエトキシシラン;Si(OC2Hs)a)と
酸素を用い、300〜450℃の膜堆積温度でプラズマ
CVD法により堆積されるシリコン酸化膜が平坦化のた
めに用いられる。また、もう1つの例として、同様にT
EOS等の有機シランとオゾン(O,)を用い、300
〜450℃の膜堆積温度で熱CVD法により堆積される
シリコン酸化膜が平坦化のために用いられる。
上記のシリコン酸化膜は、いずれも有機シランを用いる
ことにより化学気相反応時の基板表面における反応の割
合が増加するので、従来のシラン(SiH,)を用いた
場合に比べて、ステップ・カバレッジに優れたシリコン
酸化膜となる。
ことにより化学気相反応時の基板表面における反応の割
合が増加するので、従来のシラン(SiH,)を用いた
場合に比べて、ステップ・カバレッジに優れたシリコン
酸化膜となる。
しかしながら、前者のTEOS十02系プラズマCVD
●シリコン酸化膜(TEOS+02系酸化膜と称する。
●シリコン酸化膜(TEOS+02系酸化膜と称する。
)21は、m7B図に示されるように、従来のシラン(
S iH4 )を用いたシリコン酸化膜20(第7A
図)に比べると、ステップ・カバレッジは良好であるが
、サブミクOン・オーダの配線間を埋め込んで平坦化す
ることはできない。これは、プラズマCVD法による膜
であるため、プラズマ中における化学気相反応の割合が
比較的多いからである。したがって、配線間隔の狭い部
分では、第7B図に示すように空洞22が生じてしまう
。
S iH4 )を用いたシリコン酸化膜20(第7A
図)に比べると、ステップ・カバレッジは良好であるが
、サブミクOン・オーダの配線間を埋め込んで平坦化す
ることはできない。これは、プラズマCVD法による膜
であるため、プラズマ中における化学気相反応の割合が
比較的多いからである。したがって、配線間隔の狭い部
分では、第7B図に示すように空洞22が生じてしまう
。
また、後者のTEOS+O,系熱CVD・シリコン酸化
膜(以下、TEOS+0,系酸化膜と称する。)23は
、第8図に示されるように、その膜厚が大きくなると、
クラック24が発生しやすい。これは、基板表面におけ
る化学気相反応(表面縮合化反応)が主であるため、非
常に良好なステップ・カバレッジを呈するが、膜厚が大
きくなると膜自体の収縮応力が働くことに起因する。
膜(以下、TEOS+0,系酸化膜と称する。)23は
、第8図に示されるように、その膜厚が大きくなると、
クラック24が発生しやすい。これは、基板表面におけ
る化学気相反応(表面縮合化反応)が主であるため、非
常に良好なステップ・カバレッジを呈するが、膜厚が大
きくなると膜自体の収縮応力が働くことに起因する。
そこで、この発明は、上記のような問題点を解消するた
めになされたもので、第1の配線層の上に形成される第
2の絶縁膜として、クラック耐性に優れ、かつ平坦性も
良好な絶縁層が形成される半導体装置およびその製造方
法を提供することを目的とする。
めになされたもので、第1の配線層の上に形成される第
2の絶縁膜として、クラック耐性に優れ、かつ平坦性も
良好な絶縁層が形成される半導体装置およびその製造方
法を提供することを目的とする。
【課題を解決するための手段コ
この発明に従った半導体装置は、半導体基板と、第1の
絶縁層と、第1の導電層と、第2の絶縁層と、第2の導
電層とを備える。第1の絶縁層は、半導体基板の主表面
上に形成されている。第1の導電層は、第1の絶縁層の
上に選択的に間隔を隔てて形成されている。第2の絶縁
層は、半導体基板と第1の導電層の上に形成されている
。第2の絶縁層は、第1のシリコン酸化物層と第2のシ
リコン酸化物層とが交互に積層されて形成されている。
絶縁層と、第1の導電層と、第2の絶縁層と、第2の導
電層とを備える。第1の絶縁層は、半導体基板の主表面
上に形成されている。第1の導電層は、第1の絶縁層の
上に選択的に間隔を隔てて形成されている。第2の絶縁
層は、半導体基板と第1の導電層の上に形成されている
。第2の絶縁層は、第1のシリコン酸化物層と第2のシ
リコン酸化物層とが交互に積層されて形成されている。
第1のシリコン酸゛化物層は、有機シランと酸素とを主
成分とする気相からプラズマ励起により化学気相薄膜成
長させられたものである。第2のシリコン酸化物層は、
有機シランとオゾンとを主成分とする気相から熱励起に
より化学気相薄膜成長させられたものである。第2の絶
縁層の上には第2の導電層が形成されている。第1のシ
リコン酸化物層および第2のシリコン酸化物層の各膜厚
は、500A以上200OA以下である。
成分とする気相からプラズマ励起により化学気相薄膜成
長させられたものである。第2のシリコン酸化物層は、
有機シランとオゾンとを主成分とする気相から熱励起に
より化学気相薄膜成長させられたものである。第2の絶
縁層の上には第2の導電層が形成されている。第1のシ
リコン酸化物層および第2のシリコン酸化物層の各膜厚
は、500A以上200OA以下である。
この発明に従った半導体装置の製造方法によれば、まず
、第1の絶縁層が半導体基板の主表面上に形成される。
、第1の絶縁層が半導体基板の主表面上に形成される。
第1の絶縁層の上には、第1の導電層が選択的に間隔を
隔てて形威される。半導体基板と第1の導電層の上には
、第2の絶縁層が形成される。第2の絶縁層は、第1の
シリコン酸化物層と第2のシリコン酸化物層とが交互に
積層されることによって形成される。第1のシリコン酸
化物層と第2のシリコン酸化物層とは、各膜厚が500
A以上200OA以下になるように、交互に積層される
。第2の絶縁層の上には、第2の導電層が形成される。
隔てて形威される。半導体基板と第1の導電層の上には
、第2の絶縁層が形成される。第2の絶縁層は、第1の
シリコン酸化物層と第2のシリコン酸化物層とが交互に
積層されることによって形成される。第1のシリコン酸
化物層と第2のシリコン酸化物層とは、各膜厚が500
A以上200OA以下になるように、交互に積層される
。第2の絶縁層の上には、第2の導電層が形成される。
[作用]
この発明においては、有機シランと酸素を用いたプラズ
マCVD・シリコン酸化膜である第1のシリコン酸化物
層の膜厚が2000A以下であるので、サブミクロン・
オーダの配線間隔の部分に第1のシリコン酸化物層を堆
積したとしても、第7B図に示されるような空洞22を
生じさせるほどの顕著なオーバ・ハング形状が生じない
。また、有機シランとオゾンとを用いた熱CVD・シリ
コン酸化膜である第2のシリコン酸化物層の膜厚が20
00A以下であるので、クラツク耐性について余裕が大
きい。また、サブミクロン●レベルの配線間隔の段差部
に第2のシリコン酸化物層が堆積されると、基板表面で
の化学気相反応(表面縮合化反応)により、その段差部
分の平坦化を図ることができる。
マCVD・シリコン酸化膜である第1のシリコン酸化物
層の膜厚が2000A以下であるので、サブミクロン・
オーダの配線間隔の部分に第1のシリコン酸化物層を堆
積したとしても、第7B図に示されるような空洞22を
生じさせるほどの顕著なオーバ・ハング形状が生じない
。また、有機シランとオゾンとを用いた熱CVD・シリ
コン酸化膜である第2のシリコン酸化物層の膜厚が20
00A以下であるので、クラツク耐性について余裕が大
きい。また、サブミクロン●レベルの配線間隔の段差部
に第2のシリコン酸化物層が堆積されると、基板表面で
の化学気相反応(表面縮合化反応)により、その段差部
分の平坦化を図ることができる。
また、第1のシリコン酸化物層と第2のシリコン酸化物
層の各膜厚を500A以上とするのは、生産性の観点か
ら作業能率の向上を図るためである。
層の各膜厚を500A以上とするのは、生産性の観点か
ら作業能率の向上を図るためである。
したがって、クラツク耐性に優れた第1のシリコン酸化
物層と、平坦性に優れた第2のシリコン酸化物層とが交
互に堆積された積層構造によって第2の絶縁層が形成さ
れるので、その上に形成される第2の導電層が安定して
バターニングされ、かつ第2の導電層からなる配線の信
頼性も向上する。
物層と、平坦性に優れた第2のシリコン酸化物層とが交
互に堆積された積層構造によって第2の絶縁層が形成さ
れるので、その上に形成される第2の導電層が安定して
バターニングされ、かつ第2の導電層からなる配線の信
頼性も向上する。
[実施例]
以下、この発明の一実施例を図について説明する。
第1図は、この発明に従った配線構造を示す部分断面図
である。図において、半導体基板1の上には第1の絶縁
膜2が形成されている。第1の絶縁膜2の上には互いに
間隔を隔てて第1の配線層3が形成されている。第1の
配線層3を覆うように、第1の絶縁膜2の上には第2の
絶縁膜100が堆積されている。第2の絶縁膜100は
、TEOS+02系酸化膜101,103,105,1
07と、TEOS+01系酸化膜102,104,10
6とからなる。第2の配線層108は、第2?絶縁膜1
00の上に形成されている。
である。図において、半導体基板1の上には第1の絶縁
膜2が形成されている。第1の絶縁膜2の上には互いに
間隔を隔てて第1の配線層3が形成されている。第1の
配線層3を覆うように、第1の絶縁膜2の上には第2の
絶縁膜100が堆積されている。第2の絶縁膜100は
、TEOS+02系酸化膜101,103,105,1
07と、TEOS+01系酸化膜102,104,10
6とからなる。第2の配線層108は、第2?絶縁膜1
00の上に形成されている。
次に、第1図に示される配線構造において特に第2の絶
縁膜の形成方法について説明する。第2A図〜第2F図
は、第1図に示された配線構造の形成方法を工程順に示
す部分断面図である。なお、第1の配線層3および第2
の配線層108がアルミニウム配線層の場合について説
明する。
縁膜の形成方法について説明する。第2A図〜第2F図
は、第1図に示された配線構造の形成方法を工程順に示
す部分断面図である。なお、第1の配線層3および第2
の配線層108がアルミニウム配線層の場合について説
明する。
まず、第2A図を参照して、シリコン等の半導体基板1
の上に形成された第1の絶縁膜2の上に互いに間隔を隔
てた第1の配線層3が形成される。
の上に形成された第1の絶縁膜2の上に互いに間隔を隔
てた第1の配線層3が形成される。
第2B図を参照して、第1の配線層3を覆うようにTE
OS+02系酸化膜101が形成される。
OS+02系酸化膜101が形成される。
この第1層目のシリコン酸化膜の形成は、TEOSと酸
素を用い、300〜450℃の膜堆積温度においてプラ
ズマCVD法によって行なわれる。
素を用い、300〜450℃の膜堆積温度においてプラ
ズマCVD法によって行なわれる。
このシリコン酸化膜は、クラック耐性に優れているが、
ステップ・カバレッジは十分ではない。
ステップ・カバレッジは十分ではない。
第9A図には、TEOS+0■系酸化膜101の膜厚t
,が200OA以下の場合が示されている。
,が200OA以下の場合が示されている。
第9B図に示すように、TEOS十02系酸化膜109
の膜厚t,が200OAを越えるほど大きくなると、第
1の配線層3間の段差部においてオーバハング110が
生じてしまう。そのため、サブミクロン・オーダの配線
間隔を有する第1の配線層3の上にTEOS+02系酸
化膜を形成する場合、その膜厚t,は200OA以下と
する必要がある。
の膜厚t,が200OAを越えるほど大きくなると、第
1の配線層3間の段差部においてオーバハング110が
生じてしまう。そのため、サブミクロン・オーダの配線
間隔を有する第1の配線層3の上にTEOS+02系酸
化膜を形成する場合、その膜厚t,は200OA以下と
する必要がある。
第2C図を参照して、TEOS十02系酸化膜101の
上に、第2層目のシリコン酸化膜としてTEOS+O,
系酸化膜102が堆積される。このシリコン酸化膜の形
成は、TEOSとオゾンとを用い、300〜450℃の
膜堆積温度において熱CVD法により行なわれる。
上に、第2層目のシリコン酸化膜としてTEOS+O,
系酸化膜102が堆積される。このシリコン酸化膜の形
成は、TEOSとオゾンとを用い、300〜450℃の
膜堆積温度において熱CVD法により行なわれる。
このシリコン酸化膜は、ステップ・カバレ・ソジについ
ては非常に優れているが、クラツク耐性に劣る。第10
A図には、TEOS+O,系酸化膜102の膜厚t2が
2000A以下の場合が示されている。第10B図に示
すように、TEOS十〇,系酸化膜111の膜厚t2が
2000Aを越えるほどに大きくなると、この膜自体の
収縮応力のためにクラック112が第1の配線層3の間
の段差部に発生してしまう。そのため、サブミクロン・
オーダの配線間隔を有する第1の配線層3間の段差部に
TEOS十〇,系酸化膜102を形成する場合、その膜
厚t2を平坦部において2000六以下とする必要があ
る。
ては非常に優れているが、クラツク耐性に劣る。第10
A図には、TEOS+O,系酸化膜102の膜厚t2が
2000A以下の場合が示されている。第10B図に示
すように、TEOS十〇,系酸化膜111の膜厚t2が
2000Aを越えるほどに大きくなると、この膜自体の
収縮応力のためにクラック112が第1の配線層3の間
の段差部に発生してしまう。そのため、サブミクロン・
オーダの配線間隔を有する第1の配線層3間の段差部に
TEOS十〇,系酸化膜102を形成する場合、その膜
厚t2を平坦部において2000六以下とする必要があ
る。
さらに、第2D図に示すように、第2B図に示された工
程と同様に、第3層目のシリコン酸化膜としてTEOS
+02系酸化膜103が、TEOS+0,系酸化膜10
2の上に堆積される。この場合も、上記と同様の理由に
より、そのシリコン酸化膜の膜厚を2000A以下とす
る。
程と同様に、第3層目のシリコン酸化膜としてTEOS
+02系酸化膜103が、TEOS+0,系酸化膜10
2の上に堆積される。この場合も、上記と同様の理由に
より、そのシリコン酸化膜の膜厚を2000A以下とす
る。
第2E図を参照して、第2C図に示される工程と同様に
、第4層目のシリコン酸化膜としてTEOS+O,系酸
化膜104が、TEOS+02系酸化膜103の上に堆
積される。この場合も、上記と同様の理由により、その
シリコン酸化膜の膜厚を平坦部において200OA以下
とする。
、第4層目のシリコン酸化膜としてTEOS+O,系酸
化膜104が、TEOS+02系酸化膜103の上に堆
積される。この場合も、上記と同様の理由により、その
シリコン酸化膜の膜厚を平坦部において200OA以下
とする。
第2F図に示すように、以下、同様にシリコン酸化膜を
繰返して堆積することにより、第5層目OTEOS+,
02系酸化膜105、第6層目のTEOS+O,系酸化
膜106および第7層目のTEOS+02系酸化膜10
7が順に形成される。
繰返して堆積することにより、第5層目OTEOS+,
02系酸化膜105、第6層目のTEOS+O,系酸化
膜106および第7層目のTEOS+02系酸化膜10
7が順に形成される。
このようにして、TEOS+’02系酸化膜101,1
03,105,107とTEOS+O,系酸化膜102
,104,106とが交互に積層された第2の絶縁膜1
00が形成される。
03,105,107とTEOS+O,系酸化膜102
,104,106とが交互に積層された第2の絶縁膜1
00が形成される。
最後に、第2の絶縁膜100の上に第2の配線層108
が形成される。これにより、第1図に示される配線構造
が完成する。
が形成される。これにより、第1図に示される配線構造
が完成する。
上述の工程において第2の絶縁膜の形成は、たとえば、
第11図に示される化学気相反応装置を用いて容易に行
なわれ得る。第11図を参照して、反応室チャンバ20
1の内部には、ガス分散ヘッド202と基板ホルダ20
4とが対向するように配置されている。基板ホルダ20
4の上には、絶縁膜が堆積されるべき半導体基板203
が載置されている。基板ホルダ204には、半導体基板
203を所望の温度に加熱するためのヒータ205が設
けられている。ガス分散ヘッド202には、?EOSガ
ス供給ラインバルブ206と、0■ガス曲給ラインバル
ブ207と、O,ガス供給ラインバルブ208とを介し
て、それぞれのガス供給ラインが接続されている。ガス
分散ヘッド202には、反応室チャンバ201の内部に
プラズマを発生させるために高周波電源209が接続さ
れている。この高周波電源209には、高周波電力のO
N/O F Fスイッチ210が設けられている。
第11図に示される化学気相反応装置を用いて容易に行
なわれ得る。第11図を参照して、反応室チャンバ20
1の内部には、ガス分散ヘッド202と基板ホルダ20
4とが対向するように配置されている。基板ホルダ20
4の上には、絶縁膜が堆積されるべき半導体基板203
が載置されている。基板ホルダ204には、半導体基板
203を所望の温度に加熱するためのヒータ205が設
けられている。ガス分散ヘッド202には、?EOSガ
ス供給ラインバルブ206と、0■ガス曲給ラインバル
ブ207と、O,ガス供給ラインバルブ208とを介し
て、それぞれのガス供給ラインが接続されている。ガス
分散ヘッド202には、反応室チャンバ201の内部に
プラズマを発生させるために高周波電源209が接続さ
れている。この高周波電源209には、高周波電力のO
N/O F Fスイッチ210が設けられている。
ガス分散ヘッド202に対向する基板ホルダ204は接
地電位に保たれている。反応室チャンバ201は、その
内部を所定の真空状態に保つために、矢印で示されるよ
うに真空排気系211に接続される。
地電位に保たれている。反応室チャンバ201は、その
内部を所定の真空状態に保つために、矢印で示されるよ
うに真空排気系211に接続される。
このような化学気相反応装置を用いて、半導体基板20
3が基板ホルダ204の上に置かれた後、所望の温度、
たとえば、300〜450℃まで加熱される。その後、
真空排気系211を用いて反応室チャンバ201の内部
が所望の真空度、たとえば、10−’Torr程度に達
するまで排気される。
3が基板ホルダ204の上に置かれた後、所望の温度、
たとえば、300〜450℃まで加熱される。その後、
真空排気系211を用いて反応室チャンバ201の内部
が所望の真空度、たとえば、10−’Torr程度に達
するまで排気される。
TEOS+02系酸化膜を堆積する場合には、TEOS
ガス供給ラインバルブ206と、02ガス供給ラインバ
ルブ207とが開かれる。TEOSガスと02ガスとが
、所定の流量でガス分散ヘッド202を介して反応室チ
ャンバ201の内部に10〜100To r r程度の
圧力下で供給される。この状態下において、高周波電力
ON/OFFスイッチ210をONにすることにより、
反応室チャンバ201の内部にプラズマが発生させられ
る。このプラズマ励起により半導体基板203の上にシ
リコン酸化膜が化学気相薄膜成長させられる。
ガス供給ラインバルブ206と、02ガス供給ラインバ
ルブ207とが開かれる。TEOSガスと02ガスとが
、所定の流量でガス分散ヘッド202を介して反応室チ
ャンバ201の内部に10〜100To r r程度の
圧力下で供給される。この状態下において、高周波電力
ON/OFFスイッチ210をONにすることにより、
反応室チャンバ201の内部にプラズマが発生させられ
る。このプラズマ励起により半導体基板203の上にシ
リコン酸化膜が化学気相薄膜成長させられる。
また、TEOS十〇,系酸化膜を堆積する場合には、高
周波電力ON/OFFスイッチ210がOFFSO2ガ
ス供給ラインバルブ207が閉状態にされた後に、O,
ガス供給ラインバルブ208が開かれる。ガス分散ヘッ
ド202を介して反応室チャンバ201の内部に、10
〜100Torr程度の圧力下において、所定の流量の
ガス、たとえば、10000 〜50000ppmのO
,を含む02ガスが供給される。これにより、半導体基
板203の表面上において熱励起による化学気相反応が
起こり、シリコン酸化膜が堆積される。
周波電力ON/OFFスイッチ210がOFFSO2ガ
ス供給ラインバルブ207が閉状態にされた後に、O,
ガス供給ラインバルブ208が開かれる。ガス分散ヘッ
ド202を介して反応室チャンバ201の内部に、10
〜100Torr程度の圧力下において、所定の流量の
ガス、たとえば、10000 〜50000ppmのO
,を含む02ガスが供給される。これにより、半導体基
板203の表面上において熱励起による化学気相反応が
起こり、シリコン酸化膜が堆積される。
TEOS+02系酸化膜とTEOS+0,系酸化膜とを
同一の反応室内で連続的に交互に繰返して惟積するため
には、上述の操作を交互に繰返せばよい。したがって、
第11図に示される化学気相反応装置を用いれば、この
発明に従った2種類のシリコン酸化膜を容易に交互に堆
積することが可能となる。
同一の反応室内で連続的に交互に繰返して惟積するため
には、上述の操作を交互に繰返せばよい。したがって、
第11図に示される化学気相反応装置を用いれば、この
発明に従った2種類のシリコン酸化膜を容易に交互に堆
積することが可能となる。
なお、上記実施例においては、第2の絶縁膜100の最
下層および最上層が、共にTEOS+02系酸化膜の場
合を示している。しかしながら、本発明の目的とすると
ころは、200OA以下の膜厚を有する2種類のシリコ
ン酸化膜を交互に堆積することであり、その最下層およ
び最上層のいずれか、あるいは両者がTEOS+0,系
酸化膜であっても、同様の効果を奏する。
下層および最上層が、共にTEOS+02系酸化膜の場
合を示している。しかしながら、本発明の目的とすると
ころは、200OA以下の膜厚を有する2種類のシリコ
ン酸化膜を交互に堆積することであり、その最下層およ
び最上層のいずれか、あるいは両者がTEOS+0,系
酸化膜であっても、同様の効果を奏する。
また、上記実施例においては、TEOS+02系酸化膜
とTEOS+O,系酸化膜とを交互に堆積することによ
り、第2の絶縁膜のすべてを形成する場合について述べ
ている。しかしながら、第2の絶縁膜の平坦性をさらに
良くする目的で、上記2種類のシリコン酸化膜からなる
絶縁膜と、塗布絶縁膜とを組合わせたり、あるいは上記
2種類のシリコン酸化膜からなる絶縁膜を堆積した後に
反応性イオン・エッチングやスバッタ・エッチング等を
用いてエッチバックを行なっても同様の効果を奏する。
とTEOS+O,系酸化膜とを交互に堆積することによ
り、第2の絶縁膜のすべてを形成する場合について述べ
ている。しかしながら、第2の絶縁膜の平坦性をさらに
良くする目的で、上記2種類のシリコン酸化膜からなる
絶縁膜と、塗布絶縁膜とを組合わせたり、あるいは上記
2種類のシリコン酸化膜からなる絶縁膜を堆積した後に
反応性イオン・エッチングやスバッタ・エッチング等を
用いてエッチバックを行なっても同様の効果を奏する。
さらに、上記実施例においては、有機シランの一例とし
て、TEOSを用いた場合を示している。
て、TEOSを用いた場合を示している。
しかしながら、他の有機シラン、たとえば、Si(OC
R,), [テトラメトキシシラン]、Si(OiC
3H7)* [テトライソプロポキシシラン]、 (
t C4 Hs 02 ) S L (OOC
CH3 )2 [DADBS, ジターシャリブトキ
シアセト牛シシラン]などの有機シランを用いても同様
の効果を奏する。
R,), [テトラメトキシシラン]、Si(OiC
3H7)* [テトライソプロポキシシラン]、 (
t C4 Hs 02 ) S L (OOC
CH3 )2 [DADBS, ジターシャリブトキ
シアセト牛シシラン]などの有機シランを用いても同様
の効果を奏する。
上記実施例においては、有機シランと酸素あるいはオゾ
ンのみを用いて、膜形成を行なう場合について述べてい
る。これらのガスを主成分とし、膜のクラック耐性をさ
らに向上させる目的で、リン(P)やボロン(B)等の
不純物をシリコン酸化膜中にドーピングする手段として
、P(OC2Hs )a [TMP, トリメチル
フォスフォラス]、B (OC2 Hs),Dリメチル
ボロン]等を添加した場合でも同様の効果を奏する。
ンのみを用いて、膜形成を行なう場合について述べてい
る。これらのガスを主成分とし、膜のクラック耐性をさ
らに向上させる目的で、リン(P)やボロン(B)等の
不純物をシリコン酸化膜中にドーピングする手段として
、P(OC2Hs )a [TMP, トリメチル
フォスフォラス]、B (OC2 Hs),Dリメチル
ボロン]等を添加した場合でも同様の効果を奏する。
上記実施例においては、第1の配線層、第2の配線層が
アルミニウム配線層の場合について述べたが、それらの
配線層が高融点金属(W,Mo,Tiなど)からなる金
屈配線層、高融点金属シリサイド(WS t2、MoS
i2 、Ti S i2など)配線層、多結晶シリコ
ン配線層であっても同様の効果を奏する。
アルミニウム配線層の場合について述べたが、それらの
配線層が高融点金属(W,Mo,Tiなど)からなる金
屈配線層、高融点金属シリサイド(WS t2、MoS
i2 、Ti S i2など)配線層、多結晶シリコ
ン配線層であっても同様の効果を奏する。
[発明の効果]
以上のように、この発明によれば、ステップ・カバレッ
ジは十分ではなく、クラック耐性に優れる第1のシリコ
ン酸化物層と、ステップ・カバレッジは非常に良好であ
り、クラック耐性に劣る第2のシリコン酸化物層とを、
2 0 0 OA以下の比較的薄い膜厚で交互に繰返し
て堆積するようにしたので、クラック耐性と平坦性とを
兼備えた第2の絶縁層が形成され得る。したがって、こ
の第2の絶縁層の上に形成される第2の配線層のバター
ニングが安定になり、かつ配線の信頼性も向上する。そ
の結果、高い歩留りと高い信頼性を有する半導体装置が
提供され得る。
ジは十分ではなく、クラック耐性に優れる第1のシリコ
ン酸化物層と、ステップ・カバレッジは非常に良好であ
り、クラック耐性に劣る第2のシリコン酸化物層とを、
2 0 0 OA以下の比較的薄い膜厚で交互に繰返し
て堆積するようにしたので、クラック耐性と平坦性とを
兼備えた第2の絶縁層が形成され得る。したがって、こ
の第2の絶縁層の上に形成される第2の配線層のバター
ニングが安定になり、かつ配線の信頼性も向上する。そ
の結果、高い歩留りと高い信頼性を有する半導体装置が
提供され得る。
第1図は、この発明に従った半導体装置の配線構造の一
実施例を示す部分断面図である。 第2A図、第2B図、第2C図、第2D図、第2E図、
第2F図は、第1図に示された配線構逍において絶縁膜
の形成方法を工程順に示す部分所面図である。 第3図は、従来の半導体装置における配線構造を示す部
分断面図である。 第4A図、第4B図、第4C図、第4D図は、第3図に
示された従来の配線構造において絶縁膜の形成方法を工
程順に示す部分断面図である。 第5図、第6図は、従来の配線構造において塗布絶縁膜
の問題点を示す部分断面図である。 第7A図、第7B図は、従来の配線構造において、シラ
ンと亜酸化窒素を用いて形成されるシリコン酸化膜と、
TEOSと酸素を用いて形成されるシリコン酸化膜の問
題点を示す部分断面図である。 第8図は、従来の配線構造において、TEOSとオゾン
とを用いて形成されるシリコン酸化膜の問題点を示す部
分断面図である。 第9A図、第9B図は、TEOSと酸素とを用いて形威
されるシリコン酸化膜の膜厚の大小による相違を比較し
て示す部分断面図である。 第10A図、第10B図は、TEOSとオゾンとを用い
て形成されるシリコン酸化膜の膜厚の大小による相違を
比較して示す部分断面図である。 第11図は、この発明に従った配線構造における絶縁膜
の堆積方法を実施することが可能な化学気相反応装置の
一例を示す概略構成図である。 図において、1は半導体基板、2は第1の絶縁膜、3は
第1の配線層、100は第2の絶縁膜、101,IQ3
,105,107はTEOS+02系酸化膜、102,
104,106はTEOS十〇,系酸化膜、108は第
2の配線層である。 なお、各図中、同一符号は同一または相当部分を示す。
実施例を示す部分断面図である。 第2A図、第2B図、第2C図、第2D図、第2E図、
第2F図は、第1図に示された配線構逍において絶縁膜
の形成方法を工程順に示す部分所面図である。 第3図は、従来の半導体装置における配線構造を示す部
分断面図である。 第4A図、第4B図、第4C図、第4D図は、第3図に
示された従来の配線構造において絶縁膜の形成方法を工
程順に示す部分断面図である。 第5図、第6図は、従来の配線構造において塗布絶縁膜
の問題点を示す部分断面図である。 第7A図、第7B図は、従来の配線構造において、シラ
ンと亜酸化窒素を用いて形成されるシリコン酸化膜と、
TEOSと酸素を用いて形成されるシリコン酸化膜の問
題点を示す部分断面図である。 第8図は、従来の配線構造において、TEOSとオゾン
とを用いて形成されるシリコン酸化膜の問題点を示す部
分断面図である。 第9A図、第9B図は、TEOSと酸素とを用いて形威
されるシリコン酸化膜の膜厚の大小による相違を比較し
て示す部分断面図である。 第10A図、第10B図は、TEOSとオゾンとを用い
て形成されるシリコン酸化膜の膜厚の大小による相違を
比較して示す部分断面図である。 第11図は、この発明に従った配線構造における絶縁膜
の堆積方法を実施することが可能な化学気相反応装置の
一例を示す概略構成図である。 図において、1は半導体基板、2は第1の絶縁膜、3は
第1の配線層、100は第2の絶縁膜、101,IQ3
,105,107はTEOS+02系酸化膜、102,
104,106はTEOS十〇,系酸化膜、108は第
2の配線層である。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (2)
- (1)その間に絶縁層を介して形成された複数の導電層
からなる配線構造を有する半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の主表面上に形成された第1の絶縁層と
、 前記第1の絶縁層の上に選択的に間隔を隔てて形成され
た第1の導電層と、 前記半導体基板および前記第1の導電層の上に、有機シ
ランと酸素とを主成分とする気相からプラズマ励起によ
り化学気相薄膜成長させられた第1のシリコン酸化物層
と、有機シランとオゾンとを主成分とする気相から熱励
起により化学気相薄膜成長させられた第2のシリコン酸
化物層とが交互に積層された第2の絶縁層と、 前記第2の絶縁層の上に形成された第2の導電層とを備
え、 前記第1のシリコン酸化物層および前記第2のシリコン
酸化物層の各膜厚は、500Å以上2000Å以下であ
る、半導体装置。 - (2)その間に絶縁層を介して形成された複数の導電層
からなる配線構造を有する半導体装置の製造方法であっ
て、 半導体基板の主表面上に第1の絶縁層を形成する工程と
、 前記第1の絶縁層の上に選択的に間隔を隔てて第1の導
電層を形成する工程と、 前記半導体基板および前記第1の導電層の上に、有機シ
ランと酸素とを主成分とする気相からプラズマ励起によ
り化学気相薄膜成長させられた第1のシリコン酸化物層
と、有機シランとオゾンとを主成分とする気相から熱励
起により化学気相薄膜成長させられた第2のシリコン酸
化物層とを交互に積層して、第2の絶縁層を形成する工
程と、前記第2の絶縁層の上に第2の導電層を形成する
工程とを備え、 前記第1のシリコン酸化物層および前記第2のシリコン
酸化物層は、各膜厚が500Å以上2000Å以下にな
るように、交互に積層される、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16354789A JPH0760851B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16354789A JPH0760851B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0329345A true JPH0329345A (ja) | 1991-02-07 |
| JPH0760851B2 JPH0760851B2 (ja) | 1995-06-28 |
Family
ID=15775970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16354789A Expired - Lifetime JPH0760851B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760851B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243402A (ja) * | 1992-03-03 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-06-26 JP JP16354789A patent/JPH0760851B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243402A (ja) * | 1992-03-03 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0760851B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721156A (en) | Method of manufacturing a semiconductor device with a planarized integrated circuit | |
| JP3712356B2 (ja) | 成膜方法および半導体装置の製造方法 | |
| KR100292456B1 (ko) | 게르마늄도핑된bpsg박막형성방법및그장치 | |
| JPS6029295B2 (ja) | 非単結晶被膜形成法 | |
| JP2001168193A5 (ja) | ||
| JPH0786190A (ja) | 膜形成方法およびその形成装置 | |
| JPH0377660B2 (ja) | ||
| JPH04112531A (ja) | 容量絶縁膜の形成方法 | |
| EP1169733A1 (en) | Method for filling gaps on a semiconductor wafer | |
| JP2004523889A (ja) | 金属イオン拡散バリア層 | |
| US6372664B1 (en) | Crack resistant multi-layer dielectric layer and method for formation thereof | |
| JPH0329345A (ja) | 半導体装置およびその製造方法 | |
| JP2659600B2 (ja) | 半導体装置の製造方法 | |
| KR100400248B1 (ko) | 반도체소자의 배선 형성방법 | |
| JPH03120744A (ja) | 半導体装置およびその製造方法 | |
| JP3184013B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0258353A (ja) | 半導体装置 | |
| JPH0499049A (ja) | 半導体装置 | |
| JP3254207B2 (ja) | 絶縁膜の作製方法 | |
| JPH03152929A (ja) | 半導体装置およびその製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JPH0669200A (ja) | 半導体装置の製造方法 | |
| JPH03149818A (ja) | 半導体装置およびその製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPS6329521A (ja) | 被膜形成方法および装置 |