JPH03120825A - 半導体ウェーハ上のホウ素リンケイ酸ガラス複合層の形成方法 - Google Patents

半導体ウェーハ上のホウ素リンケイ酸ガラス複合層の形成方法

Info

Publication number
JPH03120825A
JPH03120825A JP2258755A JP25875590A JPH03120825A JP H03120825 A JPH03120825 A JP H03120825A JP 2258755 A JP2258755 A JP 2258755A JP 25875590 A JP25875590 A JP 25875590A JP H03120825 A JPH03120825 A JP H03120825A
Authority
JP
Japan
Prior art keywords
bpsg
gas
sccm
layer
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2258755A
Other languages
English (en)
Other versions
JP2505309B2 (ja
Inventor
Peter Wai Man Lee
ピーター　ワイ　マン　リー
David N K Wang
ディヴィッド　エヌ　ケイ　ワン
Makoto Nagashima
誠 永島
Kazuto Fukuma
福間　一人
Tatsuya Sato
辰哉 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH03120825A publication Critical patent/JPH03120825A/ja
Application granted granted Critical
Publication of JP2505309B2 publication Critical patent/JP2505309B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6534—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6924—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発駅は、半導体ウェーハプロセスに関する。
より詳しくは、本発明：ま半導体ウェーハ上へのホウ素
燐ケイ酸ガラス複合層の形成及び改良された形成方法に
関する。
ホウ素リンケイ酸ガラス（ＢＰＳＧ）は、半導体ウェー
ハに形成された集積回路構造の段のある表面に形成され
る絶縁層として使用されてきた。ＢＰＳＧは、融点が低
く、続いて層を加熱してガラスを流すことにより構造を
平坦化できるため、段のある表面に使用される。
半導体ウェーハ上の段のある表面にＢＰＳＧ層を形成す
るために、種々の方法が用いられてきた。シラン（ＳＩ
＋（４）をホウ素及び燐ドーピングＩ’；を料、例えば
トリメチルホスフェート（Ｔ！、ＩＰ）及びトリメチル
ボレート（ＴＭＢ）　　と共に用いるプラズマアシスト
化学蒸着（ＣＶＤ）方法が、過去において使用されてき
た。
しかしながら、そのような層を段のある表面、例えば狭
い空間しか空いていない隆起した配線又は狭いトレンチ
が形成された表面に形成すると、気泡（ｖｏｉｄ）が形
成されるという問題があった。
第１図は、従来のホウ素リンケイ酸層３０の形成を示し
ている。集積回路構造体１０は表面にトレンチ２４及び
隆起した配線２０、例えば金属線又はポリシリコン線を
有する。
そのような従来技術のＢＰＳＧ層３０が構造体の上に形
成される場合、ＢＰＳＧ層３０が、前記空間の底に成長
又は付着するより速く、近接した配線２００間の空間又
はトレンチ２４内の空間を含む前記空間の側壁に付着又
は成長し、その結果、前記空間が完全に充填される前に
、気泡、即ち未充填空間３４を空間内に残して、該空間
の最上部又はその近傍で狭くなると、狭い空隙で離れて
いる配線２０の間の空間又は狭いトレンチ２４内に、気
泡の形成が３４に示すように生じる。前記気泡は次のウ
ェーハのセクショニングの工程で２０００倍の顕微鏡で
観察することができる。
例えば上記に示したような、プラズマアシストＣＶＤシ
ラン方法をＶＬＳＩ集積回路構造体、例えば金属線の間
の空隙が約１．２μｍ以下である１メガビツトのＤＲＡ
Ｍに用いる場合、金属線の間の気泡を含まないのは、得
られたステップカバレージの約３０〜約５０％に過ぎな
い。
集積回路構造体の密度を増加させ、例えば４及び１６メ
ガビツトのＤ　ＲＡ　Ｍを形成する場合には、そのよう
なプラズマアシストＣＶＤシランプロセスにより形成さ
れるＢＰＳＧ層のステップカバレージは許容され得ない
。このため、改良された方法が、細かいピッチの配線又
は高いアスペクト比の溝を有する、例えば配線又はトレ
ンチの側壁の間の幅が０．５〜１μｍである段のあるウ
ェーハ上へＢＰＳＧ絶縁層を形成するために開発された
。
そのような方法の一つに、シリコン源としてのテトラエ
チルオルトケイ酸（ＴＥＣＩＳ）を、０３、及びホウ素
及びリンドーパントと共に用いてＢＰＳＧ層を形成する
プラズマアシストＣＶＤ方法がある。この方法は良好な
ステップカバレージををするが、結果的には、４メガビ
ツトのＤＲＡＭに見られるような約０゜８〜１μｍの空
間を有する配線に、約７０％ボイドフリーカバレージが
得られるに過ぎない。
ケイ素源としてのテトラエチルオルトシリケートを用い
、プラズマを用いず、そして６０Ｔｏｒｒ〜大気圧（７
６０Ｔｏｒｒ）の圧力を用いるＣＶＤ方法も、ＢＰＳＧ
層の付着のために開発されている。この方法を用いると
、０．５μｍの狭さで隔置した配線上に１００％ボイド
フリーのステップカバレージが得られる。典型的には、
非プラズマアシスト方法を用いてのＢＰＳＧ層の形成は
、さらにＣＶＤで形成したＢＰＳＧ層を約７００℃の温
度で高密度化し、続いてウェーハを洗浄するための、ウ
ェットエンチング工程、及び最後に該構造体を平坦化す
るための最終的な高温フロー工程を含む。
しかしながら、高密度化工程は時間がかかり、望ましく
ない粒子を発生し、一方、ウェットエツチング工程は、
ＢＰＳＧ層からホウ素が（優先的に押出され、そして段
又は溝の側壁を攻撃する。さらに、この従来技術により
形成されたＢＰＳＧ層は高い引張り強さを有し、このた
め層内に亀裂が生じる。この方法により形成されたＢＰ
ＳＧ層は、吸湿性であり、層に吸収された水分により、
ガラス中のドーパントであるホウ素の８２０３への転化
が起こる可能性があり、又はホウ素のホウ酸への再結晶
が生じる結果となりうる。
段のある半導体ウェーハの表面上に形成されたＢＰＳＧ
層、近接して隔置された隆起した配線の間の部分及び／
又はアスペクト比の高いトレンチに付着するため、気泡
がＢＰＳＧ層に生じず、そしてＢＰＳＧ層の表面が吸湿
性でない半導体ウェーノ＼の段のある表面に形成された
ＢＰＳＧ層、その改良された製造方法に対する要望があ
る。他の方法では、構造を平坦化するためにガラスを流
す能力に影響を及ぼしつる層からのホウ素の損失が起こ
る。
従って、本発明の目的は、ウェーハの近接して隔置され
たウェーハの隆起部分の間の領域に気泡がなく　、ＢＰ
ＳＧ層からのホウ素の損失を低減するために吸湿性でな
い表面を有することを特徴とする半導体ウェーハの段の
ある表面上への複合ＢＰＳＧ層を提供することにある。
本発明の別の目的は、ウェーハの近接して隔置された隆
起部分の間の領域に実質的にボイドのないＢＰＳＧ層を
形成するＣ　Ｖ　ＤＴＥＯ３蒸着を含む第一の工程、並
びに吸湿性がなく　、ＢＰＳＧ層からのホウ素の損失が
低減された表面を有するＢＰＳ＆キャップ層を形成する
Ｃ　Ｖ　ＤＴＥＯ３層へのプラズマアシストＴＥＯ３付
着を含む第二の工程により、半導体ウェーハの段のある
表面に複合ＢＰＳＧ層を提供することにある。
本発明のさらにべつの目的は、近接して隔置したウェー
ハの隆起部分の間の領域に、実質的に気泡を含まない、
所望の厚さの複合ＢＰＳＧ層の約３０〜９５％の第一の
ＢＰＳＧ層を形成するためのＣＶＤＴＥＯ３付着を含む
第一の工程、並びに吸湿性がなく、ＢＰＳＧ層からのホ
ウ素の損失が低減されたＢＰＳＧ層表面を形成する結果
となる、所望の厚さの複合ＢＰＳＧ層の約５％〜約２０
％の所望の厚さのＢＰＳＧキャップ層を形成するための
ＣＶ　ＤＴＥＯ３層上へのプラズマアシストＴＥＯ５蒸
着を含む第二の工程により、半導体ウェーハの段のある
表面に複合ＢＰＳＧ層を提供することにある。
本発明のさらに別の目的は、第一のＢＰＳＧ層を形成す
るためのＣＶ　ＤＴＥＯ３蒸着を含む第一の工程、並び
にＢＰＳＧＯＣＶ　ＤＴＥＯ３層へのＢＰＳＧのキャッ
プ層ノプラズマアシストＴＥＯ３付着を含む第二工程に
より、近接して隔置したウェーハの隆起部分の間の領域
に気泡を形成する結果とならず、吸湿性でなく、ＢＰＳ
Ｇ層からのホウ素の損失が低減されるＢＰＳＧ層の表面
を形成する結果となる半導体ウェーハの段のある表面に
複合ＢＰＳＧ層を付着させるための改良された方法を提
供することにある。
本発明のこれらの及び他の目的は、下記の記載及び添付
の図面から明らかである。
第１図は、近接して隔置された隆起した配線及び高いア
スペクト比の溝により形成された段のある表面を有する
半導体ウェーハを表す従来技術の構造、並びに隆起した
配線の間の空間及び溝に形成されたボイドを有するＢＰ
ＳＧの平滑化層を示す垂直横断面図であり、 第２図は、ＣＶ　ＤＴＥＯ３付着により形成されたボイ
ドのないＢＰＳＧ層及びプラズマアシストＣＶＤＴ巳口
Ｓ付着により形成されたＢＰＳＧのキャップ層を含む本
発明の複合ＢＰＳＧ層を示す段のある表面を有する半導
体ウェーハの垂直横断面図である。
本発明の方法の一例を下記に示す。
本発明によると、複合ＢＰＳＧ絶縁及び平坦化層が、新
規な２工程方法により半導体ウェーハの段のある表面に
形成される。複合ＢＰＳＧ層は、確認しろるボイドがな
く、そして次のエツチング工程におけるホウ素の損失に
対して抵抗性のある表面を有することを特徴とする。
２工程付着方法は、第２図に示すように、リン及びホウ
素ドーパントのガス源並びにシリコン源としてのテトラ
エチルオルトシリケート（ＴＥＯＳ）を用いてボイドフ
リーのＢＰＳＧ層４０全４０するための第一の工程、並
びに非吸湿性で、次のエツチングにおいてホウ素の損失
に抵抗性のある表面を有するＢＰＳＧキャップ層を提供
するために、再びリン及びホウ素ドーパントのガス源並
びにシリコン源としてのＴＥＯＳを用いるプラズマアシ
ストＣＶＤ付着方法によりＢＰＳＧのキャップ層５０を
形成する第二の工程を含む。
本明細書において、“半導体ウェーハの段のある表面”
の用語；は、ウェーハ表面上の隆起した配線の及び形成
された溝、特に高いアスペクト比を有する溝、即ち深さ
の幅に対する比が１より大きい溝を有するウェーハ表面
のような構造を含むことを意味する。本明細書において
、“ウェーハの隆起部分″のような表現は、ウェーハに
形成された隆起した配線並びに狭い溝の側壁の両方を含
む表面の形状を意味する。
第一の付着工程のためには、半導体ウェーハを減圧蒸着
装置、例えばＡｐｐｌｉｅｄ　Ｍａｔｅｒｉａｌｓ、　
Ｉｎｃから得られる５０００５ｅｒｉｅｓ　Ｓｙｓｔｅ
ｍ　　の’ＣＶ　Ｄ室の支持台、即ちサセプタ上に置く
。ウェーハ及びサセプタを約３９０℃〜約６００℃の範
囲の温度、好ましくは約３９０℃〜約４９９℃の範囲の
温度に加熱し、その後付着の間この温度範囲に維持する
。
室内は付着の間、約４０Ｔｏｒｒ〜約７６０Ｔｏｒｒの
範囲の圧力に維持する。
その後、１種類又はそれ以上のホウ素ガス源、１種類又
はそれ以上のリンガス源、及びシリコンガス源としての
テトラエチルオルトシリケート（ＴＥＯＳ）を含む気体
混合物を付着室内に入れる。キャリヤーガス、例えばア
ルゴン、窒素又はヘリウムをガス混合物内に存在させて
もよい。
ホウ素及びリンガス源は、各々ホウ素又はリン、並びに
ガラス付着に影響しない他の材料を含む気体を含んでい
てもよく、分解し、特定の圧力下、処理温度の範囲でＴ
［ＥＯ３及び０３の双方と反応しうるガスを生成するこ
とができる。好丈しくは、そのようなホウ素及びリンの
ガス源は、有機ホウ素含有及びリン含有ガスであること
ができ、これは付着温度で、残りの蒸発するガス成分の
残りと共に分解して、室内を減圧に維持するために使用
される減圧ポンプシステムにより除去されうる。
そのようなホウ素及びリンガス源の例としては、トリエ
チルホスフィン（ＴＥＰ）、トリメチルホフフェート（
ＴＭＰ）　　　トリメチルボレート（ＴＭＢ）、（トリ
メチルシリル）ホスフェ−）、（）リンチルシリル）ボ
レート、及びそれるの混合物が挙げられる。
しかしながら、ホウ素又はリンガス源は有機化合物であ
る必要はないことに留意すべきである。
しかし、使用される１種類又はそれ以上のホウ素及び／
又はリン含有化合物は、ＴＥＯＳの分解前に０３と反応
しうる程に反応性であってはならない。従って、化合物
が０３及びＴＥＯＳの分解生成物の両方と反応性である
ことが要求される。上記で挙げたようなホウ素及び／又
はリン含有有機化合物は、特定の反応条件下で０３及び
ＴＥＤＳ分解生成物の両方との所望の反応が可能になる
ように、特定の反応条件下で充分にゆっくり分解する。
ホウ素及びリンドーパントのガス源は、適当な非反応性
キャリヤーガス、例えばアルゴン又はヘリウムと混合さ
れうる。そのようなキャリヤーガス／ガスドーパント源
混合物中のホウ素及びリンのガス源の量は、ドーパント
／キャリヤーガス混合物の約２〜１００重畳％の範囲で
あってよく、残部にキャリヤーガスを含む。本発明にお
いて、いくつかの揮発性の有機ドーパント源は、そのよ
うなキャリヤーガスの使用が不必要であることに留意す
べきである。
ホウ素ガス源（又はキャリヤーガスとの混合物）は、Ｃ
ＶＤ付着室内に、約１０〜約３０００標準立法センチメ
ートル／分（ｓｃｃ＋ｒ＋　）の範囲の流速で流入され
、そしてリンガス源（又はキャリヤーガスとの混合物）
は、約１０〜約３０００ｓｃｃｍの速度で室内に流入さ
れる。
酸素ガス源は、種々の酸素含有ガス、例えば０□、０３
、Ｈ２０□、及びそれらの混合物を含みうる。好ましく
は、酸素ガス源は、０３を少なくとも１容量％含み、残
部が０２である酸素含有ガスの混合物を含みうる。酸素
ガス源は、ヘリウム、アルゴン又は窒素のようなキャリ
ヤーガスをも含みうる。しかしながら、そのような混合
物の少なくとも１０容量％の酸素含有ガスが含まれなけ
ればならない。
酸素ガス源は約５００〜約１００００ｓｃｃｍの範囲の
速度で真空蒸着室に流入される。
前記で論じたように、テトラエチルオルトシリケートか
らなるシリコン源は、ＢＰＳＧの実質的にボイドを含ま
ない層の形成を確実にする。テトラエチルオルトシリケ
ートは、通常、アルゴン又はヘリウムのような不活性キ
ャリヤーガス、又は酸素含有キャリヤーガスと混合され
る。テトラエチルオルトシリケートとキャリヤーガスの
比は、テトラエチルオルトシリケートが約０．１容量％
〜約２０容量％となる比であるべきである。テトラエチ
ルオルトシリケート／キ丁リヤーガス混合物の付着室へ
の流速は、約１００〜約１００００ｓｃｃｍの範囲であ
りうる。
Ｔ巳Ｏ８と０３の比は、約１：１００〜約２：１であっ
てよく、しかしながら典型的には約１：２でありうる。
もっとも高い付着率を得るための、ガス反応体の蒸着室
内への最適な総流量は、付着方法に使用される特定の真
空装置の形状及び配置により幾分変化する。流速が高す
ぎると、室内でのガスの残留時間が反応するには短すぎ
るため、付着率は低くなる。一方、流速が遅すぎると、
ドープされたガラスが、集積回路構造が形成されたシリ
コンウェーハ上よりも、真空室のほかの部分で反応して
付着する結果となる。通常は、ガスの真空室への総流量
は約６５０ｓｃｃｍ〜約２００００ｓｃｃｍの範囲であ
る。
例えば、Ａｐｐｌｉｅｄ　Ｍａｔｅｒｉａｌｓ、　Ｉｎ
ｃから得られる５　０００５ｅｒｉｅｓ真空装置の付着
室を用いて、約１０００ｓｃｃｍの流速のＴＥＯ３含宥
ガス、約２０００ｓｃｃｍの０３含有ガス、及び各々約
５０ｓｃｃｍのホウ素及びリンドーパントガス源により
、少なくとも約１００〜約分の付着率を提供することが
見畠された。
従って、本発明によると、最初のＣＶＤ蒸着工程におい
て所望の厚さのＢＰＳＧ層の合計の約８０％〜約９５％
が付着し、下記に示す第二の付着工程において残りの厚
さの５％〜２０％が形成されることが可能となるように
調整されうる。
この第二の付着工程は、付着の間、ウェーハを載置した
サセプタと、ガスを室内へ流入させるフェースプレート
、即ち“シャワーヘッドの間にプラズマを発生させるこ
とを除いては、温度、圧力、ガス組成、及び流速に関し
て、最初の付着工程と同じ条件下で実施される。プラズ
マアシストＣＶＤ付着中のプラズマの電力レベルは、約
２５〜約５００ワットの範囲であってよく、好ましくま
約５０〜約２００ワットの範囲である。
この第二の付着工程により、非孔性且つ非吸湿性のＢＰ
ＳＧキャップ層がＣＶＤ形成りＰＳＧ層上に形成され、
このキャップ層は前記構造体を平坦化するための新たに
形成されたＢＰＳＧ層の加熱前に、ＢＰＳＧ層表面から
他の金属のような不純物を除去するための続いてのウェ
ットエツチング工程の間、ガラス中のホウ素ドーパント
の流出に抵抗しうる。
本発明の技術をさらに説明するために、予め形成された
ポリシリコンの隆起パターンを有するシリコンウェーハ
を、約５００Ｔｏｒｒの真空下で、約３９０℃に加熱さ
れるＡｐｐｌｉｅｄ　Ｍａｔｅｒｉａｌｓ　　５０００
Ｓｅｒ　ｉｅｓ真空装百の真空付着室内に置いた。約１
１００ＯＳＣＣのＴＥＯＳ（４−ｉニル％のＴＥＯ３／
残部ヘリウム）、約２０００ｓｃｃｍの０３（８重量％
の０３／９２重量％の０２）、及び各々約２０ｓｃｃｍ
のトリエチルホスフィン及びトリメチルボレート（両方
のドーパント源はキャリヤーガスなしに使用される）か
らなるガス混合物を、約２分間−ウェーハ上に流して、
パターン化したシリコンウェーハ上に約０．８μｍのホ
ウ素リンケイ酸ガラス層を付着させた。
その後、プラズマを１００ワットの電力レベルで発生さ
せ、プロセスを０．１μｍのプラズマアシストＣＶＤホ
ウ素リンケイ酸ガラスキャップ層がＣＶＤ形成りＰＳＧ
層上に形成されるまでさらに２０秒間実施した。
その後、ウェーハを真空室から除去し、Ｈ２ＳＯ，：Ｈ
２０ｚ：［（ｚＯ溶液に１０分間浸漬することにより湿
式洗浄を行い、新たに形成されたＢＰＳＧ表面から不純
物を除去した。その後、ウェーハを８５０℃に３０分間
加熱し、複合ＢＰＳＧ層を流動させてウェーハを平坦化
した。ウェーハ表面には、ＢＰＳＧ層に応力亀裂を示す
肉眼で確認される亀裂が生じる。その後、ウェーハを区
分けし、２０００倍の顕微鏡で、ＢＰＳＧのポリシリコ
ン線の間の領域に充填された部分の領域のボイドの存在
を調べた。ボイドの形跡は観察されなかった。さらに、
試験により、ガラスが充分に流れたことが示された。こ
れは、ホウ素がガラスから流出していないことを示す。
キャップ層の表面の水の存在をＦｏｕｒｉｅｒＴｒａｎ
ｓｆｏｒｍ　Ｉｎｆｒａｒｅｄ　５ｐｅｃｔｒｏｓｃｏ
ｐｙ　（ＦＴＩＲスペクトル）により調べた。得られた
水の形跡は認められなかった。その後、コーティングさ
れたウェーハを数日間周囲条件に暴露し、その後、表面
を再びＦＴＩＲスペクトルにより調べた。水の検出は認
めろれなかった。これは、キャップ層の吸湿性が低いこ
とを示す。
従って、本発明は単導体ウェーハ上にＢＰＳＧ層を形成
するための改良方法を提供し、該方法においては、実質
的にボイドを含まないＢＰＳＧ層が第一のＣＶＤ工程で
Ｏ５、ＴＥＯＳ．及びリン及びホウ素ドーパントのガス
混合物を用いて形成され、そしてプラズマアシストＣＶ
Ｄ方法を含む第二の付着工程で、非吸湿性でホウ素ドー
パントの流出が妨げられたＢＰＳＧのキャップ層が付着
される。
【図面の簡単な説明】
第１図は従来のＢＰＳＧ平滑化層が形成された半導体ウ
ェーハを示す垂直横断面図であり、第２図は本発明の複
合ＢＰＳＧ層が形成された半導体ウェーハの垂直横断面
図である。 １０・・・・・・集積回路構造体 ２０・・・・・・配線 ２４・・・・・・トレンチ ４０・・・・・・ＢＰＳＧ層 ５０・・・・・・キャップ層

Claims (20)

    【特許請求の範囲】
  1. （１）（ａ）真空室中、１種類又はそれ以上のホウ素ガ
    ス源、１種類又はそれ以上のリンガス源、酸素ガス源、
    及びシリコンガス源としてのテトラエチルオルトシリケ
    ートを含むガス混合物を用いて、半導体ウェーハ上にホ
    ウ素リンケイ酸ガラス（ＢＰＳＧ）の第一のＣＶＤベー
    ス層を付着させること、 （ｂ）真空室中、１種類又はそれ以上のリンガス源、酸
    素ガス源、及びシリコンのガス源としてのテトラエチル
    オルトシリケートを含むガス混合物を用いて、前記ＣＶ
    Ｄ層上に、ＢＰＳＧのプラズマアシストキャップ層を付
    着させること により、半導体ウェーハ上に形成されたＢＰＳＧの複合
    層。
  2. （２）前記複合層の厚さの約８０％〜約９５％が、前記
    第一のＣＶＤ付着工程において付着されたＣＶＤ−ＢＰ
    ＳＧ材料を含み、そして前記複合層の厚さの約５％〜約
    ２０％が、前記第二のプラズマアシストＣＶＤ付着工程
    中に付着されたプラズマアシストＣＶＤ−ＢＰＳＧ材料
    を含む請求項（１）記載の複合層。
  3. （３）（ａ）真空室中、１種類又はそれ以上のホウ素ガ
    ス源、１種類又はそれ以上のリンガス源、酸素ガス源、
    及びシリコンガス源としてのテトラエチルオルトシリケ
    ートを含むガス混合物を用いて、半導体ウェーハの段の
    ある表面上に第一のＢＰＳＧの第一のＣＶＤベース層を
    付着させること、及び （ｂ）真空室中、１種類又はそれ以上のリンガス源、酸
    素ガス源、及びシリコンのガス源としてのテトラエチル
    オルトシリケートを含むガス混合物を用いて、前記ＣＶ
    Ｄ層上に、ＢＰＳＧのプラズマアシストキャップ層を付
    着させること により形成された半導体ウェーハの段のある表面上に付
    着されたＢＰＳＧの複合層を含む集積回路構造体。
  4. （４）前記複合ＢＰＳＧ層の厚さの約８０％〜約９５％
    が前記第一のＣＶＤ付着工程において付着されたＣＶＤ
    −ＢＰＳＧ材料を含み、そして前記複合ＢＰＳＧ層の厚
    さの約５％〜約２０％が、前記第二のプラズマアシスト
    ＣＶＤ付着工程中に付着されたプラズマアシストＣＶＤ
    −ＢＰＳＧ材料を含請求項（３）記載の集積回路構造体
    。
  5. （５）（ａ）真空室中、１種類又はそれ以上のホウ素ガ
    ス源、１種類又はそれ以上のリンガス源、酸素ガス源、
    及びシリコンガス源としてのテトラエチルオルトシリケ
    ートを真空室に流すことにより、半導体ウェーハ上にＢ
    ＰＳＧの第一のＣＶＤベース層を付着させること、 （ｂ）真空室中、１種類又はそれ以上のリンガス源、酸
    素ガス源、及びシリコンのガス源としてのテトラエチル
    オルトシリケートを含むガス混合物を用いて、前記室内
    にプラズマを維持しながら、前記ＣＶＤ層上にＢＰＳＧ
    のプラズマアシストＣＶＤキャップ層を付着させること を含む半導体ウェーハの段のある表面上にＢＰＳＧの複
    合層を形成するための方法。
  6. （６）前記ＢＰＳＧ複合層の厚さの約８０％〜約９５％
    が、前記第一のＣＶＤ付着工程において付着されたＣＶ
    Ｄ−ＢＰＳＧ材料を含み、そして前記ＢＰＳＧ複合層の
    厚さの約５％〜約２０％が、前記第二のプラズマアシス
    トＣＶＤ付着工程中に付着されたプラズマアシストＣＶ
    Ｄ−ＢＰＳＧ材料を含む請求項（５）記載の方法。
  7. （７）さらに、前記付着工程の間、前記真空室内の圧力
    を約４０Ｔｏｒｒ〜約７６０Ｔｏｒｒの範囲に維持する
    ことを含む請求項（６）記載の方法。
  8. （８）さらに、前記付着工程の間、ウェーハ温度を約３
    ９０℃〜約６００℃に維持することを含む請求項（６）
    記載の方法。
  9. （９）さらに、前記付着工程の間、ウェーハ温度を約３
    ９０℃〜約４９９℃に維持することを含む請求項（６）
    記載の方法。
  10. （１０）さらに、前記付着工程の間、前記ホウ素ガス源
    の前記真空室内への流入速度を約１０ｓｃｃｍ〜約３０
    ００ｓｃｃｍの範囲に維持することを含む請求項（６）
    記載の方法。
  11. （１１）さらに、前記付着工程の間、前記リンガス源の
    前記真空室内への流入速度を約１０ｓｃｃｍ〜約３００
    ０ｓｃｃｍの範囲に維持することを含む請求項（６）記
    載の方法。
  12. （１２）さらに、前記付着工程の間、前記酸素ガス源の
    前記真空室内への流入速度を約５００ｓｃｃｍ〜約１０
    ０００ｓｃｃｍの範囲に維持することを含む請求項（６
    ）記載の方法。
  13. （１３）さらに、前記付着工程の間、前記ＴＥＯＳガス
    の前記真空室内への流入速度を約１００ｓｃｃｍ〜約１
    ００００ｓｃｃｍの範囲に維持することを含む請求項（
    ６）記載の方法。
  14. （１４）さらに、前記付着工程の間、前記ホウ素、リン
    、酸素及びＴＥＯＳのガス源の前記真空室内への総流入
    速度を約６５０ｓｃｃｍ〜約２００００ｓｃｃｍの範囲
    に維持することを含む請求項（６）記載の方法。
  15. （１５）さらに、前記付着工程の間、前記プラズマの電
    力レベルを、約２５ワット〜約５００ワットに維持する
    ことを含む請求項（６）記載の方法。
  16. （１６）さらに、ＴＥＯＳ：Ｏ＿３の比を約１：１００
    〜約２：１の範囲に維持することを含む請求項（６）記
    載の方法。
  17. （１７）前記ホウ素ガス源が、下記の群、即ちトリメチ
    ルボレート、（トリメチルシリル）ボレート、及びそれ
    らの混合物からなる群から選ばれる請求項（６）記載の
    方法。
  18. （１８）前記リンガス源が、下記の群、即ちトリエチル
    ホスフィン、トリメチルホスフェート、（トリメチルシ
    リル）ホスフェート、及びそれらの混合物からなる群か
    ら選ばれる請求項（６）記載の方法。
  19. （１９）前記方法が、さらに少なくとも１容量％のＯ＿
    ３を前記酸素ガス源中に含有し、残部が下記の群、即ち
    Ｏ＿２、Ｈ＿２Ｏ＿２、ヘリウム、アルゴン及び窒素か
    らなる群から選ばれる１種類又はそれ以上のガスである
    請求項（６）記載の方法。
  20. （２０）（ａ）約１０〜約３０００ｓｃｃｍの範囲の流
    速の１種類又はそれ以上のホウ素ガス源、約１０ ｓｃｃｍ〜約３０００ｓｃｃｍの範囲の流速の１種類又
    はそれ以上のリンガス源、約５００ｓｃｃｍ〜約１００
    ００ｓｃｃｍの範囲の流速の１種類又はそれ以上の酸素
    ガス源、及び約１００ｓｃｃｍ〜約１００００ｓｃｃｍ
    の範囲の流速の１種類又はそれ以上のシリコンガス源と
    してのテトラエチルオルトシリケートを含むガス混合物
    を前記真空室内に流入することにより、複合ＢＰＳＧ層
    の合計の厚さの約８０％〜約９５％の第一のＢＰＳＧの
    ＣＶＤベース層を真空室内で半導体ウェーハ上に付着さ
    せること、及び （ｂ）前記の１種類又はそれ以上のホウ素ガス源、１種
    類又はそれ以上のリンガス源、１種類又はそれ以上の酸
    素ガス源、及び前記テトラエチルオルトシリケートを含
    むガス混合物を真空室中へ流し続けながら、約２５ワッ
    ト〜約５００ワットの範囲の電力レベルを有するプラズ
    マを真空室内に発生させることにより、ＢＰＳＧ複合層
    の合計の厚さの約５％〜約２０％であるＢＰＳＧのプラ
    ズマアシストＣＶＤキャップ層を前記ＣＶＤ層の上に付
    着させること を含む半導体ウェーハの段のある表面にホウ素リンケイ
    酸ガラス（ＢＰＳＧ）の複合層を形成する方法。
JP2258755A 1989-09-28 1990-09-27 半導体ウェ―ハ上のホウ素リンケイ酸ガラス複合層の形成方法 Expired - Fee Related JP2505309B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41380089A 1989-09-28 1989-09-28
US413800 1989-09-28

Publications (2)

Publication Number Publication Date
JPH03120825A true JPH03120825A (ja) 1991-05-23
JP2505309B2 JP2505309B2 (ja) 1996-06-05

Family

ID=23638691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2258755A Expired - Fee Related JP2505309B2 (ja) 1989-09-28 1990-09-27 半導体ウェ―ハ上のホウ素リンケイ酸ガラス複合層の形成方法

Country Status (4)

Country Link
EP (1) EP0421203B1 (ja)
JP (1) JP2505309B2 (ja)
KR (1) KR100188077B1 (ja)
DE (1) DE69024578T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333858A (ja) * 1993-05-14 1994-12-02 Internatl Business Mach Corp <Ibm> 低温フローのｂｐｓｇを形成するプラズマｃｖｄプロセス
US6236105B1 (en) 1996-10-09 2001-05-22 Nec Corporation Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations
DE112010003353T5 (de) 2009-08-21 2012-07-05 Sumco Corporation Verfahren zur Herstellung von epitaktischen Siliziumwafern

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0497541A1 (en) * 1991-01-28 1992-08-05 Kawasaki Steel Corporation Semiconductor device with a borophosphosilicate glass and method of manufacturing the same
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US6009827A (en) * 1995-12-06 2000-01-04 Applied Materials, Inc. Apparatus for creating strong interface between in-situ SACVD and PECVD silicon oxide films
GB2322734A (en) * 1997-02-27 1998-09-02 Nec Corp Semiconductor device and a method of manufacturing the same
US6149974A (en) 1997-05-05 2000-11-21 Applied Materials, Inc. Method for elimination of TEOS/ozone silicon oxide surface sensitivity
US6218268B1 (en) 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
EP1050601A1 (en) * 1999-05-04 2000-11-08 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US6602806B1 (en) 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
EP1077479A1 (en) 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
DE69940114D1 (de) 1999-08-17 2009-01-29 Applied Materials Inc Oberflächenbehandlung von kohlenstoffdotierten SiO2-Filmen zur Erhöhung der Stabilität während der O2-Veraschung
US6632478B2 (en) 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
CN107245144A (zh) * 2017-06-26 2017-10-13 北京石油化工学院 一种磷烯‑导电高分子复合材料的制备方法
CN112908847B (zh) * 2019-12-03 2023-07-04 上海先进半导体制造有限公司 Bpsg膜层处理方法及半导体中间产品
CN115527903B (zh) * 2022-11-24 2023-11-03 西安奕斯伟材料科技股份有限公司 一种用于背封硅片的设备和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214444A (ja) * 1985-07-11 1987-01-23 Fujitsu Ltd 半導体装置の製造方法
JPS6418149A (en) * 1987-07-14 1989-01-20 Nec Corp Device for correcting white defect of photomask
JPS6476727A (en) * 1987-09-17 1989-03-22 Nec Corp Manufacture of semiconductor device
JPH01212444A (ja) * 1988-02-19 1989-08-25 Fuji Electric Co Ltd ガラス薄膜の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214444A (ja) * 1985-07-11 1987-01-23 Fujitsu Ltd 半導体装置の製造方法
JPS6418149A (en) * 1987-07-14 1989-01-20 Nec Corp Device for correcting white defect of photomask
JPS6476727A (en) * 1987-09-17 1989-03-22 Nec Corp Manufacture of semiconductor device
JPH01212444A (ja) * 1988-02-19 1989-08-25 Fuji Electric Co Ltd ガラス薄膜の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333858A (ja) * 1993-05-14 1994-12-02 Internatl Business Mach Corp <Ibm> 低温フローのｂｐｓｇを形成するプラズマｃｖｄプロセス
US6236105B1 (en) 1996-10-09 2001-05-22 Nec Corporation Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations
DE112010003353T5 (de) 2009-08-21 2012-07-05 Sumco Corporation Verfahren zur Herstellung von epitaktischen Siliziumwafern
US8728942B2 (en) 2009-08-21 2014-05-20 Sumico Corporation Method for producing epitaxial silicon wafer
DE112010003353B4 (de) 2009-08-21 2018-06-14 Sumco Corporation Verfahren zur Herstellung von epitaktischen Siliziumwafern

Also Published As

Publication number Publication date
DE69024578D1 (de) 1996-02-15
DE69024578T2 (de) 1996-09-19
EP0421203A1 (en) 1991-04-10
KR910007090A (ko) 1991-04-30
KR100188077B1 (ko) 1999-06-01
JP2505309B2 (ja) 1996-06-05
EP0421203B1 (en) 1996-01-03

Similar Documents

Publication Publication Date Title
US5166101A (en) Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
JPH03120825A (ja) 半導体ウェーハ上のホウ素リンケイ酸ガラス複合層の形成方法
US5314845A (en) Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
US7294556B2 (en) Method of forming trench isolation in the fabrication of integrated circuitry
US5104482A (en) Simultaneous glass deposition and viscoelastic flow process
EP0517548B1 (en) Chemical vapor deposition method for forming silicon oxide film
US5840631A (en) Method of manufacturing semiconductor device
JP2634743B2 (ja) 低温化学蒸着法
US20040018750A1 (en) Method for deposition of nitrogen doped silicon carbide films
US20070212850A1 (en) Gap-fill depositions in the formation of silicon containing dielectric materials
JP2000049157A (ja) 低誘電率を有する水素化オキシ炭化珪素フィルムの製造方法
US5382550A (en) Method of depositing SiO2 on a semiconductor substrate
US6645883B2 (en) Film forming method, semiconductor device and manufacturing method of the same
JP3195299B2 (ja) 低温リフロー誘電性フッ化ｂｐｓｇ
US20100130025A1 (en) Method for forming a dielectric film and novel precursors for implementing said method
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
US6489255B1 (en) Low temperature/low dopant oxide glass film
JPH07161705A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
US6432839B2 (en) Film forming method and manufacturing method of semiconductor device
US7491653B1 (en) Metal-free catalysts for pulsed deposition layer process for conformal silica laminates
KR100200888B1 (ko) 층간절연막의 형성방법
JPH05291415A (ja) 半導体装置の製造方法
JPH0785472B2 (ja) 低温低圧熱ｃｖｄ法
EP0460106A1 (en) Novel glass deposition viscoelastic flow process
KR0149468B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees