JPH03123149A - Key telephone system - Google Patents

Key telephone system

Info

Publication number
JPH03123149A
JPH03123149A JP1260852A JP26085289A JPH03123149A JP H03123149 A JPH03123149 A JP H03123149A JP 1260852 A JP1260852 A JP 1260852A JP 26085289 A JP26085289 A JP 26085289A JP H03123149 A JPH03123149 A JP H03123149A
Authority
JP
Japan
Prior art keywords
circuit
power supply
button telephone
main device
key telephone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1260852A
Other languages
Japanese (ja)
Inventor
Taiji Sato
泰治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1260852A priority Critical patent/JPH03123149A/en
Publication of JPH03123149A publication Critical patent/JPH03123149A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Supply Of Signal Current (AREA)

Abstract

PURPOSE:To prevent an unfaulty key telephone set from being misconceived to be faulty by stopping a feed from a main equipment for a prescribed time and bringing an internal circuit to self-release, when some abnormality is generated in the internal circuit. CONSTITUTION:When a disturbance surge voltage is applied and a CMOSIC for constituting a control circuit 5 is latched up, an output current from a power source circuit 4 increases and becomes an overcurrent, and an overcurrent detecting circuit 24 detects it and outputs an overcurrent detecting signal. A monostable multivibrator 22 is driven by using this overcurrent detecting signal as a trigger, outputs a timing pulse having prescribed time width (t), and a switch circuit 21 cuts off temporarily a feed to the power source circuit 4 of driving power supplied through a transformer 2 from a main equipment. As a result, the latch-up phenomenon is obviated, and after the time (t) elapses, the switch circuit 21 becomes an ON state, the feed is restarted and each circuit of the control circuit 5, etc., are brought to self-release. In such a way, it is prevented that an unfaulty key telephone set is misconceived to be faulty.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は一般にボタン電話装置に関し、特に電子式ボタ
ン電話装置に関する。
DETAILED DESCRIPTION OF THE INVENTION OBJECTS OF THE INVENTION FIELD OF INDUSTRIAL APPLICATION This invention relates generally to key telephone devices, and more particularly to electronic key telephone devices.

(従来の技術) 電子式ボタン電話装置は、一般に、主装置と内線端末た
るボタン電話機との間を2心〜6心前後のケーブルにて
接続し、主装置から前記ケーブルを通してボタン電話機
に対しボタン電話機の駆動電源を供給するのを始め、主
装置と前記ケーブルを通して他の端末とボタン電話機と
の間で制御用のデータ信号の授受を行なったり、主装置
とケブルとを通して他の端末とボタン電話機との間で音
声信号の授受を行なうようになっている。
(Prior Art) Generally, an electronic button telephone device connects the main device and the button telephone, which is an extension terminal, with a cable of about 2 to 6 cores, and connects the main device to the button telephone by passing the cable through the main device. In addition to supplying driving power to the telephone, control data signals are exchanged between the main unit and the cables between other terminals and the button telephones, and control data signals are exchanged between the main unit and the cables between other terminals and the button telephones. Audio signals are exchanged between the two.

第3図は、上述した電子式ボタン電話装置の全体的な回
路構成を示したブロック図である。
FIG. 3 is a block diagram showing the overall circuit configuration of the electronic key telephone device described above.

第3図において、主装置30内のトランス30aとトラ
ンス30bとからは、ケーブル1を通してボタン電話機
20内のトランス2、トランス3に対して24Vの直流
電圧にて給電が行なわれている。前記主装置30からケ
ーブル1を通してボタン電話機20に対して行なわれる
ボタン電話機20の駆動電源の給電は、ファントム給電
と称される。ボタン電話機20内の電源回路4は、安定
化電源回路であり、前記電源回路4は、前記トランス2
、トランス3からの給電を受けて、5Vの直流電圧に安
定化した後出力するようになっている。スピーチネット
ワーク6は、前記電源回路4から供給される5vの安定
化された直流電圧を受けて駆動し、制御回路5の制御下
で、ハンドセット8の受話器、送話器と、所定の音声信
号を出力する音源と、外部の電話回線との間の接続を制
御するようになっている。送話増幅器7aは、制御回路
5の制御下でマイクロホン11からの音声信号を増幅し
て出力する。受話増幅器7bは、前記電源回路4から供
給される5Vの安定化された直流電圧を受けて駆動し、
制御回路5の制御下でケーブル1を通して主装置30か
ら与えられた音声信号を増幅してスピーカ12に出力す
る。制御回路5は、ワンチップCPUを内蔵しており、
前記電源回路4から供給される5Vの安定化された直流
電圧を受けて駆動し、前述したスピーチネットワーク6
、送話増幅器7 a s受話増幅器7bを制御するとと
もに、電話回線の状態表示用LED9を制御する。
In FIG. 3, power is supplied from transformers 30a and 30b in main device 30 to transformers 2 and 3 in button telephone 20 through cable 1 with a DC voltage of 24V. The supply of driving power for the button telephone 20 from the main device 30 to the button telephone 20 through the cable 1 is called phantom power supply. The power supply circuit 4 in the button telephone 20 is a stabilized power supply circuit, and the power supply circuit 4 is connected to the transformer 2.
, receives power from the transformer 3 and outputs after stabilizing it to a DC voltage of 5V. The speech network 6 is driven by receiving a stabilized DC voltage of 5V supplied from the power supply circuit 4, and, under the control of the control circuit 5, connects the receiver and transmitter of the handset 8 with a predetermined audio signal. It controls the connection between the output sound source and the external telephone line. The transmitting amplifier 7a amplifies and outputs the audio signal from the microphone 11 under the control of the control circuit 5. The receiver amplifier 7b is driven by receiving a stabilized DC voltage of 5V supplied from the power supply circuit 4,
Under the control of the control circuit 5, the audio signal provided from the main device 30 through the cable 1 is amplified and output to the speaker 12. The control circuit 5 has a built-in one-chip CPU,
The above-mentioned speech network 6 is driven by receiving the stabilized DC voltage of 5V supplied from the power supply circuit 4.
, transmitting amplifier 7 a s controls the receiving amplifier 7 b and also controls the LED 9 for displaying the status of the telephone line.

更に、主装置30内のトランス30aとトランス30b
との間を接続している給電回路には、24Vの直流電圧
を出力する電源30cが設けられているとともに、ポジ
スタのごとき保護回路31が設けられている。保護回路
31は、ボタン電話機20の消費電力が予め設定されて
いる規定値以上になると、抵抗値が増大することによっ
て前記給電回路からケーブノ゛1を通してボタン電話機
20側に供給される電流量を制限するようにtっでいる
Furthermore, a transformer 30a and a transformer 30b in the main device 30
The power supply circuit connected between the two is provided with a power supply 30c that outputs a 24V DC voltage, and is also provided with a protection circuit 31 such as a POSISTOR. When the power consumption of the button telephone 20 exceeds a preset value, the protection circuit 31 limits the amount of current supplied from the power supply circuit to the button telephone 20 through the cable node 1 by increasing the resistance value. I'm wearing a t-shirt as if to do it.

なお、ボタン電話機20内には、回線選択用のボタン回
路等も設けられている。
Note that the button telephone 20 is also provided with a button circuit for selecting a line.

第4図は、前記第3図にて示したボタン電話機20が具
備している電源回路4の内部構成を示したブロック図で
ある。
FIG. 4 is a block diagram showing the internal configuration of the power supply circuit 4 included in the button telephone 20 shown in FIG. 3. As shown in FIG.

第4図において、スイッチングトランジスタ41は、そ
のベース端子に誤差増幅器42から出力されるタイミン
グパルスによって0N10FF動作し、主装置30から
トランス2を通して供給される駆動電力の直流リアクト
ル43側への供給/供給遮断を行なうようになっている
。前記直流リアクトル43、コンデンサ50は、LCフ
ィルタを構成している。誤差増幅器42は、所定の基準
電圧を発生させる基準電圧回路を内蔵しているとともに
、基準電圧回路から出力される基準電圧と、信号線45
と信号線46とを通して与えられる抵抗4・4にお(:
) f′ii圧降下値とを比較して、この11′、較結
果に応じて所定のタイミングパルスを出力する比較回路
等をも内蔵している。誤差増幅器42は、電源回路4か
らの出力電圧が常に一定値(例えば、DC5V)になる
ように、信号線45と信号線46とを通して与えられる
抵抗44における電圧降下値と、基準電圧回路から出力
される基準電圧値との間の差分値が予め設定された規定
値を超えないようにタイミングパルスを出力し、スイッ
チングトランジスタ41をON10 F F制御する。
In FIG. 4, the switching transistor 41 operates in a 0N10FF state according to a timing pulse output from the error amplifier 42 to its base terminal, and supplies/supplies the drive power supplied from the main device 30 through the transformer 2 to the DC reactor 43 side. It is designed to be blocked. The DC reactor 43 and capacitor 50 constitute an LC filter. The error amplifier 42 has a built-in reference voltage circuit that generates a predetermined reference voltage, and also connects the reference voltage output from the reference voltage circuit to the signal line 45.
and the signal line 46 to the resistor 4.4 (:
) It also has a built-in comparator circuit, etc., which compares the pressure drop value f'ii and outputs a predetermined timing pulse according to the comparison result. The error amplifier 42 calculates the voltage drop value at the resistor 44 provided through the signal line 45 and the signal line 46 and the output from the reference voltage circuit so that the output voltage from the power supply circuit 4 is always a constant value (for example, DC 5V). A timing pulse is outputted, and the switching transistor 41 is controlled to be ON10FF so that the difference value between the reference voltage value and the reference voltage value set does not exceed a preset specified value.

即ち、誤差増幅器42は、抵抗44に過電流が流れるこ
とによって抵抗44に異常な電圧降下が生じないように
、抵抗44における電圧降下をフィードバック制御する
ものである。
That is, the error amplifier 42 performs feedback control on the voltage drop in the resistor 44 so that an abnormal voltage drop does not occur in the resistor 44 due to an overcurrent flowing through the resistor 44.

(発明が解決しようとする課題) 上述した第3図にて図示したような構成のボタン電話装
置にあっては、主装置30の給電回路からボタン電話機
20に供給されるボタン電話機20の駆動電力の伝送損
失を極力小さくする必要がある。そのため、前記ボタン
電話機20を構成する内部回路を、可能な限り低消費電
力の素子を用いて形成することが不可欠となり、従来に
おいては、前記内部回路の中でも特に消費電力の大きな
制御回路5に内蔵されているLEDドライバやデコーダ
回路等をCMO8ICを用いて形成していた。このよう
に、ボタン電話機20の制御回路5に内蔵されている内
部回路を低消費電力の素子であるCMO8I Cで構成
しているので、主装置30内の給電回路からボタン電話
機20の電源回路4に給電され、この給電により電源回
路4にて5Vに安定化された直流電圧が前記制御回路5
内の各内部回路に供給されたときに、前記各内部回路が
正常に動作していれば、これら各内部回路における消費
電力のオーダは、5VX (数mA〜数10mA)であ
る。
(Problems to be Solved by the Invention) In the button telephone device having the configuration shown in FIG. It is necessary to minimize transmission loss. Therefore, it is essential to form the internal circuits constituting the button telephone 20 using elements with as low power consumption as possible. The LED driver, decoder circuit, etc. that are currently used were formed using CMO8IC. In this way, since the internal circuit built in the control circuit 5 of the button telephone 20 is configured with a CMO8 IC which is a low power consumption element, the power supply circuit 4 of the button telephone 20 is connected from the power supply circuit in the main device 30. The DC voltage stabilized at 5V by the power supply circuit 4 is supplied to the control circuit 5.
If the internal circuits are operating normally, the power consumption in each internal circuit is on the order of 5VX (several mA to several tens of mA).

ところで、前記各内部回路自身に何らの異常か生じてい
なくても、ボタン電話機20が設置されている環境によ
っては前記各内部回路が正常に動作しない場合がある。
Incidentally, even if there is no abnormality in each of the internal circuits themselves, the internal circuits may not operate normally depending on the environment in which the key telephone 20 is installed.

即ち、前記ボタン電話機20が静電気等、外乱サージ電
圧の影響を受けやすい環境に設置されている場合には、
これら静電気等、外乱サージ電圧がボタン電話機20の
スイッチマトリクス10に印加されることがある。これ
ら静電気等、外乱サージ電圧がボタン電話機20のスイ
ッチマトリクス10に印加されてこのスイッチマトリク
ス10から制御回路5に主として流れ込むと、制御回路
5内の各内部回路を構成しているCMO8ICがラッチ
アップ現象を起すこととなり、このラッチアップ現象に
より、前記CMO3ICは正常動作時とは異なって5v
x数100+aA程度の大電力を消費することとなる。
That is, when the key telephone 20 is installed in an environment susceptible to disturbance surge voltage such as static electricity,
Disturbance surge voltages such as static electricity may be applied to the switch matrix 10 of the button telephone 20. When these disturbance surge voltages such as static electricity are applied to the switch matrix 10 of the button telephone 20 and mainly flow from this switch matrix 10 into the control circuit 5, the CMO8ICs constituting each internal circuit in the control circuit 5 will latch up. Due to this latch-up phenomenon, the CMO3 IC has a voltage of 5V different from normal operation.
A large amount of power, approximately x number 100+aA, is consumed.

しかるに、このように制御回路5内の各内部回路の正常
動作時よりも数倍から数10倍以上も大きな電流が前記
各内部回路に流れ込もうとすると、主装置30の給電回
路に設けられている保護回路31によって前記異常な電
流の流入が数mA程度にまで制限されるので、ボタン電
話機20自身は動作することができず停止状態となるが
、各内部回路のCMO8ICが過大電流によって熱破壊
を起こすのを事前に防止することが可能である。
However, if a current that is several times to several tens of times larger than the normal operation of each internal circuit in the control circuit 5 attempts to flow into each of the internal circuits, the power supply circuit of the main device 30 Since the inflow of abnormal current is limited to about several mA by the protection circuit 31, the button telephone 20 itself cannot operate and is in a stopped state. It is possible to prevent destruction in advance.

前述したように制御回路5は、前記各内部回路とともに
、ワンチップCPUを内蔵しているが、静電気等、外乱
サージ電圧が前記制御回路5内の各内部回路のみならず
ワンチップCPUに対しても影響を及ぼすと、この静電
気等、外乱サージ電圧によってワンチップCPUがソフ
ト暴走を生じやすくなる。そのため、制御回路5内にW
、D、T、と称される暴走防止回路が設けられており、
前記静電気等、外乱サージ電圧によりワンチップCPL
Iにソフト暴走が発生した場合には、この暴走防止回路
によってワンチップCPUが自己復旧するように、回路
的な工夫が施されている。
As mentioned above, the control circuit 5 has a built-in one-chip CPU as well as each of the internal circuits, but disturbance surge voltages such as static electricity may affect not only each internal circuit in the control circuit 5 but also the one-chip CPU. If this also affects the one-chip CPU, the one-chip CPU is likely to cause software runaway due to disturbance surge voltage such as static electricity. Therefore, W in the control circuit 5
, D, T, are provided with runaway prevention circuits.
One-chip CPL due to disturbance surge voltage such as static electricity.
The circuit is devised so that if a software runaway occurs in I, the one-chip CPU self-recovers by this runaway prevention circuit.

しかしながら、上記構成においては、前述した静電気等
、外乱サージ電圧が主としてスイッチマトリクス10か
ら制御回路5に印加され、この静電気等、外乱サージ電
圧により制御回路5の各内部回路のCMO8ICがラッ
チアップし、ワンチップCPUがソフト暴走した場合に
、ワンチップCPUのソフト暴走に関しては、前記W、
D、T、と称される暴走防止回路によってワンチップC
PUの自己復旧が可能であっても、ラッチアップした他
の内部回路の復旧を行なうことはできない。そのため、
制御回路5内の各内部回路にラッチアップが発生すると
、それによってボタン電話機20の動作停止が避けられ
ないという不具合があった。
However, in the above configuration, the disturbance surge voltage such as the static electricity described above is mainly applied to the control circuit 5 from the switch matrix 10, and the CMO8IC of each internal circuit of the control circuit 5 latch-up due to the disturbance surge voltage such as the static electricity. Regarding the software runaway of the one-chip CPU when the one-chip CPU runs out of software, please refer to the above W.
One-chip C with runaway prevention circuits called D and T.
Even if the PU can self-restore, other internal circuits that have latch-up cannot be restored. Therefore,
When latch-up occurs in each internal circuit within the control circuit 5, there is a problem in that the key telephone 20 inevitably stops operating.

このような不具合が発生すると、ユーザーはボタン電話
機が破損したものと認識して、他のボタン電話機との交
換を目的としたり或いは修理返却品としてサービス部門
に返品してくるケースが多く、ときには、このようなも
のが返却品の50%近くにも達する場合がある。ところ
が、前述したラッチアップ現象は、電源電圧を一度0F
FLない限りその状態が保持される現象であり、サイリ
スタと同様な特性を示すサイリスタ効果を伴っているか
ら、ボタン電話機20が主装置30から外された時点で
電源電流がラッチアップを保持するのに必要な保持電流
以下となることによって前記ラッチアップ現象が解除さ
れることとなる。
When such a problem occurs, users often assume that the key phone is damaged and return it to the service department for replacement with another key phone or as a return item for repair. Such items can account for nearly 50% of returned items. However, the latch-up phenomenon described above occurs when the power supply voltage is turned 0F.
This is a phenomenon in which the state is maintained as long as there is no FL, and it is accompanied by a thyristor effect that exhibits characteristics similar to those of a thyristor, so the power supply current will maintain latch-up when the key telephone 20 is disconnected from the main device 30. The latch-up phenomenon is canceled when the holding current becomes equal to or less than the required holding current.

そのため、前記制御回路5内の各内部回路に−度ラッチ
アップ現象が生じたことによってサービス部門に修理品
として返却されたときには、返品のために、ボタン電話
機20が既に主装置30から切り離されてしまっている
ので、前記現象が再現することなく正常なボタン゛電話
機となっており、修理対策に大きな混乱を招来するのみ
ならず、修理作業の効率が著しく悪化し、更にはユーザ
ーへの不信感が生じたりすることがあった。又、ユーザ
ーにとっても、実際には故障していないボタン電話機を
サービス部門に返品する等の余分な作業を強いられると
いう不都合があった。
Therefore, when the key telephone 20 is returned to the service department for repair due to a latch-up phenomenon occurring in each internal circuit in the control circuit 5, the key telephone 20 has already been disconnected from the main device 30 for return. As a result, the above-mentioned phenomenon does not reoccur and the phone continues to function normally, which not only causes great confusion in repair measures, but also significantly reduces the efficiency of repair work, and furthermore, creates a sense of distrust among users. sometimes occurred. Further, there is also an inconvenience for the user in that he or she is forced to perform extra work such as returning a key telephone that is actually not broken to the service department.

従って本発明は、上記に鑑みてなされたもので、その目
的は、静電気等、外乱サージ電圧がボタン電話機に印加
される等して、ボタン電話機の内部回路に何らかの異常
が発生したときには、主装置の給電回路からのボタン電
話機への給電を所定時間停止させ、この給電停止によっ
て前記内部回路に発生した異常を解消させた後に前記給
電回路からのボタン電話機への給電を再開することによ
って、前記ボタン電話機を構成する内部回路を自己復旧
させることができ、故障していないボタン電話機が故障
と誤認されてサービス部門に持ち込まれ、修理作業の効
率を著しく悪化せしめたり、ユーザーに故障していない
ボタン電話機をサービス部門に返品する等の余分な作業
を行なわせることがないボタン電話装置を提供すること
にある。
Therefore, the present invention has been made in view of the above, and its purpose is to prevent the main unit from operating when some kind of abnormality occurs in the internal circuit of the key telephone due to disturbance surge voltage such as static electricity being applied to the key telephone. By stopping the power supply from the power supply circuit to the button telephone for a predetermined period of time, and resuming the power supply from the power supply circuit to the button telephone after eliminating the abnormality that has occurred in the internal circuit due to the power supply stop, the button The internal circuits that make up the phone can self-recover, and a non-faulty button phone may be mistakenly recognized as faulty and brought to the service department, significantly reducing the efficiency of repair work, or the user may not be able to recover a non-faulty button phone. To provide a button telephone device that does not require extra work such as returning a telephone to a service department.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) 上記目的を達成するために、本発明の第1の発明は、外
部に供給する電流を所定値以下に制限する電流制限手段
を有する主装置と、前記主装置から供給される電力を受
けてこれを予め設定された値に可変調整した後出力する
駆動電源供給手段を有し、前記主装置を通して他の端末
との間で音声、データの授受を行なうボタン電話機とを
備えたボタン電話装置において、前記ボタン電話機を構
成する各部が過負荷になったことを検出して出力する過
負荷検出手段と、前記過負荷検出手段が前記ボタン電話
機を構成する各部が過負荷になったことを検出したとき
に予め設定された時間たけ前記1 2 主装置から前記駆動電源供給手段への給電を遮断する給
電制御手段と、を設けた構成とした。
(Means for Solving the Problems) In order to achieve the above object, a first aspect of the present invention provides a main device having a current limiting means for limiting a current supplied to the outside to a predetermined value or less, A button telephone that has a driving power supply means that receives electric power supplied from the main unit, variably adjusts it to a preset value, and then outputs it, and that transmits and receives voice and data to and from other terminals through the main device. In the button telephone device, the overload detection means detects and outputs when each part constituting the button telephone is overloaded, and the overload detection means detects when each part constituting the button telephone is overloaded. A power supply control means for cutting off the power supply from the main device to the driving power supply means for a preset time when it is detected that the drive power supply means has become a load is provided.

又、上記目的を達成するために、本発明の第2の発明は
、前記第1の発明に係るボタン電話装置において、前記
給電制御手段を、前記駆動電源fj(給手段内に設け、
前記主装置から前記駆動電源1jl。
Further, in order to achieve the above object, a second invention of the present invention provides, in the button telephone device according to the first invention, the power supply control means is provided in the drive power source fj (provided within the supply means,
The drive power source 1jl is supplied from the main device.

給手段に供給される電力の大きさによって前記ボタン電
話機を構成する各部が過負荷になったことを検出したと
きに、前記給電制御手段が前記駆動電源供給手段の出力
を予め設定された時間たけ遮断するように構成した。
When it is detected that each part constituting the button telephone is overloaded due to the magnitude of the power supplied to the power supply means, the power supply control means controls the output of the drive power supply means for a preset period of time. configured to block it.

(作 用) 上述した本発明の第1の発明によれば、過負荷検出手段
がボタン電話機を構成する各部が過負荷になったことを
検出したときに予め設定された時間だけ主装置から駆動
電源供給手段への給電を遮断するので、CMO8IC等
によって構成されたボタン電話機内の各回路がラッチア
ップ現象を生じても、電源断によってこのラッチアップ
現象を解消でき、更に、ラッチアップ現象が解消された
後は給電が再開されるので、これによって前記各回路は
正常動作に自己復旧することとなる。従って、何らの余
分な作業を要せずして前記各回路に生じたラッチアップ
現象の解消と正常動作への自己復旧が行なえるようにな
り、従来生じていたような種々の不具合は解消された。
(Function) According to the first aspect of the present invention described above, when the overload detection means detects that each part constituting the key telephone is overloaded, the key telephone is activated by the main device for a preset time. Since the power supply to the power supply means is cut off, even if each circuit in the button telephone configured with CMO8IC etc. causes a latch-up phenomenon, this latch-up phenomenon can be eliminated by cutting off the power, and the latch-up phenomenon can also be eliminated. After that, the power supply is restarted, so that each of the circuits self-recovers to normal operation. Therefore, the latch-up phenomenon occurring in each of the circuits described above can be resolved and self-recovery to normal operation can be performed without any extra work, and various problems that conventionally occurred can be eliminated. Ta.

又、本発明の第2の発明によれば、給電制御手段を、駆
動電源供給手段内に設け、主装置から駆動電源供給手段
に供給される電力の大きさによってボタン電話機を構成
する各部が過負荷になったことを検出したときに、給電
制御手段が前記駆動電源供給手段の出力を予め設定され
た時間だけ遮断するようにしたので、回路の部品点数の
増加を必要最少限度にとどめることができ、しかも上記
効果をも達成することが可能となった。
Further, according to the second aspect of the present invention, the power feeding control means is provided in the drive power supply means, and each part constituting the key telephone is controlled by the amount of power supplied from the main device to the drive power supply means. The power supply control means cuts off the output of the drive power supply means for a preset time when it is detected that the drive power supply means has become a load, so that the increase in the number of circuit parts can be kept to the minimum necessary limit. In addition, it has become possible to achieve the above effects.

(実施例) 以下、図面により本発明の一実施例について説明する。(Example) An embodiment of the present invention will be described below with reference to the drawings.

本発明に従うボタン電話装置の全体構成は、前記第4図
にて図示した構成のボタン電話装置のそれと略同様であ
るのでその説明を省略する。
The overall configuration of the button telephone device according to the present invention is substantially the same as that of the button telephone device having the configuration shown in FIG. 4, so a description thereof will be omitted.

第1図は、本発明の一実施例に従うボタン電話装置の要
部を示したブロック図である。本発明の一実施例に従う
ボタン電話装置の概要は、以下のようである。即ち第1
図において、前記第4図にて図示したボタン電話機20
内のトランス2と電源回路4の入力側との間にはスイッ
チ回路21が接続され、このスイッチ回路21に単安定
マルチバイブレータ22が接続され、この単安定マルチ
バイブレータ22にコンザンテ23が接続されている。
FIG. 1 is a block diagram showing the main parts of a key telephone device according to an embodiment of the present invention. The outline of a button telephone device according to an embodiment of the present invention is as follows. That is, the first
In the figure, the button telephone 20 illustrated in FIG.
A switch circuit 21 is connected between the transformer 2 and the input side of the power supply circuit 4, a monostable multivibrator 22 is connected to this switch circuit 21, and a conzante 23 is connected to this monostable multivibrator 22. There is.

一方、電源回路4の出力側には過電流検出回路24が接
続されており、更に前記単安定マルチバイブレータ22
には、前記過電流検出回路24の出力と制御回路5の出
力との間の論理和をとるダイオード論理和回路55が接
続された構成となっている。
On the other hand, an overcurrent detection circuit 24 is connected to the output side of the power supply circuit 4, and the monostable multivibrator 22 is further connected to the output side of the power supply circuit 4.
is connected to a diode OR circuit 55 that ORs the output of the overcurrent detection circuit 24 and the output of the control circuit 5.

上述した構成について更に詳述すれば、スイッチ回路2
1は、単安定マルチバイブレーク22から後述するよう
な論理レベル“L″のタイミングパルス信号が出力され
ない限りは、トランジスタTr2が導通状態を保持して
おり、これによってトランジスタTriも導通状態を保
持し続け、主装置30からトランス2を通して給電され
た電力を受けてこれをそのまま電源回路4に出力する。
To explain the above-mentioned configuration in more detail, the switch circuit 2
1, the transistor Tr2 remains conductive unless a timing pulse signal of logic level "L" as described later is output from the monostable multi-bi break 22, and as a result, the transistor Tri also continues to maintain the conductive state. , receives power supplied from the main device 30 through the transformer 2 and outputs it as is to the power supply circuit 4.

スイッチ回路21は、又、単安定マルチバイブレータ2
2から後述するようなタイミングパルス信号が出力され
ることによってトランジスタTr2が一時的に非導通と
なると、これによってトランジスタTrlも一時的に非
導通となって主装置30からトランス2を通して給電さ
れた電力の電源回路4への供給を一時的に遮断するよう
に構成されている。
The switch circuit 21 also includes a monostable multivibrator 2
When the transistor Tr2 becomes temporarily non-conductive due to output of a timing pulse signal as described later from the transistor Tr2, the transistor Trl also becomes temporarily non-conductive, and the power supplied from the main device 30 through the transformer 2 is reduced. The power supply circuit 4 is configured to temporarily cut off the supply to the power supply circuit 4.

過電流検出回路24は、例えば図示のように抵抗とトラ
ンジスタTr3等とで構成され、図示の抵抗は数Ω(2
Ω〜10Ω)程度の直列抵抗となっており、この直列抵
抗の電圧降下を検出することによってボタン電話機20
内部が過電流状態になっているときには、過電流検出信
号を出力する。ダイオード論理和回路55は、過電流検
出回路24から出力される過電流検出信号と、制御回路
5に内蔵されている暴走防止回路(W、D、T、) 5
2から5 6 出力されるリセット信号53との間の論理和をとって、
単安定マルチバイブレータ22に出力する。
The overcurrent detection circuit 24 is composed of, for example, a resistor, a transistor Tr3, etc. as shown in the figure, and the illustrated resistor has a resistance of several Ω (2
Ω to 10Ω), and by detecting the voltage drop across this series resistance, the button telephone 20
When the internal circuit is in an overcurrent state, an overcurrent detection signal is output. The diode OR circuit 55 receives the overcurrent detection signal output from the overcurrent detection circuit 24 and the runaway prevention circuit (W, D, T,) 5 built in the control circuit 5.
2 to 5 6 and the output reset signal 53.
Output to monostable multivibrator 22.

ここで、前記暴走防止回路(ν、D、T、) 52から
出力されるリセット信号53とは、主としてスイッチマ
トリクス10を通して制御回路5に入り込んだ静電気等
、外乱サージ電圧によって制御回路5に内蔵されている
ワンチップCPU51が所謂ソフト暴走状態になったと
きに、このソフト暴走状態をリセットするために出力さ
れるものである。
Here, the reset signal 53 output from the runaway prevention circuit (ν, D, T,) 52 is mainly caused by disturbance surge voltage such as static electricity that has entered the control circuit 5 through the switch matrix 10. This is output in order to reset the software runaway state when the one-chip CPU 51 enters a so-called software runaway state.

なお、制御回路5の内部には、前述したワンチップCP
U51や暴走防止回路(讐、D、T、) 52以外に、
例えば、LED9を駆動するためのLEDドライバや、
デコーダ回路等が内蔵されており、前述したようにボタ
ン電話機20全体の消費電力中、制御回路5がその大部
分を消費している。そのため、この消費電力を低減する
必要があり、制御回路5中に内蔵されている前記各部は
、低消費電力の素子であるCMO3ICで構成されてい
る。しかも、ボタン電話機20に入り込む静電気等、外
乱サージ電圧は、スイッチマトリクス10から人り込む
のが大部分であるので、制御回路5内の各内部回路は、
ラッチアップ現象が生じやすく、又ワンチップCPU5
1もソフト暴走を起こしやすい。
Note that the control circuit 5 includes the one-chip CP mentioned above.
In addition to U51 and runaway prevention circuit (enemy, D, T,) 52,
For example, an LED driver for driving the LED9,
A decoder circuit and the like are built in, and as mentioned above, the control circuit 5 consumes most of the power consumption of the button telephone 20 as a whole. Therefore, it is necessary to reduce this power consumption, and each of the above-mentioned parts built into the control circuit 5 is composed of a CMO3 IC, which is a low power consumption element. Moreover, most of the disturbance surge voltage such as static electricity that enters the button telephone 20 comes from the switch matrix 10, so each internal circuit in the control circuit 5
Latch-up phenomenon is likely to occur, and one-chip CPU5
1 is also prone to software runaway.

単安定マルチバイブレーク22は、過電流検出回路24
からダイオード論理和回路55を通して過電流検出信号
が出力されたことをトリガとして駆動し、前記単安定マ
ルチバイブレータ22と接続されているコンデンサ23
の容量によって決まる時間幅tに対応した時間幅tを持
った論理レベル“L”のタイミングパルスを1発出力す
るようになっている。単安定マルチバイブレータ22は
、又、暴走防止回路(W、D、T、) 52からダイオ
ード論理和回路55を通してリセット信号53が出力さ
れたことをトリガとして駆動し、前記コンデンサ23の
容量によって決まる時間幅tに対応した時間幅tを持っ
た論理レベル“L”のタイミングパルスを1発出力する
ようになっている。
The monostable multi-bi break 22 has an overcurrent detection circuit 24.
The capacitor 23 connected to the monostable multivibrator 22 is driven by the output of an overcurrent detection signal from the diode OR circuit 55 through the diode OR circuit 55.
It is designed to output one timing pulse of logic level "L" with a time width t corresponding to the time width t determined by the capacitance of . The monostable multivibrator 22 is also triggered by the output of the reset signal 53 from the runaway prevention circuit (W, D, T) 52 through the diode OR circuit 55, and is driven for a period of time determined by the capacitance of the capacitor 23. One timing pulse of logic level "L" having a time width t corresponding to the width t is output.

上記構成において、ボタン電話機20のスイッチマトリ
クス10から静電気等、外乱サージ電圧がボタン電話機
20内部に入り込むと、この静電気等、外乱サージ電圧
は、主として制御回路5に印加される。制御回路5に静
電気等、外乱サージ電圧が印加され、これによって制御
回路5中のLEDドライバやデコーダ回路等を構成して
いるCMO5ICがラッチアップすると、これに応じて
電源回路4からの出力電流がラッチアップ電流となる。
In the above configuration, when a disturbance surge voltage such as static electricity enters the inside of the button telephone 20 from the switch matrix 10 of the button telephone 20, the disturbance surge voltage such as static electricity is mainly applied to the control circuit 5. When a disturbance surge voltage such as static electricity is applied to the control circuit 5, and the CMO5IC that constitutes the LED driver, decoder circuit, etc. in the control circuit 5 latches up, the output current from the power supply circuit 4 increases accordingly. This becomes a latch-up current.

このため、前記電源回路4からの出力電流は、前記各回
路を構成しているCMO3ICか正常に動作していると
きの数倍以上(例えば、正常動作時の出力電流を30m
Aとすると、ラッチアップ時のそれは300IIIA〜
500 mA)に増大する。
Therefore, the output current from the power supply circuit 4 is several times higher than that when the CMO3ICs constituting each circuit are operating normally (for example, the output current during normal operation is 30 m
If it is A, it will be 300IIIA at latch-up.
500 mA).

このように、前記電源回路4からの出力電流か増大して
過電流となると、過電流検出回路24はこれを検出して
ダイオード論理和回路55を通して単安定マルチバイブ
レータ22に過電流検出信号を出力する。単安定マルチ
バイブレーク22はこの過電流検出信号をトリがとして
駆動し、コンデンサ23の容量により決まる時間幅tを
持った論理レベル”L”のタイミングパルスを1発だけ
スイッチ回路21に対して出力する。スイッチ回路21
はこの1発のタイミングパルスに基づいて主装置30か
ら供給される駆動電力の電源回路4への給電を一時的に
(即ち前記時間tと同一時間、数秒程度)遮断する。こ
れによって電源回路4からの制御回路5等に対する給電
も当然に一時的に遮断されることとなるので、この−時
的な給電遮断により、制御回路5を構成する各回路のC
MO5I Cへの電流が前述した保持電流以下にまで低
下すると、ラッチアップ現象に伴うサイリスタ効果によ
って前記ラッチアップ現象は解消されることとなる。そ
して、前記時間を経過後、スイッチ回路21がON状態
となることにより給電が再開され、これによって制御回
路5の各回路等は自己復旧し再び正常に動作することと
なる。
In this way, when the output current from the power supply circuit 4 increases and becomes an overcurrent, the overcurrent detection circuit 24 detects this and outputs an overcurrent detection signal to the monostable multivibrator 22 through the diode OR circuit 55. do. The monostable multi-bi break 22 is driven by this overcurrent detection signal as a trigger, and outputs only one logic level "L" timing pulse with a time width t determined by the capacitance of the capacitor 23 to the switch circuit 21. . switch circuit 21
Based on this single timing pulse, the power supply of the drive power supplied from the main device 30 to the power supply circuit 4 is temporarily cut off (ie, for about a few seconds, the same time as the time t). As a result, the power supply from the power supply circuit 4 to the control circuit 5 and the like is naturally temporarily cut off.
When the current to the MO5I C drops below the above-mentioned holding current, the latch-up phenomenon is eliminated by the thyristor effect accompanying the latch-up phenomenon. Then, after the above-mentioned time has elapsed, the switch circuit 21 is turned on and power supply is restarted, whereby each circuit of the control circuit 5 recovers itself and operates normally again.

一方、前記静電気等、外乱サージ電圧によって制御回路
5に内蔵されているワンチップCPU51がソフト暴走
状態となると、暴走防止回路(W、D、T、) 52は
コノワンチップCPU51のソフト暴走を検知してこの
ソフト暴走を防止すべ(9 0 リセット信号53を出力する。暴走防止回路(W。
On the other hand, when the one-chip CPU 51 built in the control circuit 5 enters a software runaway state due to disturbance surge voltage such as static electricity, the runaway prevention circuit (W, D, T,) 52 detects the software runaway of the one-chip CPU 51. This software runaway should be prevented (9 0 Reset signal 53 is output. Runaway prevention circuit (W).

D、T、) 52から出力されたリセット信号53は、
ダイオード論理和回路55を通して単安定マルチバイブ
レータ22に印加される。単安定マルチバイブレーク2
2は、このリセット信号53をトリガとして駆動し、コ
ンデンサ23の容量により決まる時間幅tを持った論理
レベル“L″のタイミングパルスを1発だけスイッチ回
路21に対して出力し、スイッチ回路21は、この1発
のタイミングパルスに基づいて主装置30から供給され
る駆動電力の電源回路4への給電を前記と同様に一時的
に遮断する。これによってワンチップCPU51のソフ
ト暴走はリセットされ、前記時間を経過後スイッチ回路
21がON状態となることにより給電が再開され、ワン
チップCPU51は正常動作に復帰することとなる。
The reset signal 53 output from the D, T, ) 52 is
It is applied to the monostable multivibrator 22 through the diode OR circuit 55. Monostable multibibreak 2
2 is driven using this reset signal 53 as a trigger, and outputs only one logic level "L" timing pulse with a time width t determined by the capacitance of the capacitor 23 to the switch circuit 21, and the switch circuit 21 Based on this one timing pulse, the power supply of the drive power supplied from the main device 30 to the power supply circuit 4 is temporarily cut off in the same manner as described above. As a result, the software runaway of the one-chip CPU 51 is reset, and after the above-mentioned time has elapsed, the switch circuit 21 is turned on, power supply is restarted, and the one-chip CPU 51 returns to normal operation.

上述した内容は、主として制御回路5に内蔵されている
ワンチップCPU51やLEDドライバ、デコーダ回路
に関するものであるが、ボタン電話機20を構成してい
る制御回路5以外の機器類、例えばスピーチネットワー
ク6、送話増幅器7a。
The above-described content mainly relates to the one-chip CPU 51, LED driver, and decoder circuit built in the control circuit 5, but it also applies to devices other than the control circuit 5 that constitute the button telephone 20, such as the speech network 6, Transmission amplifier 7a.

受話増幅器7b等を、CMO8I Cで構成した場合に
も本実施例が有効に適用される。
The present embodiment can also be effectively applied to a case where the receiver amplifier 7b and the like are constructed of CMO8 ICs.

以上説明したように、本発明の一実施例によれば、静電
気等、外乱サージ電圧が主としてスイッチマトリクス1
0を通してボタン電話機20の制御回路5内に入り込み
、これによってCMOSICで構成されているLEDド
ライバやデコーダ回路等がラッチアップ現象を起こし、
ボタン電話機20が動作不能な状態になっても、前記ラ
ッチアップ現象は直ちにリセットされて電源の再投入に
より正常動作に自己復旧し、又、ワンチップCPU51
にソフト暴走が発生した場合にも、このソフト暴走も直
ちにリセットされて電源の再投入により正常動作に自己
復旧する。そのため、従来のように、ボタン電話機20
を構成する各回路にラッチアップ現象が起ったときに、
−旦、ボタン電話機20を主装置30から切り離すこと
によって制御回路5を構成する各回路のラッチアップに
よる熱破壊を防止するための動作停止状態からリセット
する作業が不要となる。又、ユーザーか上記不具合を故
障と誤認してボタン電話機20をサービス部門に持ち込
むことによって生ずるユーザーの手間、障害の再現が不
可能なことによる修理作業の効率悪化、サービス部門の
ユーザーに対する不信感の解消を図ることができる。
As explained above, according to one embodiment of the present invention, disturbance surge voltage such as static electricity is mainly caused by the switch matrix 1.
0 into the control circuit 5 of the button telephone 20, causing a latch-up phenomenon in the LED driver, decoder circuit, etc. made of CMOSIC.
Even if the button telephone 20 becomes inoperable, the latch-up phenomenon will be immediately reset and it will self-recover to normal operation by turning on the power again, and the one-chip CPU 51
Even if software runaway occurs, this software runaway is immediately reset and self-recovery to normal operation when the power is turned on again. Therefore, as in the past, the button telephone 20
When a latch-up phenomenon occurs in each circuit that makes up the
- By disconnecting the button telephone 20 from the main device 30, there is no need to reset the circuits constituting the control circuit 5 from a stopped state to prevent thermal damage due to latch-up. In addition, the trouble caused by the user mistaking the above-mentioned problem as a malfunction and bringing the key telephone 20 to the service department, the inefficiency of repair work due to the inability to reproduce the problem, and the distrust of the service department toward the user. It is possible to resolve the issue.

第2図は、本発明の他の実施例に従うボタン電話装置の
要部を示したブロック図である。本発明の他の実施例に
従うボタン電話装置の概要は、前記第1図にて図示した
スイッチ回路21、マルチバイブレータ22、コンデン
サ23、過電流検出回路24の機能を、電源回路4′内
に実現させたものである。
FIG. 2 is a block diagram showing the main parts of a key telephone device according to another embodiment of the present invention. An outline of a button telephone device according to another embodiment of the present invention is that the functions of the switch circuit 21, multivibrator 22, capacitor 23, and overcurrent detection circuit 24 shown in FIG. 1 are realized in the power supply circuit 4'. This is what I did.

即ち、第2図において、スイッチングトランジスタ41
は、そのベース端子に誤差増幅器42から出力されるタ
イミングパルスによって0N10FF動作し、主装置3
0からトランス2を通して供給される駆動電力の直流リ
アクトル43側への供給/供給遮断を行なうようになっ
ている。前記直流リアクトル43、コンデンサ50は、
LCフィルタを構成している。誤差増幅器42は、所定
の基準電圧を発生させる基準電圧回路を内蔵していると
ともに、基準電圧回路から出力される基準電圧と、信号
線45と信号線46とを通して与えられる抵抗44にお
ける電圧降下値とを比較して、この比較結果に応じて所
定のタイミングパルスを出力する比較回路等をも内蔵し
ている。誤差増幅器42は、電源回路4′からの出力電
圧が常に一定値(例えば、DC5V)になるように、信
号線45と信号線46とを通して与えられる抵抗44に
おける電圧降下値と、基準電圧回路から出力される基準
電圧値との間の差分値が予め設定された規定値を超えな
いようにタイミングパルスを出力し、スイッチングトラ
ンジスタ41を0N10FF制御する。即ち、誤差増幅
器42は、抵抗44に過電流が流れることによって抵抗
44に異常な電圧降下が生じないように、抵抗44にお
ける電圧降下をフィードバック制御するものである。
That is, in FIG. 2, the switching transistor 41
operates as 0N10FF by the timing pulse outputted from the error amplifier 42 to its base terminal, and the main device 3
0 through the transformer 2 is supplied to/cut off from the DC reactor 43 side. The DC reactor 43 and capacitor 50 are
It constitutes an LC filter. The error amplifier 42 has a built-in reference voltage circuit that generates a predetermined reference voltage, and also converts the reference voltage output from the reference voltage circuit and the voltage drop value at the resistor 44 provided through the signal line 45 and the signal line 46. It also has a built-in comparison circuit, etc., which compares the 2 and 3 and outputs a predetermined timing pulse according to the comparison result. The error amplifier 42 adjusts the voltage drop value at the resistor 44 provided through the signal line 45 and the signal line 46 and from the reference voltage circuit so that the output voltage from the power supply circuit 4' is always a constant value (for example, DC 5V). A timing pulse is output, and the switching transistor 41 is controlled to be 0N10FF so that the difference value between the reference voltage value and the output reference voltage value does not exceed a preset specified value. That is, the error amplifier 42 performs feedback control on the voltage drop in the resistor 44 so that an abnormal voltage drop does not occur in the resistor 44 due to an overcurrent flowing through the resistor 44.

更に誤差増幅器42は、後述するマルチバイブレータ4
7から所定の時間幅t′を持った論理レベ3 4 ル“H”のタイミングパルスが1発出力され、この1発
のタイミングパルスと信号線45.46を通して与えら
れる抵抗44における電圧降下値とが重畳された電圧信
号が印加されると、抵抗44に過電流が流れ抵抗44に
異常な電圧降下が生じているものと判断して、前記マル
チバイブレータ47から出力された1発のタイミングパ
ルスの時間幅t′だけ、スイッチングトランジスタ41
をOFF状態に制御する。
Furthermore, the error amplifier 42 includes a multivibrator 4 which will be described later.
One timing pulse of logic level "H" with a predetermined time width t' is output from 7, and this one timing pulse and the voltage drop value at the resistor 44 applied through the signal line 45 and 46 are When a voltage signal with which The switching transistor 41 for a time width t'
is controlled to be in the OFF state.

単安定マルチバイブレーク47は、その出力側が前記誤
差増幅器42と接続されているとともに、そのトリガ端
子が前記誤差増幅器42を通して前記信号線45.46
と接続されている。単安定マルチバイブレーク47には
、更にコンデンサ48が接続されている。単安定マルチ
バイブレーク47は、前記抵抗44に異常な電圧降下が
生じたことによって、即ち前記抵抗44に過電流が流れ
たことによって信号線46を流れる電流と信号線45を
流れる電流との間の差分値が予め設定された値を超えた
ことをトリガとして駆動し、コンデンサ48の容量によ
って決まる時間幅t′を持った論理レベル“H″のタイ
ミングパルスを11発だけ誤差増幅器42に出力するよ
うになっている。
The output side of the monostable multi-bi break 47 is connected to the error amplifier 42, and its trigger terminal is connected to the signal line 45, 46 through the error amplifier 42.
is connected to. A capacitor 48 is further connected to the monostable multi-bi break 47. The monostable multi-bi break 47 is configured to reduce the difference between the current flowing through the signal line 46 and the current flowing through the signal line 45 when an abnormal voltage drop occurs across the resistor 44, that is, when an overcurrent flows through the resistor 44. It is driven when the difference value exceeds a preset value and outputs only 11 timing pulses of logic level "H" having a time width t' determined by the capacitance of the capacitor 48 to the error amplifier 42. It has become.

上記構成において、前述した制御回路5を構成している
各回路等がラッチアップ現象を起こしたことにより、主
装置30、トランス2からスイッチングトランジスタ4
1を通して抵抗44に流入する電流が異常に増大すると
、これによって信号線46を通して誤差増幅器42に入
力される電流と信号線45を通して誤差増幅器42に入
力される電流との間の差分値は、予め設定された値を超
える。このように、信号線46を通して流れる電流と信
号線45を通して流れる電流との間の差分値が異常に増
大すると、これをトリガとして単安定マルチバイブレー
タ47が駆動し、前述したように、コンデンサ48の容
量によって決まる時間幅t′を持った論理レベル“H2
のタイミングパルスを1発だけ誤差増幅器42に出力す
る。単安定マルチバイブレータ47から出力された前記
1発のタイミングパルスは、信号線46.45とを通し
て誤差増幅器42に印加される抵抗44における電圧降
下値と重畳され、従って前記時間幅t′だけ異常に高電
圧のパルスが誤差増幅器42に印加される。これによっ
て誤差増幅器42は、抵抗44に異常に大きな電圧降下
が生じたと判断して、前記時間幅t′に対応した時間だ
けスイッチングトランジスタ41をOFF状態とする。
In the above configuration, due to a latch-up phenomenon occurring in each circuit constituting the control circuit 5, the main device 30, the transformer 2, the switching transistor 4, etc.
When the current flowing into the resistor 44 through 1 increases abnormally, the difference value between the current input into the error amplifier 42 through the signal line 46 and the current input into the error amplifier 42 through the signal line 45 is Exceeds the configured value. In this way, when the difference value between the current flowing through the signal line 46 and the current flowing through the signal line 45 increases abnormally, the monostable multivibrator 47 is driven using this as a trigger, and as described above, the monostable multivibrator 47 is driven. A logic level "H2" with a time width t' determined by the capacitance.
Only one timing pulse is output to the error amplifier 42. The one timing pulse outputted from the monostable multivibrator 47 is superimposed on the voltage drop value across the resistor 44 which is applied to the error amplifier 42 through the signal lines 46 and 45, and therefore the voltage drop value is abnormally generated by the time width t'. A high voltage pulse is applied to the error amplifier 42. As a result, the error amplifier 42 determines that an abnormally large voltage drop has occurred across the resistor 44, and turns off the switching transistor 41 for a time corresponding to the time width t'.

ぞして、前記時間t′が経過した後は再び前述したフィ
ードバック制御に移行する。
After the time t' has elapsed, the control returns to the feedback control described above.

従って、前述したコンデンサ48の容量によって決まる
時間t′だけスイッチングトランジスタ41を非導通状
態とするので、ラッチアップ現象が生じている制御回路
5等の負イ1:1側と電源側とを一時的に遮断すること
となり、これによって前記ラッチアップ現象を解消する
ことができる。又、前記時間t′の経過により、誤差増
幅器42は再び通常のフィードバック制御に移行するの
で、電源の給電が再開され、これらによって前記制御回
路5等に内蔵されている各回路が自己復旧することも可
能となった。
Therefore, since the switching transistor 41 is made non-conductive for the time t' determined by the capacitance of the capacitor 48 described above, the negative 1:1 side of the control circuit 5, etc. where the latch-up phenomenon occurs is temporarily connected to the power supply side. Thus, the latch-up phenomenon can be eliminated. Further, as the time t' elapses, the error amplifier 42 shifts to normal feedback control again, so that the power supply is restarted, and thereby each circuit built in the control circuit 5 etc. can self-restore. is now also possible.

以上説明したように、本発明の他の実施例によれば、ボ
タン電話機20の電源回路4′に内蔵されているスイッ
チングトランジスタ41を、第1図にて図示したスイッ
チ回路2コとして利用することができ、又、抵抗44を
、第1図にて図示した過電流検出回路24として利用す
ることかできるため、ボタン電話機20の内部回路がラ
ッチアップしたときの自己復旧機能を、回路部品の増加
を最小限にとどめることによって実現することが可能と
なった。又、電源回路4′内に設けられている誤差増幅
器42は、一般にIC化されているものが多いが、本発
明に従う他の実施例においては、単安定マルチバイブレ
ーク等比較的IC化しやすい回路で誤差増幅器42を構
成することができるため、低価格化を図ることができる
。更には、ワンチップCPU51が制御回路5内部に入
り込んだ静電気等、外乱サージ電圧の影響を受けてソフ
ト暴走し、暴走防止回路(W、D、T、) 52等によ
り前記ソフト暴走を自己復旧させる場合においても、前
述した構成でボタン電話機20全体を簡単7 8 にリセット状態にすることができるので、ワンチップC
PU51を始めとするボタン電話機20を構成する各部
の自己復旧機能の信頼性をより一層向上させることがで
きる。
As explained above, according to another embodiment of the present invention, the switching transistor 41 built in the power supply circuit 4' of the button telephone 20 can be used as the two switch circuits shown in FIG. In addition, since the resistor 44 can be used as the overcurrent detection circuit 24 shown in FIG. This can be achieved by keeping the amount to a minimum. Further, the error amplifier 42 provided in the power supply circuit 4' is generally implemented as an IC, but in other embodiments according to the present invention, it is a circuit that is relatively easy to implement as an IC, such as a monostable multivib break. Since the error amplifier 42 can be configured, the cost can be reduced. Furthermore, the one-chip CPU 51 undergoes soft runaway under the influence of disturbance surge voltage such as static electricity that has entered the control circuit 5, and the runaway prevention circuit (W, D, T,) 52, etc. causes the software runaway to be self-recovered. Even in such a case, the entire button telephone 20 can be easily reset to 7 8 with the above-described configuration, so one-chip C
It is possible to further improve the reliability of the self-recovery function of each part constituting the button telephone 20 including the PU 51.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明の第1の発明によれば、過
負荷検出手段が水タレ;6話機を構成する各部が過負荷
になったことを検出したときに−rめ設定された時間だ
け主装置から駆動電源供給手段への給電を遮断するとと
もに前記時間が経過した後は前記給電遮断を解除する給
電制御手段を設け、又、本発明の第2の発明によれば、
給電制御手段を、駆動電源供給手段内に設け、主装置か
ら前記駆動電源供給手段に供給される電力の大きさによ
ってボタン電話機を構成する各部が過負荷になったこと
を検出したときに、給電制御手段が前記駆動電源供給手
段の出力を予め設定された時間たけ遮断するようにした
ので、静電気等、外乱サージ電圧がボタン電話機に印加
される等して、ボタン電話機の内部回路に何らかの異常
が発生したときには、主装置の給電回路からのボタン電
話機への給電を所定時間停止さ汁、この給電停止によっ
て前記内部回路に発生した異常を解消させた後に前記給
電回路からのボタン電話機への給電を再開すル、二とに
よ、・ミ、nl、jp 4(タン電話機を構成する内部
回路を自己復旧させることができ、故障していないボタ
ン電話機が故障と誤認されてサービス部門に持ち込まれ
、修理作業の効率を著しく悪化せしめたり、ユーザーに
故障していないボタン電話機をサービス部門に返品する
′ )余分な作業を行なわせることがないボタン電話装
置を提供することができる。
As explained above, according to the first aspect of the present invention, when the overload detection means detects that each part constituting the 6-talk machine is overloaded, the -r set time is set. According to the second aspect of the present invention, a power supply control means is provided for cutting off the power supply from the main device to the drive power supply means and canceling the power supply cutoff after the elapse of the time period.
A power supply control means is provided in the drive power supply means, and when it is detected that each part constituting the button telephone is overloaded due to the magnitude of the power supplied from the main device to the drive power supply means, power supply control means is provided. Since the control means cuts off the output of the drive power supply means for a preset period of time, it is possible to prevent any abnormality from occurring in the internal circuit of the button telephone due to disturbance surge voltage such as static electricity being applied to the button telephone. When this occurs, the power supply from the power supply circuit of the main device to the button telephone is stopped for a predetermined period of time, and after the abnormality that has occurred in the internal circuit due to the power supply stop is resolved, the power supply from the power supply circuit to the key telephone is stopped. Resume Ru, Nitoyo, Mi, nl, jp 4 (Tan) The internal circuits that make up the telephone are able to self-recover, and a non-faulty button telephone is misidentified as malfunctioning and brought to the service department. It is possible to provide a key telephone device that does not significantly deteriorate the efficiency of repair work or require the user to perform extra work such as returning a non-faulty key telephone to a service department.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例に従うボタン電話装置の要
部を示したブロック図、第2図は、本発明の他の実施例
に従うボタン電話装置の要部を示したブロック図、第3
図は、−船釣な電子式ボタン電話装置の全体的な回路構
成を示したブロック図、第4図は、従来のボタン電話機
に内蔵されている電源回路の構成を示したブロック図で
ある。 1・・・ケーブル、4.4′・・・電源回路、5・・・
制御回路、20・・・ボタン電話機、2]・・・スイッ
チ回路、22.47・・・単安定マルチバイブレータ、
23゜48・・・コンデンサ、24・・・過電流検出回
路、30−・・主装置、30 c−D C24V電源、
31・・・保護回路、42・・・誤差増幅器、44・・
・抵抗、51・・・ワンチップCPU、52・・・暴走
防止回路。
FIG. 1 is a block diagram showing the main parts of a button telephone device according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the main parts of a button telephone device according to another embodiment of the invention. 3
The figure is a block diagram showing the overall circuit configuration of a conventional electronic button telephone device, and FIG. 4 is a block diagram showing the configuration of a power supply circuit built into a conventional button telephone. 1... Cable, 4.4'... Power supply circuit, 5...
Control circuit, 20... Button telephone, 2]... Switch circuit, 22.47... Monostable multivibrator,
23゜48...Capacitor, 24...Overcurrent detection circuit, 30-...Main device, 30 c-D C24V power supply,
31... Protection circuit, 42... Error amplifier, 44...
・Resistor, 51... One-chip CPU, 52... Runaway prevention circuit.

Claims (1)

【特許請求の範囲】 1、外部に供給する電流を所定値以下に制限する電流制
限手段を有する主装置と、前記主装置から供給される電
力を受けてこれを予め設定された値に可変調整した後出
力する駆動電源供給手段を有し、前記主装置を通して他
の端末との間で音声、データの授受を行なうボタン電話
機とを備えたボタン電話装置において、 前記ボタン電話機を構成する各部が過負荷になったこと
を検出して出力する過負荷検出手段と、前記過負荷検出
手段が前記ボタン電話機を構成する各部が過負荷になっ
たことを検出したときに予め設定された時間だけ前記主
装置から前記駆動電源供給手段への給電を遮断する給電
制御手段と、を設けたことを特徴とするボタン電話装置
。 2、請求項1に記載のボタン電話装置において、前記給
電制御手段を、前記駆動電源供給手段内に設け、前記主
装置から前記駆動電源供給手段に供給される電力の大き
さによって前記ボタン電話機を構成する各部が過負荷に
なったことを検出したときに、前記給電制御手段が前記
駆動電源供給手段の出力を予め設定された時間だけ遮断
するようにしたことを特徴とするボタン電話装置。
[Claims] 1. A main device having a current limiting means for limiting the current supplied to the outside to a predetermined value or less, and a main device that receives electric power supplied from the main device and variably adjusts it to a preset value. In the key telephone device, the button telephone device has a drive power supply means for outputting the power after the main device is activated, and transmits and receives voice and data to and from other terminals through the main device. an overload detection means for detecting and outputting a load; and an overload detection means for detecting that each part constituting the key telephone is overloaded, and for a preset period of time when the overload detection means detects that each part constituting the key telephone is overloaded. A button telephone device comprising: power supply control means for cutting off power supply from the device to the drive power supply means. 2. In the button telephone device according to claim 1, the power supply control means is provided in the drive power supply means, and the key telephone device is controlled by the magnitude of the power supplied from the main device to the drive power supply means. A button telephone device, characterized in that, when detecting that each constituent part is overloaded, the power supply control means cuts off the output of the drive power supply means for a preset time.
JP1260852A 1989-10-05 1989-10-05 Key telephone system Pending JPH03123149A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1260852A JPH03123149A (en) 1989-10-05 1989-10-05 Key telephone system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1260852A JPH03123149A (en) 1989-10-05 1989-10-05 Key telephone system

Publications (1)

Publication Number Publication Date
JPH03123149A true JPH03123149A (en) 1991-05-24

Family

ID=17353649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1260852A Pending JPH03123149A (en) 1989-10-05 1989-10-05 Key telephone system

Country Status (1)

Country Link
JP (1) JPH03123149A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009036368A (en) * 2006-11-10 2009-02-19 Gkn ドライブライン トルクテクノロジー株式会社 Power transmission device
JP2009079771A (en) * 1998-08-18 2009-04-16 Ulrich Rohs Conical friction ring transmission
WO2019106829A1 (en) * 2017-12-01 2019-06-06 三菱電機株式会社 Display unit, display device and display method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009079771A (en) * 1998-08-18 2009-04-16 Ulrich Rohs Conical friction ring transmission
JP2009036368A (en) * 2006-11-10 2009-02-19 Gkn ドライブライン トルクテクノロジー株式会社 Power transmission device
WO2019106829A1 (en) * 2017-12-01 2019-06-06 三菱電機株式会社 Display unit, display device and display method

Similar Documents

Publication Publication Date Title
US5654859A (en) Fault tolerant power distribution system
US6674657B2 (en) Overvoltage-protective device for power system, AC/DC converter and DC/DC converter constituting the power system
US5357395A (en) Undervoltage protection circuit, system and method of operating same
JPH0865918A (en) Redundant power supply circuit
JP3098432B2 (en) Power supply circuit
CA2266322C (en) High current protection circuit for telephone interface
JPH03207218A (en) Protective power controller
JPH03123149A (en) Key telephone system
CN114252800A (en) Power Good signal control circuit with double-output Power supply and electronic equipment
US7113375B2 (en) Circuit configuration for monitoring and/or regulating supply voltages
WO2000059090A1 (en) Power line protection devices and methods for providing overload protection to multiple outputs
JP4112120B2 (en) Regulator circuit
US5101313A (en) System for protecting a dc power distribution bus during hot servicing
JP4367774B2 (en) IC chip
US6624995B2 (en) Semiconductor device and method of activating a protection circuit with a sampling pulse
JP2002062903A (en) Control device
JP2004254388A (en) Power supply detecting circuit
JP2011055493A (en) Overvoltage protection with power sink
JP5220819B2 (en) Method and apparatus for controlling shared positive protection
JP3051320B2 (en) Power supply for communication equipment
CN223566052U (en) Safety control circuit and apparatus
JP2882141B2 (en) Device with overcurrent detection circuit
CN212012118U (en) Overvoltage protection circuit
US5539606A (en) Electronic circuit breaker
JP2642720B2 (en) Ground signal generation circuit