JPH03125514A - 物理量検出装置 - Google Patents
物理量検出装置Info
- Publication number
- JPH03125514A JPH03125514A JP1264319A JP26431989A JPH03125514A JP H03125514 A JPH03125514 A JP H03125514A JP 1264319 A JP1264319 A JP 1264319A JP 26431989 A JP26431989 A JP 26431989A JP H03125514 A JPH03125514 A JP H03125514A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- pulse
- phase difference
- output
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のパルス信号間の位相差を高精度に検出
することが可能なパルス位相差検出回路及びこのパルス
位相差検出回路を備える物理量検出装置に関するもので
ある。
することが可能なパルス位相差検出回路及びこのパルス
位相差検出回路を備える物理量検出装置に関するもので
ある。
〔従来の技術］
従来、デジタル回路によってアナログ量を取り扱う場合
には、物理的な分解能はデジタル回路のビット数によっ
て決定され、また時間的な分解能はデジタル回路のクロ
ック周波数によって決定される。このため、例えば任意
の位相関係にある２つのパルス信号の位相差を検出する
回路をデジタル回路によって構成した場合、その位相差
がクロック周波数によって決定される時間的な分解能よ
りも小さいときには、この位相差を検出することは不可
能である。なお、現在のシリコンＭＯＳトランジスタ技
術によれば、クロック周波数は最大で５０Ｍ］（ｚ程度
であり、時間的な分解能は２０ ｎｓ程度が限界である
。
には、物理的な分解能はデジタル回路のビット数によっ
て決定され、また時間的な分解能はデジタル回路のクロ
ック周波数によって決定される。このため、例えば任意
の位相関係にある２つのパルス信号の位相差を検出する
回路をデジタル回路によって構成した場合、その位相差
がクロック周波数によって決定される時間的な分解能よ
りも小さいときには、この位相差を検出することは不可
能である。なお、現在のシリコンＭＯＳトランジスタ技
術によれば、クロック周波数は最大で５０Ｍ］（ｚ程度
であり、時間的な分解能は２０ ｎｓ程度が限界である
。
従って、高い検出精度が要求されるセンサ等では、上記
の分解能の制限により検出回路のデジタル化が不可能な
状況であり、現在アナログ回路が用いられている。この
ため、動作温度範囲、消費電力、信頼性、小型化等の点
において大幅な性能の向上が望めない状況にある。
の分解能の制限により検出回路のデジタル化が不可能な
状況であり、現在アナログ回路が用いられている。この
ため、動作温度範囲、消費電力、信頼性、小型化等の点
において大幅な性能の向上が望めない状況にある。
本発明は上記の点に鑑みてなされたもので、検出回路を
デジタル回路によって構成しつつ、複数のパルス信号間
の位相差を高精度に検出することが可能なパルス位相差
検出回路を提供することを第１の目的とする。さらに、
このパルス位相差検出回路を用いて、対象とする物理量
の変化を高精度に検出することが可能な物理量検出装置
を提供することを第２の目的とする。
デジタル回路によって構成しつつ、複数のパルス信号間
の位相差を高精度に検出することが可能なパルス位相差
検出回路を提供することを第１の目的とする。さらに、
このパルス位相差検出回路を用いて、対象とする物理量
の変化を高精度に検出することが可能な物理量検出装置
を提供することを第２の目的とする。
〔課題を解決するだめの手段］
上記第１の目的を達成するために、本発明によるパルス
位相差検出回路は、 第１のパルス信号が入力されたとき、この第１のパルス
信号に対してそれぞれ異なる所定の時間だけ遅延した複
数のパルス信号を出力する信号遅延回路から構成される
遅延パルス信号出力手段と、前記第１のパルス信号に対
して任意の時間だけ遅延した第２のパルス信号と、前記
遅延パルス信号出力手段から出力された複数のパルス信
号とを入力し、この複数のパルス信号の中から前記第２
のパルス信号が入力されたタイミングに対しある特定の
状態にあるパルス信号を選択するパルス信号選択手段と
、 前記パルス信号選択手段によって選択されたバルス信号
に基づき、前記第１のパルス信号と前記第２のパルス信
号との位相差を検出する検出手段とを備えるように構成
される。
位相差検出回路は、 第１のパルス信号が入力されたとき、この第１のパルス
信号に対してそれぞれ異なる所定の時間だけ遅延した複
数のパルス信号を出力する信号遅延回路から構成される
遅延パルス信号出力手段と、前記第１のパルス信号に対
して任意の時間だけ遅延した第２のパルス信号と、前記
遅延パルス信号出力手段から出力された複数のパルス信
号とを入力し、この複数のパルス信号の中から前記第２
のパルス信号が入力されたタイミングに対しある特定の
状態にあるパルス信号を選択するパルス信号選択手段と
、 前記パルス信号選択手段によって選択されたバルス信号
に基づき、前記第１のパルス信号と前記第２のパルス信
号との位相差を検出する検出手段とを備えるように構成
される。
また、上記第２の目的を達成するために、本発明による
物理量検出装置は、 検出対象である物理量の検出値に応じて、出力するパル
ス信号の発振周波数が変化する第１の発振器と、 前記第１の発振器が出力するパルス信号の発振周波数と
比較すべき発振周波数を有するパルス信号を出力する第
２の発振器と、 前記第１の発振器から出力されるパルス信号と前記第２
の発振器から出力されるパルス信号との位相差を検出す
るパルス位相差検出回路と、前記パルス位相差検出回路
によって検出される位相差に基づき、この位相差の変化
状態を検出する変化状態検出手段と、 前記変化状態検出手段が検出する位相差の変化状態に基
づき、前記物理量の変化状態を検出する検出手段とを備
えるように構成される。
物理量検出装置は、 検出対象である物理量の検出値に応じて、出力するパル
ス信号の発振周波数が変化する第１の発振器と、 前記第１の発振器が出力するパルス信号の発振周波数と
比較すべき発振周波数を有するパルス信号を出力する第
２の発振器と、 前記第１の発振器から出力されるパルス信号と前記第２
の発振器から出力されるパルス信号との位相差を検出す
るパルス位相差検出回路と、前記パルス位相差検出回路
によって検出される位相差に基づき、この位相差の変化
状態を検出する変化状態検出手段と、 前記変化状態検出手段が検出する位相差の変化状態に基
づき、前記物理量の変化状態を検出する検出手段とを備
えるように構成される。
上記のように構成されたパルス位相差検出回路において
は、遅延パルス信号出力手段に第１のパルス信号が入力
されると、信号遅延回路により第１のパルス信号に対し
てそれぞれ異なる所定の時間だけ遅延された複数のパル
ス信号が出力される。
は、遅延パルス信号出力手段に第１のパルス信号が入力
されると、信号遅延回路により第１のパルス信号に対し
てそれぞれ異なる所定の時間だけ遅延された複数のパル
ス信号が出力される。
この信号遅延回路による遅延時間は、通常のデジタル回
路の時間的な分解能と比較して非常に短く設定すること
ができる。このため、パルス信号選択手段によって上記
複数のパルス信号の中から第２のパルス信号が入力され
たタイミングに対しある特定の状態にあるパルス信号を
選択することにより、第１のパルス信号と第２のパルス
信号との位相差を非常に高精度に検出することが可能と
なる。
路の時間的な分解能と比較して非常に短く設定すること
ができる。このため、パルス信号選択手段によって上記
複数のパルス信号の中から第２のパルス信号が入力され
たタイミングに対しある特定の状態にあるパルス信号を
選択することにより、第１のパルス信号と第２のパルス
信号との位相差を非常に高精度に検出することが可能と
なる。
また、上記パルス位相差検出回路を備える物理量検出装
置においては、第１の発振器から検出対象である物理量
の検出値に応じて発振周波数が変化するパルス信号が出
力される。本発明においては、このパルス信号と第２の
発振器から出力されるパルス信号との位相差を検出し、
さらにこの位相差の変化状態を検出する。ここで、位相
差の変化状態を検出することにより、検出精度が第１及
び第２の各発振器の絶対的な発振周波数に影響されるこ
とがない。すなわち、温度特性、経時変化及び素子特性
のばらつき電源電圧変動等によって発振周波数が変化し
たとしても、それに影響されず高精度に物理量の変化状
態を検出することができる。
置においては、第１の発振器から検出対象である物理量
の検出値に応じて発振周波数が変化するパルス信号が出
力される。本発明においては、このパルス信号と第２の
発振器から出力されるパルス信号との位相差を検出し、
さらにこの位相差の変化状態を検出する。ここで、位相
差の変化状態を検出することにより、検出精度が第１及
び第２の各発振器の絶対的な発振周波数に影響されるこ
とがない。すなわち、温度特性、経時変化及び素子特性
のばらつき電源電圧変動等によって発振周波数が変化し
たとしても、それに影響されず高精度に物理量の変化状
態を検出することができる。
以下、本発明の実施例を図面に基づいて説明する。
第１図は、本実施例におけるパルス位相差検出回路の構
成を示す回路図である。第１図において、ＩＯは遅延パ
ルス発生回路であり、複数のインバータ４１〜４１から
なる信号遅延回路としてのゲート遅延回路によって構成
されている。この遅延パルス発生回路１０は、第２図の
タイムチャートに示されるように、パルス信号ＰＡのレ
ベルが１となった時を基準として、適当な遅延時間Ｔゎ
だけ位相の遅れた複数の出力パルス信号群Ｐ１〜Ｐ７を
発生する。このゲート遅延回路１０においてしよ、パル
ス信号ＰＡがインバータ４１に入力され、インバータ４
１の出力がインバータ４２の入力に接続されている。さ
らに、インバータ４２の出力がインバータ４３０入力に
接続されるとともに、出力パルス信号Ｐ、として出力さ
れる。以下、同様にしてインバータ４３からインバータ
４１までの出力と入力とが接続され、かつ偶数番目のイ
ンバータ４２〜４２の出力が出力パルス信号Ｐ１〜Ｐ。
成を示す回路図である。第１図において、ＩＯは遅延パ
ルス発生回路であり、複数のインバータ４１〜４１から
なる信号遅延回路としてのゲート遅延回路によって構成
されている。この遅延パルス発生回路１０は、第２図の
タイムチャートに示されるように、パルス信号ＰＡのレ
ベルが１となった時を基準として、適当な遅延時間Ｔゎ
だけ位相の遅れた複数の出力パルス信号群Ｐ１〜Ｐ７を
発生する。このゲート遅延回路１０においてしよ、パル
ス信号ＰＡがインバータ４１に入力され、インバータ４
１の出力がインバータ４２の入力に接続されている。さ
らに、インバータ４２の出力がインバータ４３０入力に
接続されるとともに、出力パルス信号Ｐ、として出力さ
れる。以下、同様にしてインバータ４３からインバータ
４１までの出力と入力とが接続され、かつ偶数番目のイ
ンバータ４２〜４２の出力が出力パルス信号Ｐ１〜Ｐ。
とじて出力される。
なお、上記の遅延パルス発生回路１０では偶数番目のイ
ンバータ４２〜４１の出力を出力パルス信号群Ｐ、〜Ｐ
イとしたが、必要に応じて基数番目のインバータ４１〜
４氾−４の出力を出力パルス信号群Ｐ１〜Ｐイに加える
ことも可能である。
ンバータ４２〜４１の出力を出力パルス信号群Ｐ、〜Ｐ
イとしたが、必要に応じて基数番目のインバータ４１〜
４氾−４の出力を出力パルス信号群Ｐ１〜Ｐイに加える
ことも可能である。
また、本実施例ではインバータ４１〜４２のみによる遅
延時間を利用して出力パルス信号群Ｐ１〜Ｐ、、を発生
している。しかし、インバータ４１一 １０ 〜４！の段数を変えたり、インバータ４１〜４２の接続
線間に容量を付加することによって、遅延時間を調整す
ることも可能である。さらに、インバータ等のゲート回
路を用いずに、第１１図に示すように抵抗７００〜７０
ｐとコンデンサ８００８０ｐとを用いて遅延回路１０′
を構成することも可能である。
延時間を利用して出力パルス信号群Ｐ１〜Ｐ、、を発生
している。しかし、インバータ４１一 １０ 〜４！の段数を変えたり、インバータ４１〜４２の接続
線間に容量を付加することによって、遅延時間を調整す
ることも可能である。さらに、インバータ等のゲート回
路を用いずに、第１１図に示すように抵抗７００〜７０
ｐとコンデンサ８００８０ｐとを用いて遅延回路１０′
を構成することも可能である。
第１図において、２０はパルス信号選択手段としての同
期パルス検出回路であり、遅延パルス発生回路１０から
出力される出力パルス信号群Ｉ〕〜Ｐ７とパルス信号Ｐ
Ａに対して、任意の位相関係にあるパルス信号ＰＢを入
力し、出力パルス信号群Ｐ、〜Ｐ、の中からパルス信号
ＰＢの位相に最も近い位相を持った出力パルス信号を検
出するものである。この同期パルス検出回路２０は、出
力パルス信号群Ｐ、〜Ｐ、、をデータとして入力し、か
つパルス信号ＰＡに対して任意の位相関係にあるパルス
信号ＰＢとを入力し、出力パルス信号群Ｐ〜ｐＨの中か
らパルス信号ＰＢの位相に最も近い位相を持った出力パ
ルス信号を検出するものである。この同期パルス検出回
路２０は、出力パルス信号群Ｐ、〜Ｐ７をデータとして
入力し、かつパルス信号ＰＢをクロックとして入力する
Ｄフリップフロップ（以下、Ｄ−ＦＦ）５１〜５０を有
している。さらに、Ｄ−ＦＦの出力ＱとＤ−ＦＦ５２の
反転入ノＪＱを入力し、同期パルス信号ＰＯＩを出力す
るＡＮＤゲート６１を有し、以下、同様にＤ−ＦＦ５２
〜５ｎの出力Ｑ及び反転出力Ｑを入ノ〕し、同期パルス
信号ＰＯ２〜ＰＯｍを出力するＡＮＤゲート６２〜６ｍ
を有している。
期パルス検出回路であり、遅延パルス発生回路１０から
出力される出力パルス信号群Ｉ〕〜Ｐ７とパルス信号Ｐ
Ａに対して、任意の位相関係にあるパルス信号ＰＢを入
力し、出力パルス信号群Ｐ、〜Ｐ、の中からパルス信号
ＰＢの位相に最も近い位相を持った出力パルス信号を検
出するものである。この同期パルス検出回路２０は、出
力パルス信号群Ｐ、〜Ｐ、、をデータとして入力し、か
つパルス信号ＰＡに対して任意の位相関係にあるパルス
信号ＰＢとを入力し、出力パルス信号群Ｐ〜ｐＨの中か
らパルス信号ＰＢの位相に最も近い位相を持った出力パ
ルス信号を検出するものである。この同期パルス検出回
路２０は、出力パルス信号群Ｐ、〜Ｐ７をデータとして
入力し、かつパルス信号ＰＢをクロックとして入力する
Ｄフリップフロップ（以下、Ｄ−ＦＦ）５１〜５０を有
している。さらに、Ｄ−ＦＦの出力ＱとＤ−ＦＦ５２の
反転入ノＪＱを入力し、同期パルス信号ＰＯＩを出力す
るＡＮＤゲート６１を有し、以下、同様にＤ−ＦＦ５２
〜５ｎの出力Ｑ及び反転出力Ｑを入ノ〕し、同期パルス
信号ＰＯ２〜ＰＯｍを出力するＡＮＤゲート６２〜６ｍ
を有している。
上記のように構成されたパルス位相差検出回路の作動を
第２図のタイムチャートに基づいて説明する。なお、こ
こでは出力パルス信号群Ｐ、〜Ｐイの信号数を４、同期
パルス信号群ＰＯＩ〜ＰＯｍの信号数を３とした例を示
しているが、原理的にはこれらの信号数に制限はないの
で、応用する回路に最適な信号数を選ぶことができる。
第２図のタイムチャートに基づいて説明する。なお、こ
こでは出力パルス信号群Ｐ、〜Ｐイの信号数を４、同期
パルス信号群ＰＯＩ〜ＰＯｍの信号数を３とした例を示
しているが、原理的にはこれらの信号数に制限はないの
で、応用する回路に最適な信号数を選ぶことができる。
第２図において、パルス信号ＰＡのレベルが０から１に
なると、インバータ４２の出力（すなわち出力パルス信
号ＰＬ）のレベルは、信号が２個のインバータ４１．４
２を伝搬する時間、つまりゲート遅延時間Ｔ、たけ遅れ
て時刻Ｔ、で１に立上る。同様に、出力パルス信号Ｐ２
〜Ｐ４のレベルが１に立上る時刻Ｔ２〜Ｔ４は、信号が
伝搬されるインバータ４３〜４８の個数に応じて遅れて
いく。
なると、インバータ４２の出力（すなわち出力パルス信
号ＰＬ）のレベルは、信号が２個のインバータ４１．４
２を伝搬する時間、つまりゲート遅延時間Ｔ、たけ遅れ
て時刻Ｔ、で１に立上る。同様に、出力パルス信号Ｐ２
〜Ｐ４のレベルが１に立上る時刻Ｔ２〜Ｔ４は、信号が
伝搬されるインバータ４３〜４８の個数に応じて遅れて
いく。
このとき、各インバータ４１〜４８の回路サイズを全て
等しくすることにより、各々のインバータ４１〜４８に
よるケート遅延時間Ｔ。を等しくすることができる。こ
れにより、ｎ番目の出力パルス信号Ｐイの立登り時刻Ｔ
、は、Ｔ、＝ ｎ Ｘ Ｔ、となる。
等しくすることにより、各々のインバータ４１〜４８に
よるケート遅延時間Ｔ。を等しくすることができる。こ
れにより、ｎ番目の出力パルス信号Ｐイの立登り時刻Ｔ
、は、Ｔ、＝ ｎ Ｘ Ｔ、となる。
ここで、ゲート遅延時間Ｔ、は、従来のシリコンＭＯ３
技術によって最短２ｎｓ程度に設定することが可能であ
る。これに対して従来のデジタル回路のクロック周波数
は、最高で５０ＭＨｚ程度であり、これにより時間的な
分解能は２０ｎｓ程度が限界である。従って、本実施例
によれば、従来の方式に対して１０倍の精度を得ること
ができる。
技術によって最短２ｎｓ程度に設定することが可能であ
る。これに対して従来のデジタル回路のクロック周波数
は、最高で５０ＭＨｚ程度であり、これにより時間的な
分解能は２０ｎｓ程度が限界である。従って、本実施例
によれば、従来の方式に対して１０倍の精度を得ること
ができる。
このようにして、同期パルス検出回路２０にはほぼ２ｎ
ｓ間隔で順次立上る出力パルス信号群Ｐ〜Ｐ４が入力さ
れる。そして、時刻Ｔ Ｂ （Ｔ ２ ＜ Ｔ Ｒ＜Ｔ
３）において、パルス信号ＰＢのレベルが０から１にな
ると、このパルス信号ＰＢによって各Ｄ−ＦＦ５１〜５
４がトリガされる。このとき、それぞれのＤ−ＦＦ５１
〜５４の出力Ｑ及び反転出力Ｑからは、時刻Ｔｌｌにそ
れぞれ与えられている出力パルス信号Ｐ１〜Ｐ４のレベ
ルに応じた信号が出力される。時刻Ｔ、においては、出
力パルス信号Ｐ、、Ｐ２のレベルが１となっており、出
力パルス信号Ｐ３．Ｐ４のレベルはＯとなっている。
ｓ間隔で順次立上る出力パルス信号群Ｐ〜Ｐ４が入力さ
れる。そして、時刻Ｔ Ｂ （Ｔ ２ ＜ Ｔ Ｒ＜Ｔ
３）において、パルス信号ＰＢのレベルが０から１にな
ると、このパルス信号ＰＢによって各Ｄ−ＦＦ５１〜５
４がトリガされる。このとき、それぞれのＤ−ＦＦ５１
〜５４の出力Ｑ及び反転出力Ｑからは、時刻Ｔｌｌにそ
れぞれ与えられている出力パルス信号Ｐ１〜Ｐ４のレベ
ルに応じた信号が出力される。時刻Ｔ、においては、出
力パルス信号Ｐ、、Ｐ２のレベルが１となっており、出
力パルス信号Ｐ３．Ｐ４のレベルはＯとなっている。
このため、Ｄ −、−Ｆ Ｆ ５１の出力Ｑから１のレ
ベルの信号が出力され、かつＤ−ＦＦ５２の反転出力Ｑ
からＯのレベルの信号が出力される。このため、ＡＮＤ
ゲート６１の出力レベルは０となる。一方、Ｄ−ＦＦ５
２の出力Ｑから出力される信号レベルは１、ＩＩ）−Ｆ
Ｆ５３の反転出力Ｑから出力される信号レベルは１とな
るため、ＡＮＤゲート６２の出力レベル、つまり同期パ
ルス信号ＰＯ２のレベルは１となる。また、ＡＮＤゲー
ト６３．６４については、それぞれ入力されているＤ−
ＦＦ５２３ ４ 〜５４の出力Ｑからの信号レベルがＯであるため、出力
レベルも０である。
ベルの信号が出力され、かつＤ−ＦＦ５２の反転出力Ｑ
からＯのレベルの信号が出力される。このため、ＡＮＤ
ゲート６１の出力レベルは０となる。一方、Ｄ−ＦＦ５
２の出力Ｑから出力される信号レベルは１、ＩＩ）−Ｆ
Ｆ５３の反転出力Ｑから出力される信号レベルは１とな
るため、ＡＮＤゲート６２の出力レベル、つまり同期パ
ルス信号ＰＯ２のレベルは１となる。また、ＡＮＤゲー
ト６３．６４については、それぞれ入力されているＤ−
ＦＦ５２３ ４ 〜５４の出力Ｑからの信号レベルがＯであるため、出力
レベルも０である。
このように同期パルス検出回路２０によれば、出力パル
ス信号群Ｐ１〜Ｐ、の中からパルス信号ＰＢが人力され
た時刻ＴＢの直前に立上った出力パルス信号Ｐ２に対応
した同期パルス信号ＰＯ２のレベルを他の同期パルス信
号ＰＯＩ、ＰＯ３のレベルと異ならせることができる。
ス信号群Ｐ１〜Ｐ、の中からパルス信号ＰＢが人力され
た時刻ＴＢの直前に立上った出力パルス信号Ｐ２に対応
した同期パルス信号ＰＯ２のレベルを他の同期パルス信
号ＰＯＩ、ＰＯ３のレベルと異ならせることができる。
従って、ゲート遅延時間Ｔ、を最小分解能とする検出精
度で２つのパルス信号ＰＡ、ＰＢの位相差を検出するこ
とが可能となる。
度で２つのパルス信号ＰＡ、ＰＢの位相差を検出するこ
とが可能となる。
なお、上記実施例では、位相差を比較するパルス信号数
を２として説明したが、パルス信号ＰＢの信号数が複数
となっても、同期パルス検出回路２０を追加することに
よって対応可能であり、比較可能なパルス信号数に制限
はない。また、上記のようにパルス信号ＰＲが入力され
る直前に１に立ち上がったパルス信号を検出する以外に
、パルス信号ＰＲが人力された直後に１に立ち上がった
パルス信号を検出しても良いし、パルス信号が入力され
る前、或いは後から所定番目のパルス信号を検出しても
良い。
を２として説明したが、パルス信号ＰＢの信号数が複数
となっても、同期パルス検出回路２０を追加することに
よって対応可能であり、比較可能なパルス信号数に制限
はない。また、上記のようにパルス信号ＰＲが入力され
る直前に１に立ち上がったパルス信号を検出する以外に
、パルス信号ＰＲが人力された直後に１に立ち上がった
パルス信号を検出しても良いし、パルス信号が入力され
る前、或いは後から所定番目のパルス信号を検出しても
良い。
次に、上記のパルス位相差検出回路を適用した物理量検
出装置について説明する。
出装置について説明する。
第３図は、物理量として磁気を検出する磁気検出回路の
構成を示すブロック図である。
構成を示すブロック図である。
第３図において、■ＩＯ及び１２０は磁気抵抗素子であ
り、作用する磁気が変化するとその磁気変化に応じて抵
抗値が変化するものである。これらの磁気抵抗素子１１
０，１２０は同一形状を有し、かつ９０°ずらせて配置
することにより、同じ磁気変化に対して互いに逆方向に
抵抗値を変化させることが可能となり、磁界変化に対す
る感度を向上させることができる。１３０及び１４０は
発振器であり、磁気抵抗素子１１０，１２０の抵抗変化
に応じて発振周波数が変化するものである。
り、作用する磁気が変化するとその磁気変化に応じて抵
抗値が変化するものである。これらの磁気抵抗素子１１
０，１２０は同一形状を有し、かつ９０°ずらせて配置
することにより、同じ磁気変化に対して互いに逆方向に
抵抗値を変化させることが可能となり、磁界変化に対す
る感度を向上させることができる。１３０及び１４０は
発振器であり、磁気抵抗素子１１０，１２０の抵抗変化
に応じて発振周波数が変化するものである。
この発振器１３０，１４０は、さらに波形整形回路を有
しており、第３図及び第４図に示すように磁気抵抗素子
１１０，１２０の抵抗値によって決定される発振周波数
に等しい周波数のパルス信号ＣＫＢ、ＣＫＡを出力する
。１５０及び１６０は公知のカウンタであり、発振器１
３０．１４０から出力されるパルス信号ＣＫＢ、ＣＫＡ
を計数し、第３図及び第４図に示すようにカウント信号
Ｃ０Ｂ−Ｃ３Ｂ、Ｃ０Ａ−Ｃ３Ａを出力する。１５１及
び１６１はデコーダであり、デコーダ１５１はカウンタ
１５０の計数値が所定値（本実施例においては９）に達
したとき、第３図及び第４図に示すように各々のカウン
タ１５０．１６０に対してリセット信号Ｒ３ＴＢ、Ｒ３
ＴＡを出力し、かつカウンタ１５０，１６０による次回
の計数の開始の同期を取るために、発振器１４０に対し
て同期信号５ＹＮＣを出力する。さらにデコーダ１５１
はカウンタ１５０の計数値が９となったときに、分周パ
ルス信号ＰＢｌを出力する。また、デコーダ１６１もデ
コーダ１５１と同様に、カウンタ１６０の計数値が９に
達したとき、分周パルス信号ＰＡＬを出力する。すなわ
ち、カウンタ１５０１６０によって同数のパルス信号Ｃ
ＫＢ、ＣＫＡが計数されたときにデコーダ１５１，１６
１から分周パルス信号ＰＢＩ、ＰＡＩを出力するように
構成しているため、この分周パルス信号ＦＢＩ。
しており、第３図及び第４図に示すように磁気抵抗素子
１１０，１２０の抵抗値によって決定される発振周波数
に等しい周波数のパルス信号ＣＫＢ、ＣＫＡを出力する
。１５０及び１６０は公知のカウンタであり、発振器１
３０．１４０から出力されるパルス信号ＣＫＢ、ＣＫＡ
を計数し、第３図及び第４図に示すようにカウント信号
Ｃ０Ｂ−Ｃ３Ｂ、Ｃ０Ａ−Ｃ３Ａを出力する。１５１及
び１６１はデコーダであり、デコーダ１５１はカウンタ
１５０の計数値が所定値（本実施例においては９）に達
したとき、第３図及び第４図に示すように各々のカウン
タ１５０．１６０に対してリセット信号Ｒ３ＴＢ、Ｒ３
ＴＡを出力し、かつカウンタ１５０，１６０による次回
の計数の開始の同期を取るために、発振器１４０に対し
て同期信号５ＹＮＣを出力する。さらにデコーダ１５１
はカウンタ１５０の計数値が９となったときに、分周パ
ルス信号ＰＢｌを出力する。また、デコーダ１６１もデ
コーダ１５１と同様に、カウンタ１６０の計数値が９に
達したとき、分周パルス信号ＰＡＬを出力する。すなわ
ち、カウンタ１５０１６０によって同数のパルス信号Ｃ
ＫＢ、ＣＫＡが計数されたときにデコーダ１５１，１６
１から分周パルス信号ＰＢＩ、ＰＡＩを出力するように
構成しているため、この分周パルス信号ＦＢＩ。
ＰＡＩの立上り時刻の差は個々のパルス信号の位相差を
累積した時間に相当するものとなる。これにより、磁気
変化に対する検出感度が向上し、僅かな磁気変化による
発振周波数の変化をも検出することが可能となる。
累積した時間に相当するものとなる。これにより、磁気
変化に対する検出感度が向上し、僅かな磁気変化による
発振周波数の変化をも検出することが可能となる。
１７０は、前述のパルス位相差検出回路であり、同Ｊｔ
、Ｈパルス信号ＰＯＩ〜ＰＯｍの中から２つのパルス信
号ＦＢＩ、ＦＡＩの位相差に対応する同期パルス信号の
レベルだけを１とし、他のＩＪ、））パルス信号のレベ
ルを０として出力するものである。
、Ｈパルス信号ＰＯＩ〜ＰＯｍの中から２つのパルス信
号ＦＢＩ、ＦＡＩの位相差に対応する同期パルス信号の
レベルだけを１とし、他のＩＪ、））パルス信号のレベ
ルを０として出力するものである。
１８０は符号化回路であり、パルス位相差検出回路１７
０から出力される同期パルス信号群ＰＯＩ〜ＰＯｍの中
で１となっている同期パルス信号に対応して、符号化さ
れた２進デジタルデ一ク信号ＤＯ＝ Ｄ ｉ−１（ｉは
正整数）を出力する。本実施例においては、この符号化
回路１８０は同期パルス信号群Ｐｏｔ〜ＰＯｍをアドレ
ス信号とするＲＯＭを用いており、それぞれのアドレス
には各同期７ ８ パルス信号ＰＯＩ〜ＰＯｍが表ず位相差を示す所定の２
進デジタルデータが格納されている。１９０は比較回路
であり、前回符号化回路１８０から出力された２進デジ
タルデータと今回出力された２進デジタルデータとの差
を演算するとともに、この差の極大値及び極小値におい
て１と０が反転するパルス信号Ｐ。ｕｔを出力する。
０から出力される同期パルス信号群ＰＯＩ〜ＰＯｍの中
で１となっている同期パルス信号に対応して、符号化さ
れた２進デジタルデ一ク信号ＤＯ＝ Ｄ ｉ−１（ｉは
正整数）を出力する。本実施例においては、この符号化
回路１８０は同期パルス信号群Ｐｏｔ〜ＰＯｍをアドレ
ス信号とするＲＯＭを用いており、それぞれのアドレス
には各同期７ ８ パルス信号ＰＯＩ〜ＰＯｍが表ず位相差を示す所定の２
進デジタルデータが格納されている。１９０は比較回路
であり、前回符号化回路１８０から出力された２進デジ
タルデータと今回出力された２進デジタルデータとの差
を演算するとともに、この差の極大値及び極小値におい
て１と０が反転するパルス信号Ｐ。ｕｔを出力する。
この比較回路１９０は、第６図に示すように前回符号化
回路１８０から出力された２進デジタルデ一タ信号Ｄ−
１０〜Ｄ−１ｔ−１を記憶しておく記憶回路１９１を有
している。そして、この記憶回路１９１に記憶された前
回の２進デジタルデ一タ信号Ｄ−１０〜Ｄ−１ｉ−１と
今回符号化回路１８０から出力された２進デジタルデ一
タ信号ＤＯ〜Ｄ ｉ−１との差を演算するデジタル減算
器１９２を有している。さらに、このデジタル減算器１
９２における演算結果が正か負かを示す符号ビット信号
を入力し、そのデータをパルス信号Ｐ０８．として出力
するフリップフロップ１９３を有している。従って、こ
のパルス信号Ｐ。□は、２つの分周パルス信号１）Ｂ］
、、ＰＡ、１の位相差を示ず２進デジタルデ一タ信号Ｄ
Ｏ−Ｄｉ−１が増加から減少及び減少から増加へと転じ
るときに１と０が反転する信号となる。
回路１８０から出力された２進デジタルデ一タ信号Ｄ−
１０〜Ｄ−１ｔ−１を記憶しておく記憶回路１９１を有
している。そして、この記憶回路１９１に記憶された前
回の２進デジタルデ一タ信号Ｄ−１０〜Ｄ−１ｉ−１と
今回符号化回路１８０から出力された２進デジタルデ一
タ信号ＤＯ〜Ｄ ｉ−１との差を演算するデジタル減算
器１９２を有している。さらに、このデジタル減算器１
９２における演算結果が正か負かを示す符号ビット信号
を入力し、そのデータをパルス信号Ｐ０８．として出力
するフリップフロップ１９３を有している。従って、こ
のパルス信号Ｐ。□は、２つの分周パルス信号１）Ｂ］
、、ＰＡ、１の位相差を示ず２進デジタルデ一タ信号Ｄ
Ｏ−Ｄｉ−１が増加から減少及び減少から増加へと転じ
るときに１と０が反転する信号となる。
第５図（Ａ、）は、時間の経過に伴う磁気変化により、
第３図に示す発振器１３０，１４０の発振周波数ｒａ、
ｆ、が変化する様子を示している。
第３図に示す発振器１３０，１４０の発振周波数ｒａ、
ｆ、が変化する様子を示している。
さらに第５図（Ｂ）は、第５図（△）に示す発振周波数
ｆａ、ｆｂの差Δｒが時間の経過に伴い、どのように変
化するのかを示している。この第５図（Ｂ）に示す発振
周波数の差へｆは、磁気変化に対応した周波数を有して
いる。従って、第５図（Ｃ）に示すように、この発振周
波数の差へｆを示す信号の極大値となる時刻ｔ １Ｉａ
Ｘと極小値となる時刻ｔ、、７とに対応してＯと１が反
転するパルス信号Ｐ′。８ｔは、磁気変化に対応した周
波数を有する信号となる。
ｆａ、ｆｂの差Δｒが時間の経過に伴い、どのように変
化するのかを示している。この第５図（Ｂ）に示す発振
周波数の差へｆは、磁気変化に対応した周波数を有して
いる。従って、第５図（Ｃ）に示すように、この発振周
波数の差へｆを示す信号の極大値となる時刻ｔ １Ｉａ
Ｘと極小値となる時刻ｔ、、７とに対応してＯと１が反
転するパルス信号Ｐ′。８ｔは、磁気変化に対応した周
波数を有する信号となる。
ここで、前述したようにフリップフロップ１９３から出
力されるパルス信号Ｐ ｏｕｔは２つの分周パルス信号
ＰＢＩ、ＰＡＬの位相差を示ず２進デジタルデ一タ信号
ＤＯ〜Ｄｉ−１が増加から減少及び減少から増加へと転
じた時に１とＯが反転する信号である。一方、２つの分
周パルス信号ＰＢＩＰＡＬの位相差は、２つの発振器１
３０，１．、’ＩＯから出力されるパルス信号ＣＫＢ、
ＣＫＡの発振周波数の差と対応した関係にある（すなわ
ち、発振周波数の差が大きくなれば位相差も大きくなり
、発振周波数の差が小さくなれば位相差も小さくなる）
。従って、フリップフロップ１９３から出力されるパル
ス信号Ｐ。□も磁気変化に対応した周波数を有する信号
となり、このパルス信号Ｐ。ａｔから磁気変化を検出す
ることができる。
力されるパルス信号Ｐ ｏｕｔは２つの分周パルス信号
ＰＢＩ、ＰＡＬの位相差を示ず２進デジタルデ一タ信号
ＤＯ〜Ｄｉ−１が増加から減少及び減少から増加へと転
じた時に１とＯが反転する信号である。一方、２つの分
周パルス信号ＰＢＩＰＡＬの位相差は、２つの発振器１
３０，１．、’ＩＯから出力されるパルス信号ＣＫＢ、
ＣＫＡの発振周波数の差と対応した関係にある（すなわ
ち、発振周波数の差が大きくなれば位相差も大きくなり
、発振周波数の差が小さくなれば位相差も小さくなる）
。従って、フリップフロップ１９３から出力されるパル
ス信号Ｐ。□も磁気変化に対応した周波数を有する信号
となり、このパルス信号Ｐ。ａｔから磁気変化を検出す
ることができる。
この方式においては、発振周波数ｆ、、ｆ、の差の変化
に基づいて、磁気変化に対応した周波数を有するパルス
信号Ｐ ｏｕｔを作成しているので、個々の発振周波数
ｆ、、ｆｂ自体の大きさは検出精度に何ら影響を与える
ことはない。すなわち、例えばプロセスによる素子特性
のばらつきや経時変化による素子特性の変動が生じて、
発振周波数ｆ、、ｆ、が変動しても検出精度が低下する
ことはない。
に基づいて、磁気変化に対応した周波数を有するパルス
信号Ｐ ｏｕｔを作成しているので、個々の発振周波数
ｆ、、ｆｂ自体の大きさは検出精度に何ら影響を与える
ことはない。すなわち、例えばプロセスによる素子特性
のばらつきや経時変化による素子特性の変動が生じて、
発振周波数ｆ、、ｆ、が変動しても検出精度が低下する
ことはない。
以上の実施例では、磁気抵抗素子１１．０．１．２０を
用いて磁気変化を検出していたが、磁気変化により発振
器１３０，１．４０の発振周波数を変化させることがで
きる検出素子であれば、磁気抵抗素子１１０．１２０に
代えて用いることができる。
用いて磁気変化を検出していたが、磁気変化により発振
器１３０，１．４０の発振周波数を変化させることがで
きる検出素子であれば、磁気抵抗素子１１０．１２０に
代えて用いることができる。
その−例として、第７図にホール素子２００を用いた場
合を示す。第７図において、ポール素子２００の一方の
出力信号■、をＭＯ３＋−ランジスタ２１０のゲートに
接続し、他方の出力信号■２をＭＯＳ）ランジスタ２２
０のゲートに接続する。
合を示す。第７図において、ポール素子２００の一方の
出力信号■、をＭＯ３＋−ランジスタ２１０のゲートに
接続し、他方の出力信号■２をＭＯＳ）ランジスタ２２
０のゲートに接続する。
ボール素子２００の出力信号Ｖ、、Ｖ２は、その電圧値
が磁気変化に対して互いに逆方向に変化するので、ＭＯ
３Ｉ−ランジスタ２１０ ２２０のオン抵抗も互いに逆
方向に変化する。これにより、発振器１３０，１４０の
発振周波数も互いに逆方向に変化させることができる。
が磁気変化に対して互いに逆方向に変化するので、ＭＯ
３Ｉ−ランジスタ２１０ ２２０のオン抵抗も互いに逆
方向に変化する。これにより、発振器１３０，１４０の
発振周波数も互いに逆方向に変化させることができる。
また、上記の磁気検出回路においては、発振器１．３０
，１４０から出力されるパルス信号ＣＫＢＣＫＡをカウ
ンタ１５０．１６０で分周すること１ ２ によって、個々のパルス信号の位相差を累積した分周パ
ルス信号ＰＢＩ 、ＰＡＬを作成し、ごの分周パルス信
号ＰＢＩＰＡＩの位相差を検出することによって、磁気
変化に対する検出感度の向上を図っていた。この方式に
おいて、磁気変化に対する検出感度をさらに向上させる
には、パルス信号ＣＫＢ、ＣＫＡを分周する分周比をよ
り一層大きくさせれば良い。
，１４０から出力されるパルス信号ＣＫＢＣＫＡをカウ
ンタ１５０．１６０で分周すること１ ２ によって、個々のパルス信号の位相差を累積した分周パ
ルス信号ＰＢＩ 、ＰＡＬを作成し、ごの分周パルス信
号ＰＢＩＰＡＩの位相差を検出することによって、磁気
変化に対する検出感度の向上を図っていた。この方式に
おいて、磁気変化に対する検出感度をさらに向上させる
には、パルス信号ＣＫＢ、ＣＫＡを分周する分周比をよ
り一層大きくさせれば良い。
しかしながら、単に分周比を大きくした場合には、検出
感度を向上させることができる反面、検出周期（サンプ
リング周期Ｔｓ）が長くなってしまうという問題が発生
する。
感度を向上させることができる反面、検出周期（サンプ
リング周期Ｔｓ）が長くなってしまうという問題が発生
する。
そこで、以下に上記問題点を解決し、サンプリング周期
Ｔｓを長くすることなく、検出精度の向上を実現した磁
気検出回路について説明する。
Ｔｓを長くすることなく、検出精度の向上を実現した磁
気検出回路について説明する。
第８図は、上記磁気検出回路の構成を示すブロック図で
あり、第３図と同様の構成要素については同じ番号を付
しである。
あり、第３図と同様の構成要素については同じ番号を付
しである。
第８図に示した磁気検出回路は、発振器１４０から出力
されるパルス信号ＣＫＡを分周するカウンタ３０１〜３
０ｋを複数備えることを特徴とする。このカウンタ群３
０１〜３０には、第９図に示すようにカウント開始時刻
Ｔ、〜Ｔ３がサンプリング周期Ｔｓずつずれるように構
成されている。
されるパルス信号ＣＫＡを分周するカウンタ３０１〜３
０ｋを複数備えることを特徴とする。このカウンタ群３
０１〜３０には、第９図に示すようにカウント開始時刻
Ｔ、〜Ｔ３がサンプリング周期Ｔｓずつずれるように構
成されている。
ずなわら、発振器１３０から出力されるクロック信号Ｃ
ＫＢを計数するカウンタ１５０の計数値に応じて、デコ
ーダ１５２がらザンプリング周期Ｔｓ毎に同期信号ＳＹ
Ｉ〜ＳＹｋが出力される（第９図に示す例では、カウン
タ１５０の計数値が０のとき同期信号ＳＹ、が、１０の
とき同期信号ＳＹ２が、２０のとき同期信号ｓＹ３がそ
れぞれ出力される）。
ＫＢを計数するカウンタ１５０の計数値に応じて、デコ
ーダ１５２がらザンプリング周期Ｔｓ毎に同期信号ＳＹ
Ｉ〜ＳＹｋが出力される（第９図に示す例では、カウン
タ１５０の計数値が０のとき同期信号ＳＹ、が、１０の
とき同期信号ＳＹ２が、２０のとき同期信号ｓＹ３がそ
れぞれ出力される）。
パルス信号選択回路１４１は、この同期信号ＳＹ１〜Ｓ
Ｙｋの入力された時刻を基準きして新たに発振を開始す
るパルス信号ＣＫＡＩ〜ＣＫＡｋを出力する。
Ｙｋの入力された時刻を基準きして新たに発振を開始す
るパルス信号ＣＫＡＩ〜ＣＫＡｋを出力する。
ここで、パルス信号選択回路１４１の回路図を第１０図
に示す。なお、この例においては、パルス信号選択回路
１４１がら出力されるパルス信号ＣＫ Ａ、 １〜ＣＫ
Ａｋの個数を３とした場合につぃて示している。
に示す。なお、この例においては、パルス信号選択回路
１４１がら出力されるパルス信号ＣＫ Ａ、 １〜ＣＫ
Ａｋの個数を３とした場合につぃて示している。
第１０図に示すように、このパルス信号選択回路１４１
は、前述のパルス位相検出回路の応用回路であり、パル
ス信号ＣＫＡが遅延パルス発生回路１０′に入力される
。この遅延パルス発生回路１０′から出力される出力パ
ルス信号群ＰＣＫ。
は、前述のパルス位相検出回路の応用回路であり、パル
ス信号ＣＫＡが遅延パルス発生回路１０′に入力される
。この遅延パルス発生回路１０′から出力される出力パ
ルス信号群ＰＣＫ。
〜Ｐ ＣＫ （ｊ＋１）は、各周期信号ｓｙｔ〜ＳＹ３
がクロックとして人力されているＤ−ＦＦ５１０〜５１
（ｊ＋１）、 ５２０〜５２ （ｊ＋１）、 ５
３０〜５３ （Ｊ＋１）にそれぞれデータとして入力さ
れる。これにより、各同期信号ＳＹＩ〜ＳＹ３が立上っ
た時、各ＤＦＦ５１０〜５１（ｊ＋１）、５２０〜５２
（ｊ＋１） 。
がクロックとして人力されているＤ−ＦＦ５１０〜５１
（ｊ＋１）、 ５２０〜５２ （ｊ＋１）、 ５
３０〜５３ （Ｊ＋１）にそれぞれデータとして入力さ
れる。これにより、各同期信号ＳＹＩ〜ＳＹ３が立上っ
た時、各ＤＦＦ５１０〜５１（ｊ＋１）、５２０〜５２
（ｊ＋１） 。
５３０〜５３ （ｊ＋１）がトリガされ、その直前に立
上った出力パルス信号ＰＣＫに対応したＡＮＤゲート６
１０〜６１ｊ、６２０〜６２ｊ、６３０〜６３ｊの出ノ
ｊレベルのみが１となる。そして、この出力信号により
、各ＡＮＤゲート６１０〜６１ｊ、６２０〜６２ｊ、６
３０〜６３Ｊの出力がそれぞれゲートに接続されている
複数のＭＯＳトランジスタ４１０〜４１ｊ、４２０〜４
２ｊ、４３０〜４３ｊの中から各同期信号ＳＹＩ〜ＳＹ
３に対してそれぞれ１つのＭＯＳトランジスタのみが導
通される。この結果、パルス信号ＣＫＡが導通されたＭ
ＯＳ トランジスタ及びゲート遅延回路１０′を介して
、パルス信号ＣＫＡＩ〜ＣＫＡ３として出力される。こ
れにより、パルス信号ＣＫＡ１〜ＣＫＡ３は同期信号Ｓ
ＹＩ〜ＳＹ３が入力された時刻を基準として、新たに発
振を開始するクロック信号となる。
上った出力パルス信号ＰＣＫに対応したＡＮＤゲート６
１０〜６１ｊ、６２０〜６２ｊ、６３０〜６３ｊの出ノ
ｊレベルのみが１となる。そして、この出力信号により
、各ＡＮＤゲート６１０〜６１ｊ、６２０〜６２ｊ、６
３０〜６３Ｊの出力がそれぞれゲートに接続されている
複数のＭＯＳトランジスタ４１０〜４１ｊ、４２０〜４
２ｊ、４３０〜４３ｊの中から各同期信号ＳＹＩ〜ＳＹ
３に対してそれぞれ１つのＭＯＳトランジスタのみが導
通される。この結果、パルス信号ＣＫＡが導通されたＭ
ＯＳ トランジスタ及びゲート遅延回路１０′を介して
、パルス信号ＣＫＡＩ〜ＣＫＡ３として出力される。こ
れにより、パルス信号ＣＫＡ１〜ＣＫＡ３は同期信号Ｓ
ＹＩ〜ＳＹ３が入力された時刻を基準として、新たに発
振を開始するクロック信号となる。
なお、デコーダ１５２は、パルス信号選択回路１４１に
同期信号５ＹＩ−３Ｙｋを出力する直前に、対応するカ
ウンタ３０１〜３０ｋにリセット信号Ｒ３ＴＩ−Ｒ３Ｔ
ｋを出力し、予めカウンタ３０１〜３０ｋを初期化して
おく。このようにして、カウント開始時刻Ｔ、〜Ｔ、が
サンプリング周期Ｔｓずつずれたカウンタ群３０１〜３
０にの出力信号は、それぞれのカウンタ３０１〜３０ｋ
に対応して設けられたデコーダ３１１〜３１ｋに入力さ
れる。これらのデコーダ３１１〜３１には、カウンタ３
０１〜３０；の計数値が所定値に達し５ ６ たとき（第９図に示す例では２９）、分周パルス信号ｐ
ａｌ〜ｐａｋを出力する。そして、それぞれのデコーダ
３１１〜３１ｋから出力された分周パルス信号ｐ ａ
］〜ｐ ａ ｋはＯＲゲート３００に入力され、このＯ
Ｒゲート３００の出力信号が、分周パルス信号ＰＡＬと
してパルス位相差検出回路１７０に入力される。
同期信号５ＹＩ−３Ｙｋを出力する直前に、対応するカ
ウンタ３０１〜３０ｋにリセット信号Ｒ３ＴＩ−Ｒ３Ｔ
ｋを出力し、予めカウンタ３０１〜３０ｋを初期化して
おく。このようにして、カウント開始時刻Ｔ、〜Ｔ、が
サンプリング周期Ｔｓずつずれたカウンタ群３０１〜３
０にの出力信号は、それぞれのカウンタ３０１〜３０ｋ
に対応して設けられたデコーダ３１１〜３１ｋに入力さ
れる。これらのデコーダ３１１〜３１には、カウンタ３
０１〜３０；の計数値が所定値に達し５ ６ たとき（第９図に示す例では２９）、分周パルス信号ｐ
ａｌ〜ｐａｋを出力する。そして、それぞれのデコーダ
３１１〜３１ｋから出力された分周パルス信号ｐ ａ
］〜ｐ ａ ｋはＯＲゲート３００に入力され、このＯ
Ｒゲート３００の出力信号が、分周パルス信号ＰＡＬと
してパルス位相差検出回路１７０に入力される。
ここで、第９図に示すタイムチャートは、カウンタの個
数を３とし、かつ各カウンタ３０１〜３０３による分周
比を第３図に示す磁気検出回路の場合の３倍とした例に
ついて示している。このような構成により、各カウンタ
３０１〜３０３は、サンプリング周期Ｔｓの３倍の分周
期間Ｔ ｃ ｏ ｕにおいて、パルス信号ＣＫＡを分周
することが可能となり、第３図に示す磁気検出回路と比
較して、３倍の検出感度を得ることが可能となる。その
−方で、分周パルス信号ＰＡＬは各カウンタ３０１〜３
０３から出力される分周パルス信号ＰＡＬ〜ＰＡ３のＯ
Ｒ出力であるため、実質的なサンプリング周期Ｔｓは第
３図の磁気検出回路の場合とほぼ同様である。なお、こ
の例ではカウンタの個数を３とした場合について示した
が、原理的にはカウンタの個数は制限されず、この個数
を増加させるほど分周期間ＴｃｏＵをより長くすること
ができ、検出感度を向上させることができる。
数を３とし、かつ各カウンタ３０１〜３０３による分周
比を第３図に示す磁気検出回路の場合の３倍とした例に
ついて示している。このような構成により、各カウンタ
３０１〜３０３は、サンプリング周期Ｔｓの３倍の分周
期間Ｔ ｃ ｏ ｕにおいて、パルス信号ＣＫＡを分周
することが可能となり、第３図に示す磁気検出回路と比
較して、３倍の検出感度を得ることが可能となる。その
−方で、分周パルス信号ＰＡＬは各カウンタ３０１〜３
０３から出力される分周パルス信号ＰＡＬ〜ＰＡ３のＯ
Ｒ出力であるため、実質的なサンプリング周期Ｔｓは第
３図の磁気検出回路の場合とほぼ同様である。なお、こ
の例ではカウンタの個数を３とした場合について示した
が、原理的にはカウンタの個数は制限されず、この個数
を増加させるほど分周期間ＴｃｏＵをより長くすること
ができ、検出感度を向上させることができる。
また、第９図では説明を簡略にするため、分周パルス信
号ＰＢＩの周波数を一定として示しである。しかし、実
際には発振Ｒ’Ａ ｔ ３ｏから出力されるパルス信号
ＣＫＢの発振周波数は変化するため、分周パルス信号Ｐ
ＢＩの周波数も変化することになる。また、もちろんこ
の例のように、分周パルス信号ＰＢＩとして常に一定の
周波数で発振するパルス信号を用いても良い。
号ＰＢＩの周波数を一定として示しである。しかし、実
際には発振Ｒ’Ａ ｔ ３ｏから出力されるパルス信号
ＣＫＢの発振周波数は変化するため、分周パルス信号Ｐ
ＢＩの周波数も変化することになる。また、もちろんこ
の例のように、分周パルス信号ＰＢＩとして常に一定の
周波数で発振するパルス信号を用いても良い。
［発明の効果］
以上述べたように、本発明のパルス位相差検出回路によ
れば、ゲート遅延回路を用いて遅延時間を僅かずつずら
せた複数のパルス信号を作成し、この複数のパルス信号
の中から第１のパルス信号と第２のパルス信号との位相
差に最も近い遅延時間を有するパルス信号を選択するよ
うにしている。
れば、ゲート遅延回路を用いて遅延時間を僅かずつずら
せた複数のパルス信号を作成し、この複数のパルス信号
の中から第１のパルス信号と第２のパルス信号との位相
差に最も近い遅延時間を有するパルス信号を選択するよ
うにしている。
ここで、ゲート遅延回路によって設定される遅延時間は
、非常に短く設定することが可能であるため、第１及び
第２のパルス信号間の位相差を高精度に検出することが
可能となる。
、非常に短く設定することが可能であるため、第１及び
第２のパルス信号間の位相差を高精度に検出することが
可能となる。
また、本発明の物理量検出装置によれば、上記のパルス
位相差検出回路を用いて、検出対象である物理量の検出
値に応じて発振周波数が変化するパルス信号と他のパル
ス信号との位相差の変化状態を検出している。このため
、温度特性、経時変化、素子特性のばらつき及び電源電
圧変動等によって、発振周波数が変化したとしても、そ
れに影響されず高精度に物理量の変化状態を検出するこ
とができる。
位相差検出回路を用いて、検出対象である物理量の検出
値に応じて発振周波数が変化するパルス信号と他のパル
ス信号との位相差の変化状態を検出している。このため
、温度特性、経時変化、素子特性のばらつき及び電源電
圧変動等によって、発振周波数が変化したとしても、そ
れに影響されず高精度に物理量の変化状態を検出するこ
とができる。
また、高温によりゲート遅延時間ＴＩｌが増大して検出
精度が低下しても、許容される範囲内であれば、デジタ
ル回路が動作する高温（２００°Ｃ以上）でも正常動作
が可能であり、従来のアナログ回路の動作温度範囲を上
まわることができる。
精度が低下しても、許容される範囲内であれば、デジタ
ル回路が動作する高温（２００°Ｃ以上）でも正常動作
が可能であり、従来のアナログ回路の動作温度範囲を上
まわることができる。
第１図は本発明のパルス位相差検出回路の一実施例の構
成を示す構成図、第２図は第１図のパルス位相差検出回
路の作動を説明するタイムチャート、第３図は本発明の
物理量検出装置としての磁気検出回路の一実施例の概略
の構成を示すブロック図、第４図は第３図の磁気検出回
路の作動を説明するタイムチャート、第５図（Ａ）、（
Ｂ）。 （Ｃ）は第３図の磁気検出回路における検出原理を説明
する説明図、第６図は第３図の磁気検出回路における比
較回路の構成を示す構成図、第７図は第３図の磁気検出
回路において磁気抵抗素子に代えてホール素子を用いた
場合の構成図、第８図は磁気検出回路の他の実施例の概
略の構成を示すブロック図、第９図は第８図の磁気検出
回路の作動を説明するタイムチャート、第１０図は、第
８図の磁気検出回路におけるパルス信号選択回路の構成
を示す回路図、第１１図は信号遅延回路の他の実施例の
構成を示す回路図である。 １０・・・遅延パルス発生回路、２０・・・同期パルス
９ ０ 検出回路、１１０，１２０・・・磁気抵抗素子、１３０
，１４０・・・発振器、１５０，１６０・・・カウンタ
１５１．１６１・・・デコーダ、１７０・・・パルス位
相差検出回路、１８０・・・符号化回路、１９０・・・
比較回路。
成を示す構成図、第２図は第１図のパルス位相差検出回
路の作動を説明するタイムチャート、第３図は本発明の
物理量検出装置としての磁気検出回路の一実施例の概略
の構成を示すブロック図、第４図は第３図の磁気検出回
路の作動を説明するタイムチャート、第５図（Ａ）、（
Ｂ）。 （Ｃ）は第３図の磁気検出回路における検出原理を説明
する説明図、第６図は第３図の磁気検出回路における比
較回路の構成を示す構成図、第７図は第３図の磁気検出
回路において磁気抵抗素子に代えてホール素子を用いた
場合の構成図、第８図は磁気検出回路の他の実施例の概
略の構成を示すブロック図、第９図は第８図の磁気検出
回路の作動を説明するタイムチャート、第１０図は、第
８図の磁気検出回路におけるパルス信号選択回路の構成
を示す回路図、第１１図は信号遅延回路の他の実施例の
構成を示す回路図である。 １０・・・遅延パルス発生回路、２０・・・同期パルス
９ ０ 検出回路、１１０，１２０・・・磁気抵抗素子、１３０
，１４０・・・発振器、１５０，１６０・・・カウンタ
１５１．１６１・・・デコーダ、１７０・・・パルス位
相差検出回路、１８０・・・符号化回路、１９０・・・
比較回路。
Claims (3)
- （１）第１のパルス信号が入力されたとき、この第１の
パルス信号に対してそれぞれ異なる所定の時間だけ遅延
した複数のパルス信号を出力する信号遅延回路から構成
される遅延パルス信号出力手段と、 前記第１のパルス信号に対して任意の時間だけ遅延した
第２のパルス信号と、前記遅延パルス信号出力手段から
出力された複数のパルス信号とを入力し、この複数のパ
ルス信号の中から前記第２のパルス信号が入力されたタ
イミングに対しある特定の状態にあるパルス信号を選択
するパルス信号選択手段と、 前記パルス信号選択手段によって選択されたパルス信号
に基づき、前記第１のパルス信号と前記第２のパルス信
号との位相差を検出する検出手段とを備えることを特徴
とするパルス位相差検出回路。 - （２）検出対象である物理量の検出値に応じて、出力す
るパルス信号の発振周波数が変化する第１の発振器と、 前記第１の発振器が出力するパルス信号の発振周波数と
比較すべき発振周波数を有するパルス信号を出力する第
２の発振器と、 前記第１の発振器から出力されるパルス信号と前記第２
の発振器から出力されるパルス信号との位相差を検出す
るパルス位相差検出回路と、前記パルス位相差検出回路
によって検出される位相差に基づき、この位相差の変化
状態を検出する変化状態検出手段と、 前記変化状態検出手段が検出する位相差の変化状態に基
づき、前記物理量の変化状態を検出する検出手段とを備
えることを特徴とする物理量検出装置。 - （３）検出対象である物理量の検出値に応じて、出力す
るパルス信号の発振周波数が変化する第１の発振器と、 前記第１の発振器が出力するパルス信号の発振周波数と
比較すべき発振周波数を有するパルス信号を出力する第
２の発振器と、 前記第１の発振器と前記第２の発振器とが出力する少な
くとも一方のパルス信号を所定の分周比で分周するとと
もに、その分周された分周パルス信号が所定の位相差に
て出力される複数の分周手段と、 前記複数の分周手段によって分周され、かつ所定の位相
差にて出力された分周パルス信号に基づき、前記第１の
発振器から出力されるパルス信号と前記第２の発振器か
ら出力されるパルス信号との位相差を拡大して検出する
とともに、前記分周パルス信号の１周期間に複数回の検
出を実行するパルス位相差検出回路と、 前記パルス位相差検出回路によって検出される位相差に
基づき、この位相差の変化状態を検出する変化状態検出
手段と、 前記変化状態検出手段が検出する位相差の変化状態に基
づき、前記物理量の変化状態を検出する検出手段とを備
えることを特徴とする物理量検出装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1264319A JP2659594B2 (ja) | 1989-10-11 | 1989-10-11 | 物理量検出装置 |
| EP90100943A EP0379180B1 (en) | 1989-01-18 | 1990-01-17 | Magnetic detection device and physical quantity detection device using same |
| DE69029153T DE69029153T2 (de) | 1989-01-18 | 1990-01-17 | Vorrichtung zur magnetischen Detektion und Vorrichtung zur Detektion einer physikalischen Grösse, die sie verwendet |
| US07/467,402 US5134371A (en) | 1989-01-18 | 1990-01-18 | Magnetic detection device using an oscillator whose detection element is a magnetoresitance effective element |
| KR1019900000587A KR930010637B1 (ko) | 1989-01-18 | 1990-01-18 | 자기 검출 장치를 이용한 물리량 검출 장치와 그 자기 검출 장치 |
| US08/089,610 US5359287A (en) | 1989-01-18 | 1993-07-12 | Magnetic detecting circuit having magnetoresistance effective elements oriented in at least two different directions |
| US08/589,093 US5686835A (en) | 1989-01-18 | 1996-01-19 | Physical quantity detection device for converting a physical quantity into a corresponding time interval |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1264319A JP2659594B2 (ja) | 1989-10-11 | 1989-10-11 | 物理量検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03125514A true JPH03125514A (ja) | 1991-05-28 |
| JP2659594B2 JP2659594B2 (ja) | 1997-09-30 |
Family
ID=17401533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1264319A Expired - Lifetime JP2659594B2 (ja) | 1989-01-18 | 1989-10-11 | 物理量検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659594B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416444A (en) * | 1993-01-14 | 1995-05-16 | Nippondenso Co., Ltd. | Ring oscillator and pulse phase difference encoding circuit |
| JPWO2005050844A1 (ja) * | 2003-11-20 | 2007-06-14 | 株式会社アドバンテスト | 可変遅延回路 |
| JP2010148005A (ja) * | 2008-12-22 | 2010-07-01 | Denso Corp | 偶数段パルス遅延装置 |
| US7864093B2 (en) | 2008-08-19 | 2011-01-04 | Renesas Electronics Corporation | Pulse phase difference detecting circuit and A/D converter using the same |
| JP2011015123A (ja) * | 2009-07-01 | 2011-01-20 | Kyocera Mita Corp | 電子機器および画像形成装置 |
| JP2011517160A (ja) * | 2008-03-03 | 2011-05-26 | クゥアルコム・インコーポレイテッド | 高速時間ディジタル・コンバータ |
| JP2012505610A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | 低電力非同期カウンタ及び方法 |
| JP2012060431A (ja) * | 2010-09-09 | 2012-03-22 | Toshiba Corp | 時間計測回路およびデジタル位相同期回路 |
| JP5273149B2 (ja) * | 2008-09-19 | 2013-08-28 | 日本電気株式会社 | デジタル位相比較器と方法 |
| CN115683191A (zh) * | 2022-10-25 | 2023-02-03 | 中国科学院上海微系统与信息技术研究所 | 一种传感器输出延时标定装置和方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4894477A (ja) * | 1972-03-14 | 1973-12-05 | ||
| JPS5575343A (en) * | 1978-12-01 | 1980-06-06 | Nec Corp | Phase comparator circuit |
| JPS61227422A (ja) * | 1985-03-30 | 1986-10-09 | Toshiba Corp | 位相比較回路 |
| JPS62111518A (ja) * | 1985-11-09 | 1987-05-22 | Sony Corp | 位相比較器 |
-
1989
- 1989-10-11 JP JP1264319A patent/JP2659594B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4894477A (ja) * | 1972-03-14 | 1973-12-05 | ||
| JPS5575343A (en) * | 1978-12-01 | 1980-06-06 | Nec Corp | Phase comparator circuit |
| JPS61227422A (ja) * | 1985-03-30 | 1986-10-09 | Toshiba Corp | 位相比較回路 |
| JPS62111518A (ja) * | 1985-11-09 | 1987-05-22 | Sony Corp | 位相比較器 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416444A (en) * | 1993-01-14 | 1995-05-16 | Nippondenso Co., Ltd. | Ring oscillator and pulse phase difference encoding circuit |
| US5528200A (en) * | 1993-01-14 | 1996-06-18 | Nippondenso Co., Ltd. | Ring oscillator and pulse phase difference encoding circuit |
| JPWO2005050844A1 (ja) * | 2003-11-20 | 2007-06-14 | 株式会社アドバンテスト | 可変遅延回路 |
| JP2011517160A (ja) * | 2008-03-03 | 2011-05-26 | クゥアルコム・インコーポレイテッド | 高速時間ディジタル・コンバータ |
| US7864093B2 (en) | 2008-08-19 | 2011-01-04 | Renesas Electronics Corporation | Pulse phase difference detecting circuit and A/D converter using the same |
| JP5273149B2 (ja) * | 2008-09-19 | 2013-08-28 | 日本電気株式会社 | デジタル位相比較器と方法 |
| JP2012505610A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | 低電力非同期カウンタ及び方法 |
| JP2010148005A (ja) * | 2008-12-22 | 2010-07-01 | Denso Corp | 偶数段パルス遅延装置 |
| JP2011015123A (ja) * | 2009-07-01 | 2011-01-20 | Kyocera Mita Corp | 電子機器および画像形成装置 |
| JP2012060431A (ja) * | 2010-09-09 | 2012-03-22 | Toshiba Corp | 時間計測回路およびデジタル位相同期回路 |
| CN115683191A (zh) * | 2022-10-25 | 2023-02-03 | 中国科学院上海微系统与信息技术研究所 | 一种传感器输出延时标定装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2659594B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111433686B (zh) | 时数转换器 | |
| JPH03220814A (ja) | パルス位相差符号化回路 | |
| KR20150056458A (ko) | 회로 지연 감시장치 및 방법 | |
| US9405275B2 (en) | Time-to-digital converter and related method | |
| JPH03125514A (ja) | 物理量検出装置 | |
| US20070296396A1 (en) | Phase Difference Measurement Circuit | |
| EP3772182A1 (en) | Voltage controlled oscillator based analog-to-digital converter including a maximum length sequence generator | |
| JP2663397B2 (ja) | 電圧制御発振回路及びこれを用いた信号検出器 | |
| US4493095A (en) | Counter having a plurality of cascaded flip-flops | |
| JP2008172574A (ja) | クロック位相シフト回路 | |
| JPH022236A (ja) | ２段式同期装置 | |
| JP4415748B2 (ja) | サンプルホールド回路 | |
| JP2000049595A (ja) | Ｄｌｌ回路 | |
| JP2624681B2 (ja) | タイミング信号発生器 | |
| JPH0743406A (ja) | パルス位相測定装置 | |
| JPH07229979A (ja) | 多相クロック時間計測回路 | |
| JPH11214987A (ja) | Ｐｌｌ装置 | |
| JPS6236586A (ja) | デイジタル計時装置 | |
| RU2040854C1 (ru) | Устройство для формирования временного интервала | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| SU743199A1 (ru) | Распределитель импульсов | |
| US6266381B1 (en) | Frequency control arrangement | |
| JPH07101845B2 (ja) | デジタルフェーズロックループ装置 | |
| RU2467371C1 (ru) | Интерполятор прямого кодирования для измерения интервалов времени | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |