JPH03125525A - 多重化信号識別方式 - Google Patents
多重化信号識別方式Info
- Publication number
- JPH03125525A JPH03125525A JP26371289A JP26371289A JPH03125525A JP H03125525 A JPH03125525 A JP H03125525A JP 26371289 A JP26371289 A JP 26371289A JP 26371289 A JP26371289 A JP 26371289A JP H03125525 A JPH03125525 A JP H03125525A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- bit
- frame
- identification
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
２系統以上のフレーム構成された直列信号を、上位フレ
ームを構成せずに、並／直列変換で多重化し、各系統を
そのフレーム上の識別用ＩＤビットで区別する多重化信
号識別方式に関し、識別用ＩＤビットに特別なものを用
いず、フレーム内の他のビットにこれを兼用させるよう
にして、データ伝送の効率化を図ることを目的とし、２
系統以上のフレーム構成された直列信号を、上位フレー
ムを構成せずに、並／直列変換で多重化し、各系統をそ
のフレーム上の識別用ＩＤビットで区別する多重化信号
識別方式において、各系統のフレーム構成された直列信
号の伝送路エラー検出用のパリティを、一方は偶パリテ
ィ、他方は奇パリティとし、各系統のフレーム構成され
た直列信号に添えるパリティビットとして一方は該偶パ
リティ、他方は該奇パリティ各ビットを用い、これをも
って識別用ＩＤビットとする構成とする。
ームを構成せずに、並／直列変換で多重化し、各系統を
そのフレーム上の識別用ＩＤビットで区別する多重化信
号識別方式に関し、識別用ＩＤビットに特別なものを用
いず、フレーム内の他のビットにこれを兼用させるよう
にして、データ伝送の効率化を図ることを目的とし、２
系統以上のフレーム構成された直列信号を、上位フレー
ムを構成せずに、並／直列変換で多重化し、各系統をそ
のフレーム上の識別用ＩＤビットで区別する多重化信号
識別方式において、各系統のフレーム構成された直列信
号の伝送路エラー検出用のパリティを、一方は偶パリテ
ィ、他方は奇パリティとし、各系統のフレーム構成され
た直列信号に添えるパリティビットとして一方は該偶パ
リティ、他方は該奇パリティ各ビットを用い、これをも
って識別用ＩＤビットとする構成とする。
本発明しま、２系統以上のフレーム構成された直列信号
を、上位フレームを構成せずに、並／直列変換で多重化
し、各系統をそのフレーム上の識別用ＩＤビットで区別
する多重化信号識別方式に関する。
を、上位フレームを構成せずに、並／直列変換で多重化
し、各系統をそのフレーム上の識別用ＩＤビットで区別
する多重化信号識別方式に関する。
複数系統のフレーム構成された直列信号の多重化では上
位フレームを組むのが一般的であるが、高速信号である
とフレーム同期回路の実現が容易でないので、並／直列
変換で多重化するという方法が採られる。か−る多重化
後も、各系統の信号を区別することは勿論必要であり、
本発明はこの識別方式に関する。
位フレームを組むのが一般的であるが、高速信号である
とフレーム同期回路の実現が容易でないので、並／直列
変換で多重化するという方法が採られる。か−る多重化
後も、各系統の信号を区別することは勿論必要であり、
本発明はこの識別方式に関する。
第５図に並／直列変換による多重化方式の概要を示す。
これはフレーム同期回路の実現が容易でない数１００
Ｍｂ／ｓ以上の高速信号の多重化、または簡易な多重化
方式として用いられる。
Ｍｂ／ｓ以上の高速信号の多重化、または簡易な多重化
方式として用いられる。
この第５図で１０（添字Ａ、 Ｂは各系統を区別する
もので、適宜省略する）はマックス（ＭＵＸ）盤で、多
重化部１２、パリティ計算部１４などを備える。Ｄ ｉ
ｌ＋ Ｉ）ｉｚは各系統の入力データで、これらにＭ
ＵＸ盤でフレームパターンＦと、フレーム識別用ＩＤ信
号ＩＤＯ，ＩＤＩと、パリティ計算結果が付加される。
もので、適宜省略する）はマックス（ＭＵＸ）盤で、多
重化部１２、パリティ計算部１４などを備える。Ｄ ｉ
ｌ＋ Ｉ）ｉｚは各系統の入力データで、これらにＭ
ＵＸ盤でフレームパターンＦと、フレーム識別用ＩＤ信
号ＩＤＯ，ＩＤＩと、パリティ計算結果が付加される。
第３図にこの付加された状態、即ち各系統の信号フォー
マットを示す。図示のようにパリティビットＰ Ｉ＋
Ｐ ｚ、・・・・・・は、前のフレームのデータから算
出したものである。Ｍ Ｕ Ｘ磐田力信号のビットレー
トは、本例では４００Ｍｂ／ｓである。これらは並列／
直列変換器１６で並／直列変換され、従って８００ Ｍ
ｂ／ｓとなって光送信パッケージ１日に入り、光信号と
なって光伝送路２０へ送出される。
マットを示す。図示のようにパリティビットＰ Ｉ＋
Ｐ ｚ、・・・・・・は、前のフレームのデータから算
出したものである。Ｍ Ｕ Ｘ磐田力信号のビットレー
トは、本例では４００Ｍｂ／ｓである。これらは並列／
直列変換器１６で並／直列変換され、従って８００ Ｍ
ｂ／ｓとなって光送信パッケージ１日に入り、光信号と
なって光伝送路２０へ送出される。
受信側では光受信パッケージ２２で受信され、直列／並
列変換器２４で直／並列変換され、切替器２６で各系統
のデマックス（ＤＭＸ ；分離）盤３０へ送られる。Ｄ
ＭＸ盤はフレーム同期検出部３２、パリティチエツク部
３４、識別用ＩＤ信号のチエツク部３６などを有する。
列変換器２４で直／並列変換され、切替器２６で各系統
のデマックス（ＤＭＸ ；分離）盤３０へ送られる。Ｄ
ＭＸ盤はフレーム同期検出部３２、パリティチエツク部
３４、識別用ＩＤ信号のチエツク部３６などを有する。
検出部３２でフレームパターン１４検出して当該フレー
ムの区分を知り、ついでフレーム識別用ＩＤ信号を抽出
し、これが予定のものか否かチエツクする。本例では１
系統（Ｄｉ＋の系統）ならＩＤＯ１２系統なら■Ｄ１で
あるから、チエツク部３６Ａ、３６Ｂではこのチエツク
を行なう（予め設定されたＩＤ０ＩＤ１とのＥＯＲをと
る）。同じなら出力を生じないが、異なれば出力を生じ
、これは切替器２６を切替えて、直／並列変換されたフ
レームデータの送出先を切替える。これで今度はＩＤチ
エ’７りＯＫとなるはずである。パリティチエツク部３
４では受信データのパリティチエツクを行ない（受信デ
ータから求めたパリティと送られてきたパリティの一致
／不一致をみる）、誤りがあればエラー信号ＥＲＲを出
力する。ＩＤチｙ−７りＯＫ、パリティチエツクもＯＫ
の受信データＤ。ｌ＋ ＤｏＺ（これは送信データＤ
ｌ１ Ｄｌ、に対応する）は受取り、使用する。
ムの区分を知り、ついでフレーム識別用ＩＤ信号を抽出
し、これが予定のものか否かチエツクする。本例では１
系統（Ｄｉ＋の系統）ならＩＤＯ１２系統なら■Ｄ１で
あるから、チエツク部３６Ａ、３６Ｂではこのチエツク
を行なう（予め設定されたＩＤ０ＩＤ１とのＥＯＲをと
る）。同じなら出力を生じないが、異なれば出力を生じ
、これは切替器２６を切替えて、直／並列変換されたフ
レームデータの送出先を切替える。これで今度はＩＤチ
エ’７りＯＫとなるはずである。パリティチエツク部３
４では受信データのパリティチエツクを行ない（受信デ
ータから求めたパリティと送られてきたパリティの一致
／不一致をみる）、誤りがあればエラー信号ＥＲＲを出
力する。ＩＤチｙ−７りＯＫ、パリティチエツクもＯＫ
の受信データＤ。ｌ＋ ＤｏＺ（これは送信データＤ
ｌ１ Ｄｌ、に対応する）は受取り、使用する。
パリティには既知のように偶数パリティと奇数パリティ
がある。２値データブロツク中の“１゛′を加算して最
小位の１または０をパリティビットとするのが偶パリテ
ィ、反転してパリティビットとするのが奇パリティであ
る。これを回路化すると第６図の如くなる。■フレーム
ｍビットの２値人力データＤ１．．の各ビットが排他オ
アゲートＧ。
がある。２値データブロツク中の“１゛′を加算して最
小位の１または０をパリティビットとするのが偶パリテ
ィ、反転してパリティビットとするのが奇パリティであ
る。これを回路化すると第６図の如くなる。■フレーム
ｍビットの２値人力データＤ１．．の各ビットが排他オ
アゲートＧ。
とフリップフロップで単純加算（キャリーなしの加算）
され、その結果が排他オアツー）Ｇ２により、偶パリテ
ィならそのま＼、奇パリティなら反転してパリティビッ
トＳｐとなり、送信データＳＤｉ に付加されて送出さ
れる。なおＣＬＫ、ｆｉはＤ ｉｎの速度クロック、Ｃ
ＬＫｏ、、はり。。の速度クロックである。
され、その結果が排他オアツー）Ｇ２により、偶パリテ
ィならそのま＼、奇パリティなら反転してパリティビッ
トＳｐとなり、送信データＳＤｉ に付加されて送出さ
れる。なおＣＬＫ、ｆｉはＤ ｉｎの速度クロック、Ｃ
ＬＫｏ、、はり。。の速度クロックである。
受信側では、受信データＲＤ８を同様に単純加算してパ
リティビットＲＰを求め（排他オアゲートＧ３とフリッ
プフロップＦＦはこのための回路）、排他オアゲートＧ
４で偶パリティならそのま＼、奇パリティなら反転して
（０，１はこの目的のもの）、受信した送信側パリティ
ビット８Ｐと比較する。一致すればゲートＧ４の出力は
Ｏであるが、不一致ならｌになり、これはエラー信号Ｅ
ＲＲになる。Ｒは１フレーム毎にフリップフロップＦＦ
をリセットする信号である。数式で表わすと、偶パリテ
ィ出力 Ｐ ＱＶＱｌｌは 奇パリティ Ｐｏｎｄは ＳＰ Ｏｄｄ ”” ｓＰ ＱＶＱＦＩ■１−Σ ｓＤ
Ｌ十■ｆは１フレームのパリティ計算領域のビット数で
ある。受信側でも受信データＲＤｉにつき同様な計算を
して、送られてきたパリティビットＰ ＩＩＶＩＩ、ｌ
また５Ｐｏｄｄと同じなら正常、異なれば異常である。
リティビットＲＰを求め（排他オアゲートＧ３とフリッ
プフロップＦＦはこのための回路）、排他オアゲートＧ
４で偶パリティならそのま＼、奇パリティなら反転して
（０，１はこの目的のもの）、受信した送信側パリティ
ビット８Ｐと比較する。一致すればゲートＧ４の出力は
Ｏであるが、不一致ならｌになり、これはエラー信号Ｅ
ＲＲになる。Ｒは１フレーム毎にフリップフロップＦＦ
をリセットする信号である。数式で表わすと、偶パリテ
ィ出力 Ｐ ＱＶＱｌｌは 奇パリティ Ｐｏｎｄは ＳＰ Ｏｄｄ ”” ｓＰ ＱＶＱＦＩ■１−Σ ｓＤ
Ｌ十■ｆは１フレームのパリティ計算領域のビット数で
ある。受信側でも受信データＲＤｉにつき同様な計算を
して、送られてきたパリティビットＰ ＩＩＶＩＩ、ｌ
また５Ｐｏｄｄと同じなら正常、異なれば異常である。
第３図のようにフレーム毎に識別用ＩＤビットを挿入す
ると、フレーム内に詰め込めるデータビット数はそれだ
け少なくなり、これを削減できればそれだけ有効にデー
タ伝送を行なうことができる。
ると、フレーム内に詰め込めるデータビット数はそれだ
け少なくなり、これを削減できればそれだけ有効にデー
タ伝送を行なうことができる。
本発明はか−る点に着目するものであり、識別用ＩＤビ
ットに特別なものを用いず、フレーム内の他のビットに
これを兼用させるようにして、データ伝送の効率化を図
ることを目的とするものである。
ットに特別なものを用いず、フレーム内の他のビットに
これを兼用させるようにして、データ伝送の効率化を図
ることを目的とするものである。
第１図に示すように本発明ではパリティを、方の多重化
器１０Ａでは偶パリティ、他方の多重化器１０Ｂでは奇
パリティとする。勿論これとは逆に、一方の多重化器で
は奇パリティ、他方の多重化器では偶パリティとしても
よい。か−るパリティビットで識別用ＩＤビットを兼ね
させ、識別用ＩＤビットとして特別のものは使用しない
。
器１０Ａでは偶パリティ、他方の多重化器１０Ｂでは奇
パリティとする。勿論これとは逆に、一方の多重化器で
は奇パリティ、他方の多重化器では偶パリティとしても
よい。か−るパリティビットで識別用ＩＤビットを兼ね
させ、識別用ＩＤビットとして特別のものは使用しない
。
排他オアツー）１３Ａ、１３Ｂがこの偶パリティ化、奇
パリティ化を行なう。即ち排他オアゲート１３Ａは一方
の入力端に“０゛を受け、パリティ計算部１４Ａの出力
をそのま−通す。また排他オアゲート１３Ｂは一方の入
力端に“′１°゛を受け、パリティ計算部１４Ｂの出力
を反転して通す。
パリティ化を行なう。即ち排他オアゲート１３Ａは一方
の入力端に“０゛を受け、パリティ計算部１４Ａの出力
をそのま−通す。また排他オアゲート１３Ｂは一方の入
力端に“′１°゛を受け、パリティ計算部１４Ｂの出力
を反転して通す。
並／直列変換で多重化される信号の各フレームのうちの
１つが偶パリティ、その他全てが奇パリティ又は１つが
奇パリティ、その他全てが偶パリティであれば、受信側
でその偶パリティ、奇パリティ検出をして異常がなけれ
ば、それでフレーム識別（１系統か、２系統か・・・・
・・）が可能であり、特別の識別用ＩＤビットは使用し
ないから、それだけフレームに詰め込めるデータビット
数が大になり、効率的なデータ伝送が可能になる。
１つが偶パリティ、その他全てが奇パリティ又は１つが
奇パリティ、その他全てが偶パリティであれば、受信側
でその偶パリティ、奇パリティ検出をして異常がなけれ
ば、それでフレーム識別（１系統か、２系統か・・・・
・・）が可能であり、特別の識別用ＩＤビットは使用し
ないから、それだけフレームに詰め込めるデータビット
数が大になり、効率的なデータ伝送が可能になる。
本発明の実施例は第１図で示され、この図の第５図と同
じ部分には同じ符号が付されている。１フレームｆビツ
トの人力データＤ、□Ｉ＋ Ｄｉ、ＺはＭｔＪＸ盤１
０Ａ、ＩＯＢでパリティ計算され、ＩＯＡでは偶数パリ
ティビット、ＩＯＢでは奇数パリティピントが求められ
、多重化部１２Ａ、１２ＢでフレームパターンＦと共に
人力データに付加される。第２図に多重化部１２Ａ、１
２Ｂの出力信号のフォーマットを示す。これは第３図に
対応するものであるが、識別用ＴＤビットＩＤＯ，ＩＤ
Ｉがなく、代りに系統１では偶パリティ、系統２では奇
パリティとなっている。第３図では系統１゜２共、偶パ
リティまたは奇パリティのいずれかである。
じ部分には同じ符号が付されている。１フレームｆビツ
トの人力データＤ、□Ｉ＋ Ｄｉ、ＺはＭｔＪＸ盤１
０Ａ、ＩＯＢでパリティ計算され、ＩＯＡでは偶数パリ
ティビット、ＩＯＢでは奇数パリティピントが求められ
、多重化部１２Ａ、１２ＢでフレームパターンＦと共に
人力データに付加される。第２図に多重化部１２Ａ、１
２Ｂの出力信号のフォーマットを示す。これは第３図に
対応するものであるが、識別用ＴＤビットＩＤＯ，ＩＤ
Ｉがなく、代りに系統１では偶パリティ、系統２では奇
パリティとなっている。第３図では系統１゜２共、偶パ
リティまたは奇パリティのいずれかである。
多重化部１０Ａ、ＩＯＢの出力信号は並列／直列変換器
１６で並／直列変換され、光送信パッケージ１８で電／
光変換され、光信号となって光ケーブル２０へ送出され
る。多重化部１０Ａ、１０Ｂの出力信号のビットレート
が４００ Ｍｂ／ｓなら、並列／直列変換器１６の出力
信号のビットレートは８００ Ｍｂ／ｓである。
１６で並／直列変換され、光送信パッケージ１８で電／
光変換され、光信号となって光ケーブル２０へ送出され
る。多重化部１０Ａ、１０Ｂの出力信号のビットレート
が４００ Ｍｂ／ｓなら、並列／直列変換器１６の出力
信号のビットレートは８００ Ｍｂ／ｓである。
受信側では光受信パッケージ２２で光／電変換され、直
列／並列変換器２４で直／並列変換され、切替器２６に
より１系はＤＭＵＸ盤３０Ａへ、２系はＤＭＩＩＸ盤３
０Ｂへ送られる。この分配が逆で、保護回路３６Ａ、３
６Ｂの出力により切替えられて正しい配分状態に戻され
る。
列／並列変換器２４で直／並列変換され、切替器２６に
より１系はＤＭＵＸ盤３０Ａへ、２系はＤＭＩＩＸ盤３
０Ｂへ送られる。この分配が逆で、保護回路３６Ａ、３
６Ｂの出力により切替えられて正しい配分状態に戻され
る。
即ちパリティチエツク部３４Ａは、排他オアゲ−）３５
Ａを通った（非反転でそのま＼）受信データから求めた
パリティと、送信側から送られてきたパリティＰを比較
しく排他オアをとり）、結果の“１′（異常）、“０“
（正常）を出力する。
Ａを通った（非反転でそのま＼）受信データから求めた
パリティと、送信側から送られてきたパリティＰを比較
しく排他オアをとり）、結果の“１′（異常）、“０“
（正常）を出力する。
即ち、偶パリティを求める。保護回路３６Ａでは出力″
［“に注目し、これが連続して（必らずしも、連続、で
なくてもよいが）所定数ｎだけ現わ０ れると出力を生じ、切替器２６を切替える。パリティチ
エツク部３４Ｂでは排他オアゲート３５Ｂで反転した、
受信データから求めたパリティと送信側から送られてき
たパリティＰの排他オアをとり、結果の“１“ （異常
）、０”（正常）を出力する。即ち奇パリティを求める
。保護回路３６Ｂで出力“１“に注目し、これが連続し
て所定数ｎ回現われ＼ば切替器２６を切替える。
［“に注目し、これが連続して（必らずしも、連続、で
なくてもよいが）所定数ｎだけ現わ０ れると出力を生じ、切替器２６を切替える。パリティチ
エツク部３４Ｂでは排他オアゲート３５Ｂで反転した、
受信データから求めたパリティと送信側から送られてき
たパリティＰの排他オアをとり、結果の“１“ （異常
）、０”（正常）を出力する。即ち奇パリティを求める
。保護回路３６Ｂで出力“１“に注目し、これが連続し
て所定数ｎ回現われ＼ば切替器２６を切替える。
フレームの分配が逆になっているときは保護回路３６Ａ
と保護回路３６Ｂが同時に出力を生じるはずである。従
ってこの同時に出力を生じた、という条件で切替器２６
を切替えるようにしてもよい。
と保護回路３６Ｂが同時に出力を生じるはずである。従
ってこの同時に出力を生じた、という条件で切替器２６
を切替えるようにしてもよい。
パリティチエツク回路３４は例えば３回に１回以上パリ
ティエラーが検出されるとエラー検出信号ＥＲＲを出力
する。保護回路３６はこれが例えば５回（ｎ＝５）出力
されると切替器２６の切替信号を出力する。これは常時
の（フレームの配分とは関係のない）パリティエラーと
フレームの配分によるパリティエラーとを区別するため
で、後者なら各フレームともエラーであることが予想さ
れるからｎを大にしてもそれ程時間をとらず、かつｎを
大にした方が常時のパリティエラーとの区別を確実にす
ることができる。
ティエラーが検出されるとエラー検出信号ＥＲＲを出力
する。保護回路３６はこれが例えば５回（ｎ＝５）出力
されると切替器２６の切替信号を出力する。これは常時
の（フレームの配分とは関係のない）パリティエラーと
フレームの配分によるパリティエラーとを区別するため
で、後者なら各フレームともエラーであることが予想さ
れるからｎを大にしてもそれ程時間をとらず、かつｎを
大にした方が常時のパリティエラーとの区別を確実にす
ることができる。
フレームの配分適当／不適当は回線設定時（電源投入時
）に決まり、途中で変るものではないから、回線設定か
ら所定時間後は切替器をその状態にロックすることも考
えられる。
）に決まり、途中で変るものではないから、回線設定か
ら所定時間後は切替器をその状態にロックすることも考
えられる。
並／直列変換による多重化は３系統以上に対しても適用
でき、この場合の実施例を第４図に示す。
でき、この場合の実施例を第４図に示す。
ＭＵＸ盤、ＤＭＵＸ盤は３個以上の複数個あり、並列／
直列変換器１６は３個以上のフレームを順次並べるとい
う形で並／直列変換し、受信側の直列／並列変換器２４
は各フレームを３個以上の該当パスへ送出するという形
で直／並列変換を行なう。
直列変換器１６は３個以上のフレームを順次並べるとい
う形で並／直列変換し、受信側の直列／並列変換器２４
は各フレームを３個以上の該当パスへ送出するという形
で直／並列変換を行なう。
偶／奇パリティは１系統だけ他の系統と異なるものにす
る。本例ではＭＵＸｌのみ偶パリティ（排他オアゲート
へ加えるデータを０）、残りのＭＵＸ２〜ＭＵχ！は奇
パリティ（排他オアゲートへ加えるデータを１）とする
。受信側ではＤＭＵＸ １は１ ２ 偶パリティ検出、残りのＤＭＵＸ ２〜！２は奇パリテ
ィ検出を行ない、パリティエラーが検出されなくなるま
で回転制御部３８に制御信号を送って、切替器２６を切
替させる。切替器２６の入側の各系統１１．１２．・・
・・・弓！、出側の各系統を０１ ０２、・・・・・・
○ｌとすれば、切替動作は次の■、■。
る。本例ではＭＵＸｌのみ偶パリティ（排他オアゲート
へ加えるデータを０）、残りのＭＵＸ２〜ＭＵχ！は奇
パリティ（排他オアゲートへ加えるデータを１）とする
。受信側ではＤＭＵＸ １は１ ２ 偶パリティ検出、残りのＤＭＵＸ ２〜！２は奇パリテ
ィ検出を行ない、パリティエラーが検出されなくなるま
で回転制御部３８に制御信号を送って、切替器２６を切
替させる。切替器２６の入側の各系統１１．１２．・・
・・・弓！、出側の各系統を０１ ０２、・・・・・・
○ｌとすれば、切替動作は次の■、■。
■、・・・・・・である。
■ ■ ■
■１→０１１１−０２１１→０３
Ｉ２−０２ ■２→０３ Ｉ２→０４本例では偶パ
リティはいわばボームポジションを示すマークの役目を
しており、各系統の順番は固定であるから、ホームポジ
ションを合わせれば全系統を合わせることができる。
リティはいわばボームポジションを示すマークの役目を
しており、各系統の順番は固定であるから、ホームポジ
ションを合わせれば全系統を合わせることができる。
パリティを複数ビットにして、これで複数系統を区別す
ることも可能である。例えば２フレームを単位にして１
系統は偶、偶、２系統は偶、奇、３系統は奇、偶、４系
統は奇、奇パリティとする。
ることも可能である。例えば２フレームを単位にして１
系統は偶、偶、２系統は偶、奇、３系統は奇、偶、４系
統は奇、奇パリティとする。
この場合は識別用ＩＤビットと一部似てきて、フレーム
配分修正も迅速に行なえるが、勿論パリティビットを多
くすればそれだけデータに使えるフレームピントは少な
くなる。
配分修正も迅速に行なえるが、勿論パリティビットを多
くすればそれだけデータに使えるフレームピントは少な
くなる。
このような複数パリティビットを用いるのは伝送路レイ
ヤ区分により、パリティをとる場合に用いることがある
。また、ＩＤビットとパリティビットをそれぞれ１ビツ
トづつ用いて識別することも考えられる。
ヤ区分により、パリティをとる場合に用いることがある
。また、ＩＤビットとパリティビットをそれぞれ１ビツ
トづつ用いて識別することも考えられる。
保護回路３６でパリティエラーＥＲＲが連続してｎ個現
われたことを検出するには、例えば各フレームで発生す
るクロックをｎビットシフトレジスタのシフトクロック
とし、該シフトレジスタヘバリティチェック回路の出力
を入力し、該シフトレジスタの各ビットのアンドをとっ
て、そのアンドゲートの出力を用いればよい。
われたことを検出するには、例えば各フレームで発生す
るクロックをｎビットシフトレジスタのシフトクロック
とし、該シフトレジスタヘバリティチェック回路の出力
を入力し、該シフトレジスタの各ビットのアンドをとっ
て、そのアンドゲートの出力を用いればよい。
以上説明したように本発明によれば、識別用ＩＤビット
を挿入しないで、パリティビットで兼用３ ４ するため、その分フレームに他の情報を割当てることが
できる。
を挿入しないで、パリティビットで兼用３ ４ するため、その分フレームに他の情報を割当てることが
できる。
一般に並／直列変換による多重化は高速信号に用いられ
るので、ＩＤビット分の情報量は大きい。
るので、ＩＤビット分の情報量は大きい。
例えば４００ Ｍｂ／ｓの直列信号で、４００ビツト／
フレームのとき、ＩＤビットは１ビツトとしてもＩＭｂ
／ｓになる。これだけのビットが単にフレーム識別用に
用いられるのは見逃せない損失である。本発明によれば
これが救済できる。また一般にパリティ検出はｌフレー
ム単位に行なわれ、エラー検出レートの限界上、１パリ
ティ検出区間−１フレームのビット数で、このビット数
は余り大きくはとれない。このため１フレーム中のＩＤ
ビットの伝送レートは小さいとはいえなく、むだにはし
たくない。このパリティピットを本発明のように有効利
用することは意義がある。
フレームのとき、ＩＤビットは１ビツトとしてもＩＭｂ
／ｓになる。これだけのビットが単にフレーム識別用に
用いられるのは見逃せない損失である。本発明によれば
これが救済できる。また一般にパリティ検出はｌフレー
ム単位に行なわれ、エラー検出レートの限界上、１パリ
ティ検出区間−１フレームのビット数で、このビット数
は余り大きくはとれない。このため１フレーム中のＩＤ
ビットの伝送レートは小さいとはいえなく、むだにはし
たくない。このパリティピットを本発明のように有効利
用することは意義がある。
第１図は本発明の多重化信号識別方式を示すブロック図
、 第２図は本発明の信号フォーマットの説明図、第３図は
従来の信号フォーマットの説明図、第４図は本発明の実
施例を示すブロック図、第５図は従来例を示すブロック
図、 第６図はパリティ作成／検出の説明図である。 第１図でＩＯＡ、ＩＯＢは１系統、他系統のＭＵＸ盤、
１３Ａ、１４Ａは偶パリティ、１３Ｂ。 １４Ｂは奇パリティ各作成回路である。
、 第２図は本発明の信号フォーマットの説明図、第３図は
従来の信号フォーマットの説明図、第４図は本発明の実
施例を示すブロック図、第５図は従来例を示すブロック
図、 第６図はパリティ作成／検出の説明図である。 第１図でＩＯＡ、ＩＯＢは１系統、他系統のＭＵＸ盤、
１３Ａ、１４Ａは偶パリティ、１３Ｂ。 １４Ｂは奇パリティ各作成回路である。
Claims (1)
- １、２系統以上のフレーム構成された直列信号を、上位
フレームを構成せずに、並／直列変換で多重化し、各系
統をそのフレーム上の識別用ＩＤビットで区別する多重
化信号識別方式において、各系統のフレーム構成された
直列信号の伝送路エラー検出用のパリティを、一方は偶
パリティ、他方は奇パリティとし、各系統のフレーム構
成された直列信号に添えるパリティビットとして一方は
該偶パリティ、他方は該奇パリティ各ビットを用い、こ
れをもって識別用ＩＤビットとすることを特徴とした多
重化信号識別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26371289A JPH03125525A (ja) | 1989-10-09 | 1989-10-09 | 多重化信号識別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26371289A JPH03125525A (ja) | 1989-10-09 | 1989-10-09 | 多重化信号識別方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03125525A true JPH03125525A (ja) | 1991-05-28 |
Family
ID=17393271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26371289A Pending JPH03125525A (ja) | 1989-10-09 | 1989-10-09 | 多重化信号識別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03125525A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5615297A (en) * | 1991-11-15 | 1997-03-25 | British Telecommunications Public Limited Company | Transmission system for coded speech signals and/or voiceband data |
| JP2022001957A (ja) * | 2020-03-24 | 2022-01-06 | キヤノン株式会社 | 撮像装置、アクセサリ装置、撮像システムおよびこれらの制御方法 |
-
1989
- 1989-10-09 JP JP26371289A patent/JPH03125525A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5615297A (en) * | 1991-11-15 | 1997-03-25 | British Telecommunications Public Limited Company | Transmission system for coded speech signals and/or voiceband data |
| JP2022001957A (ja) * | 2020-03-24 | 2022-01-06 | キヤノン株式会社 | 撮像装置、アクセサリ装置、撮像システムおよびこれらの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4712215A (en) | CRC calculation machine for separate calculation of checkbits for the header packet and data packet | |
| US8155317B2 (en) | Encryption processing circuit and encryption processing method | |
| EP0225761A2 (en) | Apparatus and method for calculating cyclical redundancy codes | |
| US6393082B1 (en) | Signal synchronism detecting circuit | |
| GB2241413A (en) | Detecting a frame alignment word in a data stream | |
| JPH03253136A (ja) | セル同期回路 | |
| JPH01206750A (ja) | ブロック同期方式 | |
| JPH03125525A (ja) | 多重化信号識別方式 | |
| JP2957665B2 (ja) | Ｈｄｂ３，ａｍｉ符号則違反検出装置 | |
| JP2000068986A (ja) | 伝送システム | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| EP0359265B1 (en) | Zero string error detection circuit | |
| JP2735673B2 (ja) | Ｐｎパターン検出器 | |
| JPH0243820A (ja) | デコーダ | |
| KR920003884B1 (ko) | Tmr 논리 회로 | |
| JP3561853B2 (ja) | 二重リングネットワークシステム | |
| US4852097A (en) | Method for forming data block protection information for serial data bit sequences by means of cyclical binary codes | |
| JP2759607B2 (ja) | 同期信号検出装置 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JP2591113B2 (ja) | ハミング符号化器 | |
| WO2002051081A2 (en) | Encoding system for transmitting data and clock signals jointly across two wires | |
| JP3245622B2 (ja) | パターン比較方法 | |
| SU1617434A1 (ru) | Модуль дл сдвига операндов | |
| JPH1065661A (ja) | フレーム同期保護回路 | |
| JPH01293044A (ja) | 直列制御装置 |