JPH01293044A - 直列制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプレス、工作機械、建設機械、船舶航空機等
の各種機械の集中管理システムおよび無人搬送装置、無
人倉庫等の集中管理システムに採用して好適な直列制御
装置に関する。

〔従来の技術〕

プレス、工作機械、建設機械、船舶、航空機、無人搬送
装置、無人倉庫等を集中管理する場合、装置各部の状態
を検出する多数のセンサおよび装置各部の状態を制御す
る多数のアクチュエータが必要となる。このセンサおよ
びアクチュエータの数は例えばプレスを考えた場合３０
００以上にも及び、他の装置においては更に多数となる
ものもある。

従来、この種の装置を集中管理する集中管理システムは
上述した多数のセンサおよびアクチュエータをメインコ
ントローラに接続し、多数のセンサの出力をメインコン
トローラで収集するとともに、メインコントローラから
の信号により多数のアクチュエータを制御するように構
成される。

かかる従来の集中管理システムの場合、センサの数およ
びアクチュエータの数が厖大になると、メインコントロ
ーラとセンサおよびアクチュエータを結ぶ配線の数も厖
大となり、またメインコントローラの入出力部の構成も
非常に複雑となる。

そこで、複数のノードを直列に接続するとともに各ノー
ドに１乃至複数のセンサおよびアクチュエータを接続し
、これらノードをメインコントローラを介して環状に接
続し、このメインコントローラからの信号によって各ノ
ードを制御するようにした構成が考えられている。かか
る構成の場合、基本的にはメインコントローラは信号入
力線と出力線だけでよく、また各ノードも信号入力線と
出力線を接続するだけでよいので、配線数を大幅に減少
させることができる。

しかし、上記ノードを直列に接続する構成をとる場合、
各センサの出力の収集の同時性および各アクチュエータ
の制御の同時性をいかにして確保するかが問題となる。

例えば、各ノードにアドレスを割当て、このアドレスに
もとづき各ノードを制御する構成を考えると、このアド
レス処理のための時間遅れが問題となり、各センサの出
力の収集および各アクチュエータの制御に関して満足す
べき同時性を確保することはできない。

そこで、発明者等は、ノードを直列に接続する構成をと
りながらも各ノードにアドレスを割当てるという発想を
捨て、各ノードをその接続の顕番によって忠別するよう
にし、これによってアドレス処理を不要にするとともに
アドレス処理に伴う時間遅れを解消し、更にはノードの
構成を大幅に簡略化できるようにした直列制御装置を提
供している。

この装置によれば、各ノードは前段のノードからの信号
にアクチュエータからの信号を所定のルールにもとづい
て順次付加し、また前段のノードからの信号から所定の
信号を所定のルールにもとづいて順次削除してアクチュ
エータに出力するという構成をとる。この場合、各ノー
ドにはアドレスは全く不要となり、また、アドレス処理
が不要となるため各ノードにおける時間遅れはタイミン
グ合せのみの非常に小さなものとなり、またノードの構
成も非常に簡単なものとなる。

ところで、上記構成をとる場合、データの順番（信号中
のデータの位置）によってどのノードからのデータであ
るかどのノードに対するデータであるかを各ノードおよ
びメインコントローラでは識別することになるが、この
識別を容易にするために信号の先端にスタートコードを
配し、後端にストップコードを配する構成が提案されて
いる。

しかし、上述した構成をとる場合、ストップコードが検
出されるまでは後端に達したか否かの判断を行うことが
できず、結果的にストップコードのコード長だけ信号の
データ列長が長くなったと同じことになった。

【発明が解決しようとする課題〕

上述したように、信号の先端にスタートコードを配し、
後端にストップコードを配する構成をとると、信号処理
上において信号のデータ列長がストップコードのコード
長に相当する長さだけ長くなったと等価となり、このた
めに不要な時間ロスが生じた。

そこで、この発明においては信号中のデータデータ列長
を示すデータ列長データを導入するとともに、このデー
タ列長データにもとづきデータの終端を検出するように
し、これによってストップコードを全く用いずして構成
するようにした直列制御装置を提供することを目的とす
る。

〔課題を解決するための手段〕

この発明においては、各ノードで受信すべきデータすな
わち、前段からのデータのデータ列長を表わすデータ列
長データを各ノードに対して与える。各ノードではこの
データ列長データにもとづきデータ列長の終端を検出す
る。

すなわち、この発明においては複数のノードを直列に接
続するとともに、各ノードに１乃至複数の端末を接続し
、各ノードは前段のノードからの信号に含まれる各端末
からの入力データに自己のノードに接続される端末から
の信号を付加して後段のノードに送出する直列制御装置
において、前記前段のノードからの信号は、該信号に含
まれる入力データの列長を示すデータ列長データを含み
、前記各ノードは、前記データ列長データの示すデータ
列長と前記付加する自己のノードに接続された端末から
の信号のデータ列長との和にもとづき前記ノードからの
信号に含まれるデータの終端を検出する検出手段と、前
記前段からの信号に含まれるデータ列長データを、該デ
ータ列長データの示すデータ列長に自己のノードで付加
されたデータのデータ列長を加算したデータ列長に対応
するデータ列長データに変換し、この変換したデータ列
長データを後段のノードに送出するデータ列長データ変
換手段と、を具えて構成される。

また、この発明においては複数のノードを直列に接続す
るとともに、各ノードに１乃至複数の端末を接続し、各
ノードは前段のノードからの信号に含まれる各端末へ出
力データから自己のノードに接続される端末への信号を
抜き取って後段のノードに送出する直列制御装置におい
て、前記前段のノードからの信号は、該信号に含まれる
出力データの列長を示すデータ列長データを含み、前記
各ノードは、前記データ列長データの示すデータ列長と
前記抜き取る自己のノードに接続された端末への信号の
データ列長との差にもとづく前記ノードからの信号に含
まれるデータの終端を検出する検出手段と、前記前段か
らの信号に含まれるデータ列長データを、該データ列長
データの示すデータ列長から自己のノードで抜き取られ
たデータのデータ列長を減算したデータ列長に対応する
データ列長データに変換し、この変換したデータ列長デ
ータを後段のノードに送出するデータ列長データ変換手
段と、を具えて構成される。

また、この発明によれば複数のノードを直列に接続する
とともに、各ノードに１乃至複数の端末を接続し、各ノ
ードは前段のノードからの信号に含まれる入出力データ
に自己のノードに接続される端末からの信号を付加する
とともに自己のノードに接続される端末への信号を抜き
取って後段のノードに送出する直列制御装置において、
前記前段のノードからの信号は、該信号に含まれる入出
力データの列長を示すデータ列長データを含み、前記各
ノードは、前記データ列長データの示すデータ列長に自
己のノードに付加されるデータ列長を加算するとももに
自己のノード抜き取られるデータ列長を減算したデータ
列長ｉもとづき前段ノードからの信号に含まれるデータ
の終端を検出する検出手段と、前記前段からの信号に含
まれるデータ列長データを、該データ列長データの示す
データ列長に自己のノードで付加されたデータのデータ
列長を加算するとともに自己のノードで抜き取られたデ
ータ列長を減算したデータ列長に対応するデータ列長デ
ータに変換し、この変換したデータ列長データを後段の
ノードに送出するデータ列長データ変換手段と、を具え
て構成される。

〔作用〕

前段のノードからの信号に含まれるデータのデータ列長
はおよび自己のノードで付加されるデータのデータ列長
または自己のノードで抜き取られるデータのデータ列長
にもとづきデータの終端が検出される。前段のノードか
らの信号に含まれるデータ列長データは自己のノードか
ら出力されるデータの列長に対応するデータ列長データ
に変更され、後段のノードに送出する信号に含めて送出
される。

〔実施例〕

以下、この発明の実施例を添付図面を参照して詳細に説
明する。

第１図はこの発明の直列制御装置の一実施例を示したも
のである。この実施例は例えばプレスの集中制御システ
ムに適用されたものである。この場合メインコントロー
ラ１００はプレスのコントローラ部に設けられ、センサ
群１−１〜１−ｎはプレスの各部の状態を検出するセン
サに対応する。

センサ群１−１はノード１０−１に接続され、センサ群
１−２はノード１０−２に接続され、センサ群１−３は
ノード１０−３に接続され、同様にしてセンサ群１−ｎ
はノード１０−ｎに接続される。またノード１０−１〜
１０−ｎはメインコントローラ１００を介して直列に接
続される。

メインコントローラ１００は各ノード１０−１〜１０−
ｎに接続されたセンサ群１−１〜１−ｎから出力される
信号を収集するための信号を出力する。

メインコントローラ１００からの信号にもとづき各ノー
ド１０−１〜１０−ｎに接続されたセンサ群１−１〜１
−ｎの出力信号を収集する動作を第２図にもとづいて説
明する。

メインコントローラ１００はまず第２図（ａ）に示すよ
うなフレーム構成の信号ＳＯを出力する。

すなわち、スタートコードを先頭にして、この信号ＳＯ
に含まれるデータ列長（ここではまだデータを含んでい
ないのでデータ列長は零である）を表わすデータ列長デ
ータ（０）フレーム構成の信号ＳＯをメインコントロー
ラ１００はまず送出する。このメインコントローラ１０
０からの信号ＳＯはノード１０−１に加えられる。

ノード１０−１は信号ＳＯのデータ列長データ（０）の
直後にセンサ群１−１からパラレルに入力される信号を
所定の順序でシリアル信号に変換し、これをデータ（１
）として挿入し、データ列長データ（０）を、挿入した
データ（１）のデータ列長Ｌｌを表わすデータ列長デー
タ（１）に変換し、信号Ｓｔ　　（第２図（ｂ））とし
て出力する。

ノード１０−２では信号Ｓ１のデータ列長データ（１）
の直後にセンサ群１−２から出力される信号（データ（
２））を挿入し、データ列長データ（１）を、データ（
２）を挿入することによって変化したデータのデータ列
長Ｌ２に対応するデ−夕列長データ（２）に変換する。

ノード１０−２から出力される信号Ｓ２はノード１０−
３に入力される。

ノード１０−３でもノード１０−２と同様に信号Ｓ２の
データ列長データ（２）の直後にセンサ群１−３から出
力される信号（データ（３））を挿入し、データ列長デ
ータ（２）をデータ（３）を挿入することによって変化
したデータのデータ列長Ｌ３に対応するデータ列長デー
タ（３）に変換する。

同様に図示しないノード１Ｏ−ｎ−１から出力される信
号、すなわちノードｎの入力信号は第２図（ｅ）に示す
ようにデータ（ｎ−１）が挿入され、データ列長データ
がデータ列長データ（ｎ　−１）となる信号Ｓｎ　−１
になる。

またノード１０−ｎではセンサ群１−ｎからのデータ（
ｎ）が付加され、データ列長データ（ｎ−１）がデータ
列長データ（ｎ）に変換される。

この信号Ｓｎはメインコントローラ１００に入力される
。

メインコントローラ１００では信号Ｓｎのデータ列長デ
ータ（ｎ）の後端からストップコードの前端に至るまで
のデータ領域のデータ配列順序からどのノードに接続さ
れたセンサ群からのデータであるかを識別する。これに
より、メインコントローラ１００では各ノード１−１〜
１−ｎに接続されたセンサ群１−１〜１−ｎからの信号
を収集できたことになる。

なお、上述した説明において、センサ群１−１〜１−ｎ
からのデータを収集する場合、データ列長データの直後
、すなわちデータ領域の前端に新たなデータを挿入する
ように構成したが、データ領域の後端に新たなデータを
挿入するように構成してもよい。

第３図は第１図に示したノード１０−１〜１〇−ｎの詳
細構成例を示したものである。ここでノード１０−１〜
１０−ｎはそれぞれ同一構成からなり、第３図において
はノード１０−１〜１〇−ｎを代表してノード１０で示
しである。

また、センサ群１は第１図に示したセンサ群１−１〜１
−ｎのいずれかに対応し、アクチュエータ群２は第１図
に示したアクチュエータ群２−１〜２−ｎのいずれかに
対応する。なお、この実施例では各ノード１０の間のデ
ータ伝送をＣＭＩ（Ｃｏｄｅｄ　　Ｍ　ａｒｋ　Ｉ　ｎ
ｖｅｒｓｉｏｎ）符号を用いて行うように構成されてい
る。これは伝送過程におけるノイズ等による伝送誤りを
極力少なくしようとするためと、各ノードにおいてクロ
ック信号の再生（抽出）が可能なようにするためである
。この場合、各ノードにそれぞれクロック発振器を設け
る必要がなく、各ノードの構成を更に簡略化することが
できる。

第３図において、受信回路１１は前段のノードからの受
信信号を受信する。ここで前段のノードからの信号は上
述したようにＣＭＩ符号によって変調されているので、
受信回路１１はこのＣＭＩ符号を通常の「１」、「０」
に対応するＮＲＺ（Ｎｏｎ　　Ｒｅｔｕｒｎ　Ｚｅｒｏ
　）符号に復調する。また、受信回路１１はこのＣＭＩ
符号に変調された入力信号から、このノード１０で用い
る伝送データに同期したクロック信号を再生する。

受信回路１１で復調された入力信号は、データ列長デー
タ変換回路１４、ｎビットシフト回路１５、スイッチＳ
Ｗ３の接点Ｃに加えられるとともに、スイッチＳＷ１、
ＳＷ２をそれぞれ介してスタートコード検出回路１２お
よびデータ列長カウンタ１３に加えられる。

ここでスタートコード検出回路１２は、入力信号に含ま
れるスタートコードを検出するものである。スタートコ
ードは所定のパターンからなる例えば８ビツトのデジタ
ルコード信号が用いられる。

このスタートコード検出回路１２から出力されるスター
トコード検出出力は制御回路１８に加えられる。

データ列長カウンタ１５は入力信号に含まれるデータの
データ列長をカウントする。このデータ列長の計数は受
信回路１１から出力される入力データの各ビットに同期
したクロック信号を計数することにより行われる。この
データ列長カウンタ１３の詳細構成例が第４図に示され
る。

第４図において、このデータ列長カウンタ１３は３つの
カウンタ、すなわち、第１のカウンタ１３１、第２のカ
ウンタ１３２、第３のカウンタ１３３を具えている。第
１のカウンタ１３１はスイッチＳＷ２がオンになると計
数動作を開始する。

すなわち、制御回路１８からスイッチＳＷ２をオンにす
るための信号が加えられるとこの信号にフリップフロッ
プＦＦ１がセットされる。これによりアンド回路ＡＮＩ
が動作可能となり、受信回路１１から出力される入力デ
ータの各ビットに同期したクロック信号はこのアンド回
路ＡＮＩを介して第１のカウンタ１３１に加えられる。

第１カウンタ１３１はこれにより上述したクロック信号
を計数する計数動作を開始する。この第１のカウンタ１
３１はその計数値がデータ列長データのデータ列長ｇ　
（ビット）に対応する値になるとデータ列長データ読込
完了信号を出力する。なお、フリップフロップＦＦＩは
制御回路１８から加えられるスイッチＳＷ２をオンにす
るための信号をイバータＩＮ２で反転した信号によりリ
セットされる。

第１のカウンタ１３１からデータ列長データ読込完了信
号が出力されるとアンド回路ＡＮ２が動作可能となり、
受信回路１１からのクロック信号が、このアンド回路Ａ
Ｎ２を介して第２のカウンタ１３２に加えられる。これ
により第２のカウンタ１３２はその計数動作を開始する
。

また、第３のカウンタのプリセット端子にはスイッチＳ
Ｗ２を介して前段のノードからのデータ列長データが入
力されており、このデータ列長データは第１のカウンタ
１３１からデータ列長データ読込完了信号が発生される
タイミングに同期してその入力が終了する。すなわち、
第１のカウンタ１３１からデータ列長データ読込完了信
号が出力されるタイミングで、第３のカウンタ１３３へ
のデータ列長データの示すデータ列長しのプリセットが
終了する。この第３のカウンタ１３３はプリセット型ダ
ウンカウンタで構成されている。

第２のカウンタ１３２は、その計数値がこのノード１０
で付加するセンサ群１からデータ、すなわち、付加デー
タ生成回路１６で生成されたデータのデータ長ｎになる
とデータ付加終了信号を出力する。このデータ付加終了
信号はインバータＩＮ１を介してアンド回路ＡＮ２に加
えられる。これによりアンド回路ＡＮ２は不動作となり
第２のカウンタの計数動作は終了する。

また、第２カウンタ１３２から出力されるデータ付加終
了信号はアンド回路ＡＮ３に加えられ、アンド回路ＡＮ
３を動作可能にする。これにより、受信回路１１からの
クロック信号が、このアンド回路ＡＮ３を介して、第３
のカウンタ１３３に加えられる。第３のアウンタ１３３
はこれによりダウン計数動作を開始する。第３のカウン
タ１３３は値りからダウンカウントし、その計数値が「
０」になるとデータ領域終了信号を発生する。

データ列長カウンタ１３から出力される上述したデータ
列長読込完了信号、データ付加終了信号、データ領域終
了信号は制御回路１８に加えられる。

データ列長データ変換回路１４は、入力信号に含まれる
前段のノードからのデータ列長データをこのノード１０
で生成したデータのデータ列長に対応するデータ列長デ
ータに変換するものである。

例えば、第５図（ａ）に示すように前段のノードから入
力された入力信号に含まれるデータのデータ列長がＬビ
ットである、第５図（ｊ）に示すように後段のノードに
出力する出力信号に含まれるデータのデータ列長がＬ’
　　（＝ｎ＋Ｌ）ビットであるとすると、Ｌビットを示
すデータ列長データをＬ′　ビットを示すデータ列長デ
ータに変換かする。

このデータ列長データ変換回路１４の出力はスイッチＳ
Ｗ３の接点Ｅに加えられる。

また、ｎビットシフト回路１５は、入力信号をｎビット
シフト（遅延）して出力するものである。

このｎビットシフト回路１５は例えばｎビットシリアル
入力、シルアル出力、のシフトレジスタから構成するこ
とができる。このｎビットシフト回路１５の出力はスイ
ッチＳＷ３の接点りに加えられる。

センサ群１の各センサからの信号（パラレル信号）は付
加データ生成回路１６で所定の順番にもとづきシルアル
信号に変換され、このノードで付加すべき付加データが
生成される。この付加データはスイッチＳＷ３の接点Ｂ
に加えられる。

スイッチＳＷ３は接点Ｂに加えられる付加データ生成回
路１６の出力、接点Ｃに加えられる受信回路１１の出力
、接点りに加えられるｎビットシフト回路１５の出力、
接点Ｅに加えられたデータ列長データ変換回路１４の出
力のいずれかを選択するものである。このスイッチＳＷ
３の出力、すなわち、接点Ａの信号は送信回路１７に加
えられる。送信回路１７は加えられた信号をＣＭＩ符号
に変換する所定の変調処理を行い、この変調処理した信
号を次段のノードへ出力する。

制御回路１８は、スタートコード検出回路１２からのス
タートコード検出出力およびデータ列長カウンタ１３か
らのデータ列長データ読込完了信号、データ付加終了信
号、データ領域終了信号にもとづきスイッチＳＷ１、Ｓ
Ｗ２、ＳＷ３の切換タイミングを制御する。

次に、この実施例の動作を第５図に示したタイミングチ
ャートにもとづき説明する。まず、スイッチＳＷＩ、Ｓ
Ｗ２、ＳＷ３は第５図から明らかのように、第３図に図
示した状態にある。すなわち、スイッチＳＷ１はオンし
ており（第５図（ｇ））、スイッチＳＷ２はオフしてお
り（第５図（ｈ））、スイッチＳＷ３は接点Ａと接点Ｃ
が接続された状態（Ａ−Ｃ）にある。この状態で第５図
（ａ）に示すような入力信号が入力されると、受信回路
１１で受信されたスタートコードは接点Ｃを介して接点
Ａに現われ、このスタートコードは送信回路１７を介し
て次段のノードに出力される（第５図（ｊ））。

また、受信回路１１で受信された入力信号のうちのスタ
ートコードはオンしているスイッチＳＷ１を介してスタ
ートコード検出回路１２に加えられ、このスタートコー
ド検出回路１２により検出される。これによりスタート
コード検出回路１２からスタートコード検出出力が発生
される（第５図（ｂ））。このスタートコード検出出力
によりスイッチＳＷ１はオンからオフに切換えられ、ス
イッチＳＷ２はオフからオンに切換えられる。スイッチ
ＳＷＩがオフになることによりスタートコード検出回路
１２は不動作となる。これにより以後のデータ中にスタ
ートコードと同一の符号別が生じたとしてもこれがスタ
ートコード検出回路１２で誤って検出されることはない
。

また、スイッチＳＷ２がオンになるとデータ列長カウン
タの第１のカウンタの計数動作が開始される（第５図（
Ｃ））。

また、スタートコード検出回路１２からのスタートコー
ド検出出力により制御回路１８はスイッチＳＷ３を状態
（Ａ−Ｃ）から接点Ａが接点Ｅに接続される状態（Ａ−
Ｅ）に切換える。接点Ｅには前述したようにデータ列長
データ変換回路１４の出力が加えられている。ここでデ
ータ列長データ変換回路１４は、入力された前段のノー
ドから出力されたＬビットのデータ列長を表わすデータ
列長データ（Ｌ）を、このノードで付加するデータのデ
ータ列長（ｎ）を加算したデータ列長（Ｌ十〇）ビット
のデータ列長データ（Ｌ＋ｎ）に変換して出力する。し
たがって、スイッチＳＷ３の接点Ａにはスタートコード
に続いてデータ列長データ変換回路１４で変換されたこ
のノードから出力されるデータのデータ列長を表わすデ
ータ列長データ（Ｌ＋ｎ）が現われる。このデータ列長
データ（Ｌ十ｎ）は送信回路１７からスタートコードに
続いて出力される（第５図（ｊ））。

データ列長カウンタ１３の第１のカウンタ１３１の計数
値が（Ｎ）に達すると、データ列長カウンタ１３の第２
のカウンタ１３２の計数動作が開始される（第５図（ｄ
））。

また、このときデータ列長カウンタ１３の第３のカウン
タ１３３へのデータ列長データ（Ｌ）のプリセット動作
が完了し、データ列長カウンタ１３から（第１のカウン
タ１３１から）データ列長データ読込完了信号が出力さ
れる。このデータ列長データ読込完了信号の出力により
制御回路１８はスイッチＳＷ２をオフにしく第５図（ｈ
））、スイッチＳＷ３を状態（Ａ−Ｅ）から接点Ａが接
点Ｂに接続される状態（Ａ−Ｂ）に切換える（第５図（
ｊ））。

スイッチＳＷ３の接点Ｂには前述したように付加データ
生成回路１６から出力されるセンサ群１からの付加デー
タが加えられている。したがってスイッチＳＷ３の接点
Ａにはデータ列長データ変換回路１４から出力されたデ
ータ列長データ（Ｌ＋ｎ）に続いてこの付加データ生成
回路１６からの付加データが現われる。この付加データ
は送信回路１７からデータ列長データ（Ｌ＋ｎ）に続い
て出力される（第５図（ｊ））。

データ列長カウンタ１３の第２のカウンタ１３２の計数
値が（ｎ）に達すると、第３のカウンタ１３３のダウン
カウント動作が開始され（第５図（ｅ））、またデータ
列長カウンタ１３から（第２のカウンタ１３２から）デ
ータ付加終了信号が出力される。このデータ付加終了信
号により制御回路１８はスイッチＳＷ３を状態（Ａ−Ｂ
）から接点Ａが接点りに接続される状態（Ａ−Ｄ）に切
換える（第５図（ｊ））。接点りには前述したように受
信回路１１の出力をｎビット遅延したｎビットシフト回
路１５の出力（第５図（ｒ））が加えられており、この
とき接点りには前段のノードから送られた入力データの
データ領域の信号が加えられている。

したがってスイッチＳＷ３の接点Ａには付加データ生成
回路１６から出力されるこのノード１０で付加する付加
データに続いてｎビットシフト回路１４の出力、すなわ
ち、前段のノードから入力されたデータ領域のデータ（
旧データ）が現われる。

これにより送信回路１７からこのノードで付加された付
加データに続いて前段のノードから送られた旧データが
出力されることになる（第５図（ｊ））。

データ列長カウンタ１３の第３のカウンタ１３３の計数
値が（０）になるとデータ列長カウンタ１３から（第３
のカウンタ１３３から）データ列長終了信号が出力され
る。このデータ列長終了信号により制御回路１８スイツ
チＳＷ１はオンに復帰させ（第５図（ｇ））、またスイ
ッチＳＷ３は初期状態（Ａ−Ｃ）に復帰される（第５図
（ｉ））。

なお、上述した実施例においてはスタートコード検出回
路１２でスタートコードを検出するとその後データ領域
の終了までスイッチＳＷ１をオフにして、この間スター
トコード検出回路１２を不動作にし、これによりデータ
領域中にスタートコードと同一構成の符号列が生じても
これをスタートコードとして検出誤ることがないように
構成したが、センサ群１からのデータに対して付加デー
タ生成回路１６で所定の処理を施すことによりデータ領
域中にストップコードと同一の符号配列が生じないよう
に構成してもよい。例えば付加データ生成回路１６でデ
ータ「１」を「１０」、データ「０」を「０１」に変換
する。これによればデータ領域中のデータに「１」が３
個以上続くことはない。そこで、スタートコードを「１
」が３個以上続く部分を含むパターンで設定すれば、デ
ータ領域中データをスタートコード、ストップコードと
誤って検出することはなくなり、確実にスタートコード
およびストップコードの検出が可能となる。この場合デ
ータ「０」を「０」、データ「１」を「１０」またはデ
ータ「０」を「００」、データ「１」を「１０」または
データ「０」を「００」、データ「１」を「０１」等変
更しても同様に構成することができる。

また、付加データ生成回路１６において、変換したデー
タが所定数、例えば５個連続する毎に自動的に「０」を
挿入するように構成してもよい。

この場合データに「１」が６個以上続くことはないので
スタートコードおよびストップコード「１」が６個以上
続く部分を含むパターンに設定すればデータとスタート
コードおよびストップコードとの識別を確実に行うこと
ができる。このように構成した場合スイッチＳＷ１を設
けなくてもよい。

また、上記実施例では複数のノード１０−１〜１０−ｎ
をメインコントローラ１００を介して閉ループ状に接続
したが、これらを開ループ状に接続しても同様に構成す
ることができる。またセンサ群１−１〜１−ｎをそれぞ
れ１個のセンサから構成してもよい。

第６図は各ノード１０−１〜１０−ｎにアクチュエータ
群２−１を接続して構成した他の実施例を示したもので
ある。この実施例において、メインコントローラ１００
は各ノード１０−１〜１０−ｎに接続されたアクチュエ
ータ群２−１〜２−ｎに対して、駆動データを順次送出
する。

メインコントローラ１００はまず、第７図（ａ）に示す
ような信号ＳＯを出力する。この信号ＳＯはスタートコ
ードを先頭にデータ列長データ（０）、ノード１０−１
に接続されたアクチュエータ群２−１に対するデータ（
１）、ノード１０−２に接続されたアクチュエータ群２
−２に対するデータ（２）、・・・１Ｏ−ｎ−１に接続
されたアクチュエータ群２−ｎに対するデータ（ｎ−１
）、ノード１０−ｎに接続されたアクチュエータ群２−
ｎに対するデータ（ｎ）からなるデータ領域と続くフレ
ーム構成をとっている。この信号はノード１０−１に加
えられる。

ノード１０−１では信号ＳＯの直後すなわちデータ領域
の前端からアクチュエータ群２−１に対するデータ（１
）を抜き取り、これをパラレル信号に変換してアクチュ
エータ群２−１の各アクチュエータに出力する。また、
ノード１０−１においてデータ列長データ（０）はデー
タ（１）を抜き取ることにより、このデータ（１）を抜
き取りた残りのデータの列長データｇ１に対応するデー
タ列長データ（１）に変換され、信号Ｓｔ　　（第７図
（ｂ））としてノード１０−１から出力される。

ノード１０−２では信号Ｓ１のデータ領域の前端にある
アクチュエータ群２−２に対するデータを抜き取る。ま
たデータ列長データ（１）をこの抜き取った残りのデー
タ列長ｇ２に対応するデータ列長データ（２）に変換す
る。以下、同様にデータ領域の前端のデータが各ノード
において順次抜き取られ（第７図（ｃ）〜第７図（５）
）、ノード１０−ｎから出力される信号Ｓｎ　　（第７
図（ｆ））はメインコントローラ１００に加えられる。

第８図は第６図に示した実施例のノード１０−１〜１０
−ｎの詳細構成例を示したものである。

なお第８図においてはノード１０−１〜１０−ｎを代表
してノード１０で示しである。各ノード１０−１〜１０
−ｎは同一構成である。また、この第８図においては第
３図に示したものと同様の機能を有するものには説明の
便宜上同一の符号を用いる。

第８図において、前段のノードからの信号は受信回路１
１で受信される。この受信回路１１は例えばＣＭＩ符号
復調回路およびビット同期クロック信号可成回路を含む
もので第３図に示した受信回路１１と同様のものである
。受信回路１１で受信された信号はスイッチＳＷ４を介
してスイッチＳＷ３の接点Ｂに加えられるとともにｍビ
ットシフト回路２０に加えられる。このｍビットシフト
回路２０は受信回路１５からの出力をｍビット遅延する
もので第３図に示したｎビットシフト回路１５と同様の
ものである。ｍビットシフト回路２０の出力はスイッチ
ＳＷ３の接点Ｃに加えられるとともに、スイッチＳＷＩ
、ＳＷ２をそれぞれ介してスタートコード検出回路１２
、データ列長カウンタ１３に加えられる。スタートコー
ド検出回路１２はｍビットシフト回路２０の出力に含ま
れるスタートコードを検出するもので、第３図に示した
スタートコード検出回路１２と同一構成である。

またデータ列長カウンタ１３はｍビットシフト回路２０
から出力されるデータのデータ列長を計数するものであ
る。このデータ列長カウンタ１３の詳細は第９図に示さ
れる。第９図において、このデータ列長カウンタ１３は
第１のカウンタ１３１、第２のカウンタ１３４、第３の
カウンタ１３５を設えて構成される。第１のカウンタ１
３１は第４図に示した第１のカウンタ１３１と同様のも
ので、スイッチＳＷ２がオンにされることにより計数動
作を開始し、その計数値がデータ列長データのデータ長
ｇビットに対応するＣ１．”）になると計数動作を終了
し、データ列長データ読込完了信号を出力する。また第
２のカウンタ１３４は第１のカウンタ１３１の計数値が
ＣＤ＞になると計数動作を開始し、その計数値がこのノ
ードで抜き取るデータのデータ列長（ｍ）に対応する値
（ｍ）になると計数動作を終了し、データ抜取終了信号
を出力する。また、この第２のカウンタ１３４は、後に
詳述する第３のカウンタ１３５からデータ領域終了信号
が出力されるとその計数値がクリアされるとともに再び
計数動作を開始し、その計数値が（ｍ）になるとｍビッ
トシフトデータデータ領域終了信号を出力する。

また、第３のカウンタ１３５はスイッチＳＷ２がオンに
なるとｍビットシフト回路２０から出力される前段のノ
ードからのデータ列長データを読込み第１のカウンタ１
３１の計数値が（ｆＩ）になると、この読込んだデータ
列長データの示すデータ列長（Ｌ）からこのノードで抜
き取るデータのデータ列長に対応する値（ｍ）を差引い
た値（Ｌ−ｍ）をプリセットし、アンド回路ＡＮ４の動
作可能によりダウントカウントを開始する。そしてその
計数値が（１）になるとデータ領域終了信号を出力する
。

また、ｍビットシフト回路２０の出力はデータ列長デー
タ変換回路１４に加えられる。データ列長データ変換回
路１４はｍビットシフト回路２０の出力に含まれるデー
タ列長データを、このノードから出力されるデータに対
応するデータ列長データ、すなわち、前段のノードから
入力された入力信号のデータ列長データの示すデータ列
長しからこのノードで抜き取るデータのデータ列長ｍを
減算したデータ列長（Ｌ−ｍ）に対応するデータ列長デ
ータに変換して出力する。このデータ列長データ変換回
路１４の出力はスイッチＳＷ３の接点りに加えられる。

スイッチＳＷ３はスイッチＳＷ４を介して加えられる受
信回路１１の出力、ｍビットシフト回路２０の出力デー
タ列長データ変換回路１４の出力を切換え選択するよう
に構成されており、その出力（接点Ａに現われる信号）
は送信回路１７に送出される。送信回路１７は第３図に
示した送信回路１７と同様のもので、スイッチＳＷ３か
らの信号に対して所定の変調を施してこの変調した信号
を出力信号として後段のノードに送出する。

制御回路１８にはスタートコード検出回路１２から出力
されるスタートコード検出出力およびデータ列長カウン
タ１３から出力されるデータ列長データ読込完了信号、
データ抜取終了信号（ｍビットシフトデータデータ領域
終了信号）、データ領域終了信号を入力してスイッチＳ
ＷＩ、ＳＷ２、ＳＷ３、ＳＷ４を切換え制御する。

次に、この実施例のノード１０の動作を第１０図に示し
たタイミングチャートを参照して説明する。まず、入力
信号（第１０図（ａ））が受信される前において、第８
図に示す各スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、
ＳＷ５は図示のように切換っている。すなわちスイッチ
ＳＷ１はオン（第１０図（ｇ））、スイッチＳＷ２はオ
フ（第１０図（ｈ））、スイッチＳＷ３は接点Ａが接点
Ｃが接続された状態（Ａ−Ｃ）、スイッチＳＷ４はオン
（第１０図（ｊ））、スイッチＳＷ５はオフ（第１０図
（ｋ））に切換っている。

受信回路１１で入力信号（第１０図（ａ））が受信され
るとこの信号はｍビットシフト回路２０でｍビット遅延
され（第１０図（ｂ））、スイッチＳＷ３の接点Ｃに加
えられる。したがってスイッチＳＷ３の接点Ａにはまず
スタートコードが現われ、このスタートコードが送信回
路１７から出力される。

またｍビットシフト回路２０からスタートコードが出力
されるとこれはスタートコード検出回路１２で検出され
、スタートコード検出回路１２からスタートコード検出
出力（第１０図（Ｃ））が生じる。このスタートコード
検出出力により制御回路１８はスイッチＳＷＩをオンか
らオフに切換え（第１０図（ｇ））、またスイッチＳＷ
２をオフからオンに切換える。スイッチＳＷ２がオンに
なるとデータ列長カウンタ１３の第１のカウンタ１３１
が計数動作を開始する（第１０図（ｄ））。

また、スタートコード検出出力により制御回路１８はス
イッチＳＷ３を状態（Ａ−Ｃ）から接点Ａを接点りに接
続した状態（Ａ−Ｄ）に切換える。

これによりスイッチＳＷ３の接点Ａにはデータ列長デー
タ変換回路１４の出力、すなわちデータ列長データ（Ｌ
−ｍ）が現われる。このデータ列長データ（Ｌ−ｍ）は
スタートコードに続いて送信回路１７から出力される（
第１０図（ＩＩ））。

データ列長カウンタ１３の第１のカウンタ１３１の計数
値が（ｇ）になり、データ列長カウンタ１３からデータ
列長データ読込完了信号が出力されると、データ列長カ
ウンタ１３の第２のカウンタ１３４および第３のカウン
タ１３５の計数動作が開始される（第１０図（ｄ）およ
び第１０図（ｅ））。

また、データ列長カウンタ１３から出力されるデータ列
長データ読込完了信号により、制御回路１８はスイッチ
ＳＷ５をオンにする（第１０図（ｋ））。このスイッチ
ＳＷ５のオンにより、ｍビットシフト回路２０から出力
されるデータの中からアクチュエータ群２へ出力するデ
ータが選択され、ラック回路１９へ送出される。このデ
ータはラッチ回路１９でラッチされることによりパラレ
ルな信号に変換され、アクチュエータ群２へ出力される
。

また、データ列長データ読込完了信号により制御回路１
８はスイッチＳＷ３を状態（Ａ−Ｄ）から接点Ａが接点
Ｂに接続される状態（Ａ−Ｂ）に切換える。これにより
スイッチＳＷ３の接点Ａには受信回路１１の出力、すな
わちアクチュエータ群２へ出力するデータを抜き取った
データが現われる。このデータはデータ列長データ（Ｌ
−ｍ）に続いて送信回路１７から送出される。

データ列長カウンタ１３の第２のカウンタ１３４の計数
値が（ｍ）に達するとデータ抜取終了信号が出力され、
この信号によりスイッチＳＷ５はオフにされる（第１０
図（ｋ））。

更にデータ列長カウンタ１３の第３のカウンタ。

１３５の計数値が（１）になると、データ領域終了信号
が発生され、この信号によりスイッチＳＷ４がオフにな
る（第８図（ｊ））。これにより送信回路１７からのデ
ータの送出は終了する。

また、データ列長カウンタ１３の第３のカウンタ１３５
の計数値が（１）になると、第２のカウンタ１３４の計
数値をクリアし、再び第２のカウンタ１３４の計数動作
を開始させる（第１０図（０））。

第２０カウンタ１３４の計数値が（ｍ）に達するとスイ
ッチＳＷ１はオンに復帰しく第１０図（ｇ））、また、
スイッチＳＷ５もオンに復帰する（第１０図（ｊ））。

また、このときスイッチＳＷ３も初期状態（Ａ−Ｃ）に
復帰する。

なお、上記実施例においてアクチュエータ群２−１〜２
−ｎへのデータをデータ領域の前端のデータから順次抜
き取るように構成したが、データ領域の後端のデータか
ら順次抜き取るように構成することもできる、また各ア
クチュエータ群２−１〜２−ｎは１個のアクチュエータ
から構成してもよい。

第１１図は各ノード１０−１〜１０−ｎに対してセンチ
群１−１〜１−ｎおよびアクチュエータ群２°−１〜２
−ｎをそれぞれ接続した他の実施例を示したものである
。すなわち、この実施例においてはノード１０−１にセ
ンナ群１−１とアクチュエータ群２−１が接続され、ノ
ード１０−２にセンナ群１−２とアクチュエータ群２−
２が接続され、ノード１０−３にセンナ群１−３とアク
チュエータ群２−３が接続され、同様にノード１〇−ｎ
にはセンチ群１−ｎとアクチュエータ群２−ｎが接続さ
れる。このように構成し場合の各ノード１０−１〜１０
−ｎの一構成例が第１２図に示される。

この第１２図に示すノード１０は基本的には第３図に示
すノード１０の構成にスイッチＳＷ４゜スイッチＳＷＳ
、ラッチ回路１９を付加するとともに制御回路１８にス
イッチＳＷ４およびＳＷ５の制御部を付加することによ
って構成される。

また、第１２図に示す構成において、データ列長カウン
タ１３は第１３図に示すように５個のカウンタ、すなわ
ち、第１のカウンタ、第２のカウンタ、第３のカウンタ
、第４のカウンタ、第５のカウンタを具えて構成される
。ここで、第１のカウンタは受信回路１１から出力され
る入力信号に含まれるスタートコードの検出により計数
動作を解しし、その計数値がデータ列長データのデータ
列長ｌに対応する値（１）に達すると計数動作を終了す
るとともにデータ列長データ読込完了信号を出力し、第
２のカウンタは第１のカウンタの計数値が値ＣＩ）に達
すると計数動作を開始し、その計数値がこのノード１０
で付加するデータのデータ列長に対応する値（ｎ）に達
すると計数動作を終了するとともにデータ付加終了信号
を出力し、第３のカウンタは第１のカウンタの計数値が
ＣＩ）に達すると、入力信号に含まれるデータ列長デー
タの示すデータ列長りからこのノードで抜き取るデータ
のデータ列長ｍを減算した値に対応する値（Ｌ−ｎ）を
プリセットし、その後ダウンカウントし、その計数値が
（１）になるとデータ抜取開始信号を出力し、第４のカ
ウンタは第３のカウンタの計数値が小になると計数動作
を開始し、その計数値が（ｍ）に達するとデータ抜取終
了信号を出力し、第５のカウンタは第１のカウンタの計
数値がＣＩ）に達すると値（Ｌ−ｍ）がプリセットされ
、第２のカウンタの計数値が（ｍ）に達するとダウンカ
ウントを開始し、その計数値が（０）になるとデータ領
域終了信号を出力する。

また、第１２図に示す構成においてデータ列長データ変
換回路１４は受信回路１１からの入力信号に含まれるデ
ータ列長りを示すデータ列長データを、このノードで付
加するデータ列長ｎを加等し、このノードで抜き取るデ
ータ列長ｍを減等したデータ列長Ｌ＋ｎ−ｍを示すデー
タ列長データ（Ｌ＋ｎ−ｍ）に変換する。

この第１２図に示すノード１０は第１４図（ａ）に示す
ようにスタートコード、データ列長データ、データを順
次配列した入力信号を入力し、この入力信号のデータの
領域の前段にこのノード１０に接続されたセンチ群１か
らのデータを付加するとともにこの入力信号から二〇ノ
ード１０に接続されたアクチュエータ群２への出力デー
タを抜き取り、更に入力信号のデータ列長データをこの
ノード１０から出力されるデータ領域のデータ列長に対
応するデータ列長データに変換して出力する。

このノード１０の動作は第１４図、第１５図のタイミン
グチャートに示される。ここで、第１４図はこのノード
で付加するデータのデータ列長ｎがこのノードで抜き取
るデータのデータ列長ｍよりも大きい場合（ｎ≧ｍ）を
示し、第１５図はこのノードで付加するデータのデータ
列長ｎがこのノードで抜き取るデータのデータ列長ｍよ
りも小さい場合（ｎ＜ｍ）を示す。

受信回路１１からの出力される入力信号（第１４図（ａ
）または第１５図（ａ））に含まれるスタートコードは
、まず、スイッチＳＷ３、送信回路１７を介して後段の
ノードに出力される。また、この入力信号に含まれるス
タートコードはオンしているスイッチＳＷＩ　　（第１
４図（１）または第１５図（１））を介してスタートコ
ード検出回路１２に加えられ、これにより、スタートコ
ード検出回路１２からスタートコード検出出力（第１４
図（Ｃ）または第１５図（Ｃ））が発生される。このス
タートコード検出出カニより、スイッチＳＷ２をオフか
らオンに切換える（第１４図（ｉ）は第１５図（１）と
ともにデータ列長カウンタ１３の第１のカウンタの計数
動作を開始させ、（第１４図（ｄ）または第１５図（ｄ
）　）　、また、スイッチＳＷｌをオンからオフに切替
え、（第１４図（１）または第１５図（１）　）　、更
にスイッチＳＷ３を接点Ａが接点Ｃに接続された状態（
Ａ−Ｃ）から接点Ａが接点Ｅに接続された状態（Ａ−Ｅ
）に切換える。

スイッチＳＷ３が状態（Ａ−Ｅ）に切換えられることに
よりスイッチＳＷ３の接点Ａにはデータ列長データ変換
回路１４の出力すなわち、このノード１０で変換された
データ列長データ（Ｌ＋ｎ−ｍ）が現われ、このデータ
列長データ（Ｌ＋ｎ−ｍ）が上述したスタートコードに
続いて送信回路１７から出力される（第１４図（ｎ）ま
たは第１５図（ｍ））。

データ列長カウンタ１３の第１カウンタの計数値がＣＩ
＞に達すると、データ列長カウンタ１３の第２のカラン
、り（第１４図（ｅ）または第１５図（ｅ）　）　、第
３のカウンタ（第１４図（ｆ）または第１５図（ｒ）　
）　、第５のカウンタ（第１４図（ｈ）　マたは第１５
図（ｈ））の計数動作が開始され、またデータ列長カウ
ンタ１３の第１の計数値が（１）に達し、データ列長カ
ウンタ１３からデータ列長データ読込完了信号が出力さ
れることによりスイッチＳＷ２がオンからオフに切換わ
り（第１４図（ｉ）または第１５図（１）　）　’）　
、またスイッチＳＷ３が状態（Ａ−Ｅ）から接点Ａが接
点Ｂに接続される状態（Ａ−Ｂ）に切換わる。

スイッチＳＷ３が状態（Ａ−Ｂ）に切換わることにより
付加データ生成回路１６から出力されるセンサ群１から
の付加データが接点Ａに現われ、この付加データが上述
したデータ列長データ（Ｌ＋　ｎ　−ｍ　）に続いて受
信回路１７から出力される（第１４図（ｎ）または第１
５図（ｎ））。

データ列長カウンタ１３の第２のカウンタの計数値が（
ｎ）に達し、データ列長カウンタ１３からデータ付加終
了信号が出力されると、この信号によりスイッチＳＷ３
は状態（Ａ−Ｂ）から、接点Ａが接点りに接続される状
態（Ａ−Ｄ）に切換えられる。これにより、スイッチＳ
Ｗ３の接点ＡにはオンしているスイッチＳＷ４　（第１
４図１）または第１５図（１））、スイッチＳＷ３の接
点りを介してｎビットシフト回路１５の出力（第１４図
（ｂ）または第１５図（ｂ））が現われる。

これにより送信回路１７からは上述した付加データに続
いてｎビットシフト回路１５から出力されるデータ領域
のデータが出力される。

また、データ列長カウンタ１３の第２のカウンタの計数
値が（ｎ）に達することにより第５のカウンタは値（Ｌ
−ｍ）からのダウンカウントを開始する（第１４図（ｂ
）または第１５図（ｂ））。

データ列長カウンタ１３の第３のカウンタの計数値が小
になると第４のカウンタが計数動作を開始する（第１４
図（ｇ）または第１５図（ｇ））。

またデータ列長カウンタ１３の第３のカウンタの計数値
が小になることによりデータ列長カウンタ１３からデー
タ抜取開始信号が出力されると、この信号によりスイッ
チＳＷ５がオンになり（第１４図（ｍ）または第１５図
（ｍ））　、このとき受信回路１１から入力される入力
信号に含まれるアクチュエータ群２へ出力するデータは
ラッチ回路１９にラッチされる。このラッチ回路１９に
ラッチされた信号はアクチュエータ群２へ出力される。

データ列長カウンタ１３の第３のカウンタの計数値が（
ｍ）になり、データ列長カウンタ１３からデータ抜取終
了信号が出力されるとスイッチＳＷ５はオフになる（第
１４図（ｍ）または第１５図（ｍ））。

なお、ｎｚｍの場合はデータ列長カウンタ１３の第５の
カウンタの計数値が（０）になり、データ列長カウンタ
１３からデータ領域終了信号が出力されることによりス
イッチＳＷ１はオンに復帰しく第１４図（ｉ））　、ス
イッチＳＷ３は初期状態である状態（Ａ−Ｃ）に復帰す
る（第１４図（ｋ））。

またｎ＜ｍの場合はデータ列長カウンタ１３の第５のカ
ウンタの計数値が（０）になり、データ列長カウンタ１
３からデータ領域終了信号が出力されることによりスイ
ッチＳＷ４がオンからオフに切換わる（第１５図（１）
）。またデータ列長カウンタ１３の第４のカウンタの計
数値が（ｍ）になることにより、スイッチＳＷ１はオン
に復帰しく第１５図（ｇ））　、スイッチＳＷ３は初期
状態である状態（Ａ−Ｃ）に復帰する（第１５図（ｋ）
）。

第１６図は入力信号として第１８図（ａ）に示すような
フレーム構成の信号を採用した場合の他の実施例を示し
たものである。この場合、入力信号は入力データスター
トコード、データ列長データ、入力データ、出力データ
スタートコード、出力データを順次配列したフレーム構
成をとる。すなわち、このじつし例では第１８図（ａ）
に示すように入力データスタートコードと出力データス
タートコードの２つのスタートコードを用い、センサ群
１からのデータを付加するデータ領域である入力データ
とアクチュエータ群２へのデータを抜き取るデータ領域
である出力データとを別々のフレームに割当てるように
したフレーム構成の信号を用いて構成される。ここで入
力データスタートコードの後に挿入されるデータ列長デ
ータは入力データのデータ列長Ｌ（ｉ）ビットと出力デ
ータのデータ列長Ｌ　（ｏ）ビットの和に対応したデー
タ列長を表わしている。

第１６図に示すこの実施例のノード構成は第１３図に示
し、たノード１０の構成において、スタートコード検出
回路１２の代りにスイッチＳＷＩ　１を介して入力デー
タスタートコード検出回路１２ａけるとともにｎビット
シフト回路１５の出力側にスイッチ５Ｗ１２を介して出
力データスタートコード検出回路にｂを設け、また、受
信回路１１の出力側にｍビットシフト回路２０およびｎ
ビットシフト回路２１を設け、ｍビットシフト回路２０
の出力をｎビットシフト回路１５、スイッチＳＷ４、デ
ータ列長変換回路１４をそれぞれ介してスイッチＳＷ３
の接点り、ＥＳＦ。

に加え、ｎビットシフト回路２１の出力をスイッチＳＷ
３の接点Ｃに加え、更にｎビット回路１５の出力をスイ
ッチＳＷ５を介してラッチ回路１９に加えることによっ
て構成される。

また、この実施例の場合、データ列長カウンタ１３は第
１７図に示すように、第１のカウンタと第２のカウンタ
と、第３のカウンタと第４のカウンタと第５のカウンタ
を具えており、第１のカウンタは入力データスタートコ
ード検出回路１２ａから入力データスタート検出出力が
発生されることにより計数動作を開始し、その計数値が
データ列長データのデータ長ｇに対応する（ｆｌ）に達
すると計数動作を終了し、データ列長データ読込完了信
号を出力し、第２のカウンタは第１のカウンタの計数値
が（１）に達すると計数動作を開始し、その計数値がこ
のノードで付加されるデータのデータ長ｎに対応する値
（ｎ）に達すると計数動作を終了してデータ付加終了信
号を出力し、第３のカウンタは第２のカウンタの計数値
が（ｎ）に達するとデータ列長データの示すデータ列長
しとこのノードで抜き取られるデーターデータ列長ｍと
の値（Ｌ−ｍ）がプリセットされ、その後ダウンカウン
トを開始し、その計数値が（１）になるとデータ領域終
了信号を出力し、また、第４のカウンタは出力データス
タートコード検出回路１２ｂから出力データスタートコ
ード検出出力が発生されることにより計数動作を開始し
、その計数値が値ｍに達するとデータ抜取出力信号を出
力する。

また、第５のカウンタはこのノードで付加するデータの
データ列長ｎがこのノードで抜き取るデータ列長ｍより
短い場合、第３のカウンタの計数値が（１）になったと
き動作を開始、その計数値がｍ−ｎに達すると計数動作
を終了し、ｍビットシフト信号データ領域終了信号を出
力する。

また、データ列長データ変換回路１４はｍビットシフト
回路２０から出力される。このノードに入力される入力
信号のデータ列長、すなわ・ち、第１８図（ａ）または
第１９図（ａ）に示す入力信号の入力データから出力デ
ータに至るデータ列長りを示すデータ列長データ（Ｌ）
をこのノードから出力される出力信号のデータ列長を示
すデータ列長データ、すなわちデータ列長Ｌ＋ｎ−ｍに
対応するデータ列長データ（Ｌ＋ｎ−ｍ）に変換して出
力する。

この第１６図に示すノード１０の動作を第１８図、第１
９図に示したタイミングチャートを参照して詳細に説明
する。ここで第１８図はこのノードで付加されるデータ
のデータ列長ｎがこのノードで抜き取られるデータのデ
ータ列長ｍより長い場合（ｎ≧ｍ）を示し、第１９図は
このノードで付加されるデータのデータ列長ｎがこのノ
ードで抜き取られるデータのデータ列長ｍより短い場合
（ｎ＜ｍ）を示している。

受信回路１１で受信された入力信号（第１８図（ａ）ま
たは第１９図（ａ））はｍビットシフト回路２０でｍビ
ット遅延され（第１８図（ｂ）または第１９図（ｂ））
。また、ｎビットシフト回路２１でｎビット遅延される
（第１８図（Ｃ）または第１９図（Ｃ））。ｍビットシ
フト回路２０から出力される信号に含まれる入力データ
スタートコードは、オンしているスイッチＳＷ４　（第
１８図（ｎ）または第１９図（ｎ））を介してスイッチ
ＳＷ３の接点Ｅに加えられる。ここでスイッチＳＷ３は
接点Ａを接点Ｅに接続する状態（Ａ−Ｅ）になっている
ので（第１８図（ｍ）または第１９図（ｍ））　、スイ
ッチＳＷ３の接点ＡにはスイッチＳＷ４を介して入力さ
れる入力データスタートコードがまず現われる。この入
力データスタートコードは送信回路１７を介して後段の
ノードに出力される（第１８図（ｐ）または第１９図（
ｐ））。

ｍビットシフト回路２０から出力される入力データスタ
ートコードはオンしているスイッチ５Ｗ１１（第１８図
（ｊ）または第１９図（ｊ））を介して入力データスタ
ートコード検出回路１２ａに加えられ、これにより入力
データスタニトコード検出回路１２ａから入力データス
タートコード検出出力が発生される（第１８図（ｅ）ま
たは第１９図（ｅ））。この入力データスタートコード
検出出力によりスイッチＳＷ２はオフからオンになり（
第１８図（ｆＩ）または第１９図（ｇ））、データ列長
カウンタ１３の第１のカウンタは計数動作を開始する（
第１８図（ｆ）または第１９図（ｆ））。また入力デー
タスタートコード検出回路１２ａから出力される入力デ
ータスタートコード検出出力によりスイッチ５ＷＩＩは
オンからオフになり、スイッチＳＷ３は状態（Ａ−Ｅ）
から接点Ａを接点Ｆに接続する状態（Ａ−Ｆ）に切換え
られる。これにより、スイッチＳＷ３の接点Ａにはデー
タ列長データ変換回路１４から出力される変換されたデ
ータ列長データ（Ｌ＋ｎ−ｍ）が現われる。したがって
送信回路１７からは上述した入力データスタートコード
に続いてデータ列長データ（Ｌ＋ｎ−ｍ）が出力される
（第１８図（ｐ）または第１９図（ｐ））。

データ列長カウンタ１３の第１のカウンタの計数値が（
ｆＩ）に達すると、第２のカウンタの計数動作が開始さ
れる（第１８図（ｇ）または第１９図（ｇ））。またデ
ータ列長カウンタ１３の第１のカウンタの計数値が＜１
＞に達し、データ列長カウンタ１３からデータ列長デー
タ読込完了信号が出力されると、この信号により、スイ
ッチＳＷ２がオンからオフになり（第１８図（ｆｆ）ま
たは第１９図（ＩＩ）　）　、スイッチＳＷ３が状態（
Ａ−Ｆ）から接点Ａが接点Ｂに接続される状＝＜Ａ−Ｂ
）に切換わる。

スイッチＳＷ３が状態（Ａ−Ｂ）に切換わると、付加デ
ータ生成回路１６から出力されるセンタ群１からの付加
データが接点Ａに現われる。したがって、送信回路１７
からは上述したデータ列長データ（Ｌ＋ｎ−ｍ）に続い
て、付加データ生成回路１６からの付加データが出力さ
れる（第１８図（ｐ）または第１９図（ｐ））。

データ列長カウンタ１３の第２のカウンタの計数値が（
ｎ）に達すると第３のカウンタの動作が開始される（第
１８図（ｂ）または第１９図（ｂ））。またデータ列長
カウンタ１３の第２のカウンタの計数値が（ｎ）に達し
、データ列長カウンタ１３からデータ付加終了信号が発
生されると、この信号によりスイッチＳＷＩ　２はオフ
からオンに切換わり（第１８図（ｋ）または第１９図（
ｋ））　、スイッチＳＷ３は状態Ａ−Ｂから接点Ａが接
点りに接続される状態（Ａ−Ｄ）に切換わる。

スイッチＳＷ３が状態（Ａ−Ｄ）に切換わると、ｎビッ
トシフト回路１５から出力される信号（第１８図（ｄ）
または第１９図（ｄ））に含まれる入力データがスイッ
チＳＷ３の接点Ａに現われる。

したがって送信回路１７からは上述した付加データに続
いてｎビットシフト回路１５から出力される入力データ
が出力される（第１８図（ｐ）または第１９図（ｐ））
。

ｎビットシフト回路１５から出力される信号に含まれる
出力データスタートコードが出力データスタートコード
検出回路１２ｂにより検出され、出力データスタートコ
ード検出回路１２ｂから出力データスタートコード検出
出力（第１８図（ｅ）または第１９図（ｅ））が発生さ
れると、データ列長カウンタ１３の第４のカウンタが計
数動作を開始しく第１８図（ｉ）または第１９図（ｉ）
）、同時にスイッチＳＷＩ　２をオフにしく第１８図（
ｋ）または第１９図（ｋ））　、またスイッチＳＷ３を
状態（Ａ−Ｄ）から接点Ａが接点Ｃに接続される状態（
Ａ−Ｃ）に切換え（第１８図（ｍ）または第１９図（ｍ
））　、更にスイッチＳＷ５をオフからオンに切換える
（第１８図（ｏ）または第１９図（０））。

スイッチＳＷ３が状態（Ａ−Ｃ）に切換えられると、ス
イッチＳＷ３の接点Ａにｎビットシフト回路２１から出
力されるアクチエエータ群２に出力するデータを抜き取
った出力データが現われ、この出力データがｎビットシ
フト回路１５から出力される出力データスタートコード
に続いて送信回路１７から出力される（第１８図（ｐ）
または第１９図（ｐ））。

また、スイッチＳＷ５がオンになるとｎビットシフト回
路１５から出力されるアクチュエータ群２への出力する
データがこのスイッチＳＷ５を介してラッチ回路１９に
ラッチされ、アクチュエータ群へ出力される。

データ列長カウンタ１３の第４のカウンタの計数値が（
ｍ）に達し、データ列長カウンタ１３からデータ抜取終
了信号が出力されるとスイッチＳＷ５はオンからオフに
切換わる。

なお、ｎ≧ｍの場合はデータ列長カウンタ１３の第３の
カウンタの計数値が（１）になるとスイッチＳＷＩ　１
はオフからオンに復帰しく第１８図（ｊ））　、スイッ
チＳＷ３は初期状態である状態（Ａ−Ｅ）に復帰する。

しかし、ｎ＜ｍの場合は、データ列長カウンタ１３の第
３のカウンタの計数値が（１）になると第５のカウンタ
の計数動作を開始させ（第１９図（ｇ））　、同時にス
イッチＳＷ３を初期状態である状態（Ａ−Ｅ）に復帰さ
せ、更にスイッチＳＷ４をオンからオフに切換える（第
１９図（ｎ））。

そしてデータ列長カウンタ１３の第５のカウンタの計数
値が（ｍ−ｎ）に達し、データ列長カウンタ１３からｍ
ビットシフト信号データ領域終了が出力されるとこの信
号によりスイッチＳＷＩ　１をオンに復帰させ、スイッ
チＳＷ４をオフからオンに切換える。

第２０図は第２３図の（ａ）に示すようなフレーム構成
の入力信号を用いた場合のノード１０の一構成例を示す
ものである。この場合、入力データのデータ列長に対応
する入力データデータ列長データと出力データのデータ
列長に対応する出力データデータ列長データの２つのデ
ータ列長データを導入することによって構成される。

この第２０図に示した構成においては第１６図に示した
データ列長カウンタ１３に代わりに入力データデータ列
長カウンタ１３ａおよび出力データデータ列長カウンタ
１３ｂを設け、データ列長データ変換回路１４ａの代わ
りに入力データデータ列長データ変換回路１４ａおよび
出力データデータ列長データ変換回路１４ｂを設けるこ
とによって構成される。

ここで、入力データデータ列長カウンタ１３ａは第２１
図に示すように第１のカウンタ、第２のカウンタ、第３
のカウンタを具え、第１のカウンタはｍビットシフト回
路２０から出力される入力データスタートコードの検出
により計数動作を開始し、その計数値が入力データデー
タ列長データのデータ長ｇｉに対応する値Ｎ！ｉ）に達
すると計数動作を終了し、入力データデータ列長データ
読込完了信号を出力する。第２のカウンタは第１のカウ
ンタの計数値が（（Ｎｉ）に達すると計数動作を開始し
、その計数値がこのノードで付加する付加データのデー
タ列長ｎに対応する値（ｎ）に達すると計数動作を終了
し、データ付加終了信号を出力する。第３のカウンタは
第１のカウンタの計数値が（Ｒｉ）に達すると入力デー
タデータ列長データの示すデータ列長Ｌｉに対応する値
（Ｌｉ）でプリセットし、第２のカウンタの計数値が（
ｎ）に達するとダウンカウント動作を開始し、その計数
値が（０）になると入力データデータ領域終了信号を出
力する。

また出力データデータ列長カウンタ１３ｂは第４のカウ
ンタ、第５のカウンタ、第６のカウンタ、第７のカウン
タを具え、第４のカウンタはｎビットシフト回路１５か
ら出力される出力データスタートコードの検出により計
数動作を開始し、その計数値が出力データデータ列長デ
ータのデータ列長Ｄｏに対応する値（，９ｏ）に達する
と計数動作を終了し、出力データデータ列長データ読込
完了信号を出力する。第５のカウンタは第４のカウンタ
の計数値が（１ｏ）に達すると計数動作を開始し、その
計数値がこのノードで抜き取るデータのデータ列長ｍに
対応する値（ｍ）に達するとその計数動作を終了し、デ
ータ抜取終了信号を出力する。第６のカウンタは第４の
カウンタの計数値が（ｆＩｏ）に達すると出力データデ
ータ列長データの現わすデータ列長Ｌｏからこのノード
で抜き取るデータのデータ列長ｍを差引いた値Ｌｏ−ｍ
に対応する値（Ｌ　ｏ−ｍ）をプリセットし、その後ダ
ウンタウントし、この計数値が（１）になると出力デー
タデータ領域終了信号を出力する。第７のカウンタはこ
のノード１０で付加するデータのデータ列長ｎがこのノ
ード１０で抜き取るデータのデータ列長ｍより短い場合
に、第６のカウンタの計数値が（１）になったとき動作
を開始し、この計数値が（ｍ−ｎ）になると計数動作を
終了し、ｍビットシフト信号データ領域終了信号を出力
する。

また、入力データデータ列長データ変換回路１４ａはｍ
ビットシフト回路２０から出力される入力信号に含まれ
る入力データのデータ列長Ｌｉを示す入力データデータ
列長データ（Ｌ　ｉ）を入力し、この入力データのデー
タ列長Ｌｉにこのノード１０で付加されるデータのデー
タ列長ｎを加算したデータ列長Ｌｉ＋ｎに対応するデー
タ列長データ（Ｌｉ＋ｎ）を出力する。

また出力データデータ列長データ変換回路１４ｂはｎビ
ットシフト回路１５から出力される入力信号に含まれる
出力データのデータ列長ＬＯを示す出力データデータ列
長データ（Ｌ　ｏ）を入力し、この出力データのデータ
列長Ｌｏからこのノード１０で抜き取られるデータのデ
ータ列長ｍを減算したデータ列長Ｌｏ−ｍに対応するデ
ータ列長データ（Ｌｏ−ｍ）を出力する。

この第２０図に示すノード１ｏの動作を第２３図、第２
４図に示したタイミングチャートを参照して詳細に説明
する。ここで第２３図はこのノードで付加されるデータ
のデータ列長ｎがこのノードで抜き取られるデータのデ
ータ列長ｍより長い場合（ｎ≧ｍ）を示し、第２４図は
このノードで付加されるデータのデータ列長ｎがこのノ
ードで抜き取られるデータのデータ列長ｍより短い場合
（ｎ＜ｍ）を示している。

受信回路１１で受信された入力信号（第２３図（ａ）ま
たは第２４図（ａ））はｍビットシフト回路２０でｍビ
ット遅延され（第２３図（ｂ）または第２４図（ｂ））
。また、ｎビットシフト回路２１でｎビット遅延される
（第２３図（ｃ）または第２４図（Ｃ））。ｍビットシ
フト回路２０から出力される信号に含まれる入力データ
スタートコードは、オンしているスイッチＳＷ４　（第
２３図（ｎ）または第２４図（ｎ））を介してスイッチ
ＳＷ３の接点Ｅに加えられる。ここでスイッチＳＷ３は
接点Ａを接点Ｆに接続する状態（Ａ−Ｆ）になっている
ので（第２３図（ｍ）または第２４図（ｍ））　、スイ
ッチＳ　Ｗ　３の接点ＡにはスイッチＳＷ４を介して入
力される入力データスタートコードがまず現われる。こ
の入力データスタートコードは送信回路１７を介して後
段のノードに出力される（第２３図（ｐ）または第２４
図（ｐ））。

ｍビットシフト回路２０から出力される入力データスタ
ートコードはオンしているスイッチ５Ｗ１１（第２３図
（ｊ）または第２４図（ｊ））を介して入力データスタ
ートコード検出回路１２ａに加えられ、これにより入力
データスタートコード検出回路１２ａから入力データス
タートコード検出出力が発生される（第２３図（ｅ）ま
たは第２４図（ｅ））。この入力データスタートコード
検出出力によりスイッチＳＷ２はオフからオンになり（
第２３図（ｋ）または第２４図（ｋ））、入力データデ
ータ列長カウンタ１３ａの第１のカウンタは計数動作を
開始する（第２３図（ｆ）または第２４図（ｆ））。ま
た入力データスタートコード検出回路１２ａから出力さ
れる入力データスタートコード険出出力によりスイッチ
ＳＷＩ　１はオンからオフになり、スイッチＳＷ３は状
態（Ａ−Ｆ）から接点Ａを接点Ｇに接続する状態（Ａ−
Ｇ）に切換えられる。これにより、スイッチＳＷ３の接
点Ａには入力データデータ列長データ変換回路１４ａか
ら出力される変換された入力データデータ列長データ（
Ｌ＋ｎ）が現われる。

したがって送信回路１７からは上述した入力データスタ
ートコードに続いて入力データデータ列長データ（Ｌ＋
ｎ）が出力される（第２３図（ｐ）または第２４図（ｐ
））。

入力データデータ列長カウンタ１３ａの第１のカウンタ
の計数値が（ｆｌｉ）に達すると、第２のカウンタの計
数動作が開始される（第２３図（ｇ）または第２４図（
ｇ））　、第３のカウンタに値（ＬＬ）がプリセットさ
れる（第２３図（ｈ）または第２４図（ｈ））。また入
力データデー名列長カウンタ１３ａの第１のカウンタの
計数値が（１１）に達し、入力データデータ列長カウン
タ１３からデータ列長データ読込完了信号が出力される
と、この信号により、スイッチＳＷ２１がオンからオフ
になり（第２３図（ｋ）または第２４図（ｋ））　、ス
イッチＳＷ３が状態（Ａ−Ｇ）から接点Ａが接点Ｂに接
続される状態（Ａ−Ｂ）に切換わる。

スイッチＳＷ３が状態（Ａ−Ｂ）に切換わると、付加デ
ータ生成回路１６から出力されるセンタ群１からの付加
データが接点Ａに現われる。したがって、送信回路１７
からは上述したデータ列長データ（Ｌ＋ｎ）に続いて、
付加データ生成回路１６からの付加データが出力される
（第２３図（ｐ）または第２４図（ｐ））。

入力データデータ列長カウンタ１３ａの第２のカウンタ
の計数値が（ｎ）に達すると第３のカウンタの動作が開
始される（第２３図（ｂ）または第２４図（ｂ））。ま
た入力データデータ列長カウンタ１３ａの第２のカウン
タの計数値が（ｎ）に達し、入力データデータ列長カウ
ンタ１３ａからデータ付加終了信号が発生されると、こ
の信号によりスイッチＳＷ３は状態Ａ−Ｂから接点Ａが
接点りに接続される状態（Ａ−Ｄ）に切換わる。

スイッチＳＷ３が状態（Ａ−Ｄ）に切換わると、ｎビッ
トシフト回路１５から出力される信号（第２３図（ｄ）
または第２４図（ｄ））に含まれる入力データがスイッ
チＳＷ３の接点Ａに現われる。

したがって送信回路１７からは上述した付加データに続
いてｎビットシフト回路１５から出力される入力データ
が出力される（第２３図（ｐ）または第２４図（ｐ））
。

入力データデータ列長カウンタ１３ａの第３のカウンタ
の計数値が（０）となり、入力データデータ列長カウン
タ１３ａから入力データデータ領域終了信号が出力され
ると、この信号によりスイッチ５Ｗ１２はオフからオン
になる（第２３図（ｊ）または第２４図（ｊ））。

ｎビットシフト回路１５から出力される信号に含まれる
出力データスタートコードが出力データスタートコード
検出回路１２ｂにより検出され、出力データスタートコ
ード検出回路１２ｂから出力データスタートコード検出
出力（第２３図（ｅ）または第２４図（ｅ））が発生さ
れると、出力データデータ列長カウンタ１３ｂの第４の
カウンタが計数動作を開始しく第２３図（ｆ）または第
２４図（ｆ）　）、更にスイッチ５Ｗ２２をオフからオ
ンにする（第２３図（ｇ）または第２４図（Ｉ））。ま
たは、同時にスイッチＳＷＩ　２をオフにしく第１８図
（ｋ）または第１９図（ｋ））、またスイッチＳＷ３を
状態（Ａ−Ｄ）から接点Ａが接点Ｆに接続される状！　
（Ａ−Ｆ）に切換える（第２３図（ｍ）または第２４図
（ｍ））。これにより、スイッチＳＷ３の接点Ａには出
力データデータ列長データ変換回路１４ｂから出力され
る変換された出力データデータ列長データ（Ｌ〇−ｍ）
が現われる。したがって、送信回路１７からはｎビット
シフト回路１５から出力される出力データスタートコー
ドに続いてこの出力データデータ列長データ（Ｌ　ｏ−
ｍ）が出力される。

出力データデータ列長カウンタ１３ｂの第４のカウンタ
の計数値が（，９ｏ）に達すると第５のカウンタの計数
動作が開始され（第２３図（ｇ）または第２４図（ｇ）
）　、更に第６のカウンタのダウンカウント動作が開始
される（第２３図（ｂ）ま°たは第２４図（ｂ））。

また、出力データデータ列長カウンタ１３ｂの第４のカ
ウンタの計数値が（Ｎｏ）に達し、出力データデータ列
長カウンタ１３ｂから出力データデータ列長読込完了信
号が出力されると、この信号によりスイッチＳＷ３が状
態（Ａ−Ｆ）から接点Ａを接点Ｃに接続する状態（Ａ−
Ｃ）に切換え（第２３図（ｍ）または第２４図（ｍ））
　、更にスイッチＳＷ５をオフからオンに切換える（第
２３図（ｏ）または第２４図（０））。

スイッチＳＷ３が状態（Ａ−Ｃ）に切換えられると、ス
イッチＳＷ３の接点Ａにｎビットシフト回路２１から出
力されるアクチュエータ群２に出力するデータを抜き取
った出力データが現われ、この出力データが上述した出
力データデータ列長データ（Ｌｏ−ｍ）に続いて送信回
路１７から出力される（第２３図（ｐ）または第２４図
（ｐ））。

また、スイッチＳＷ５がオンになるとｎビットシフト回
路１５から出力されるアクチュエータ群２への出力する
データがこのスイッチＳＷ５を介してラッチ回路１９に
ラッチされ、アクチュエータ群へ出力される。

出力データデータ列長カウンタ１３ｂの第４のカウンタ
の計数値が（ｍ）に達し、出力データデータ列長カウン
タ１３ｂからデータ抜取終了信号が出力されるとスイッ
チＳＷ５はオンからオフに切換わる。

なお、ｎ≧ｍの場合はデータ列長カウンタ１３ｂの第６
のカウンタの計数値が（１）になるとスイッチ５Ｗ１１
はオフからオンに復帰しく第２３図（ｉ））　、スイッ
チＳＷ３は初期状態である状！！！（Ａ−Ｆ）に復帰す
る。

しかし、ｎ＜ｍの場合は、出力データデータ列長カウン
タ１３ｂの第６のカウンタの計数値が（１）になると第
５のカウンタの計数動作を開始させ（第２４図（ｇ））
　、同時にスイッチＳＷ３を初期状態である状態（Ａ−
Ｆ）に復帰させ、更にスイッチＳＷ４をオンからオフに
切換える（第２４図（ｎ））。そして出力データデータ
列長カウンタ１３ｂの第７のカウンタの計数値が（ｍ　
−ｎ）に達し、データ列長カウンタ１３からｍビットシ
フト信号データ領域終了が出力されるとこの信号により
スイッチＳＷＩ　１をオンに復帰させ、スイッチＳＷ４
をオフからオンに切換える。

なお、上述した実施例においては複数のノード１０−１
〜１０−ｎをメインコントローラを介して閉ループ状に
接続した場合を示したが、複数のノード１０−１〜１０
−ｎをメインコントローラを含んで開ループ状に接続し
ても同様に構成することができる。

〔発明の効果〕

以上説明したようにこの発明によればストップコードを
全く用いずに構成したのでストップコードに関する信号
処理上の時間ロスを除去することができ、各ノードにお
ける同時性を確保することができる。

【図面の簡単な説明】

第１図はこの発明に係わる直列制御装置の一実施例を全
体構成を示すブロック図、第２図はその動作の一例を示
すタイミングチャート、第３図はこの直列制御装置の一
実施例に係わるノードの構成例を示すブロック図、第４
図はこの実施例のデータ列長カウンタの一構成例を示す
回路図、第５図は第３図に示したノードの動作を説明す
るタイミングチャート、第６図はこの発明の他の実施例
の全体構成を示すブロック図、第７図はこの実施例の動
作の一例を示すタイミングチャート、第８図はこの実施
例に係わるノードの構成例を示すブロック図、第９図は
この実施例のデータ列長カウンタの一構成例を示す回路
図、第１０図は第８図に示したノードの動作を説明する
タイミングチャート、第１１図はこの発明の他の実施例
の全体構成を示すブロック図、第１２図は更に他の実施
例に係わるノードの構成例を示すブロック図、第１３図
はこの実施例のデータ列長カウンタの一構成例を示すブ
ロック図、第１４図、第１５図は第１２図に示したノー
ドの動作を説明するタイミングチャート、第１６図は更
に他の実施例に係わるノードの構成例を示すブロック図
、第１７図はこの実施例のデータ列長カウンタの一構成
例を示すブロック図、第１８図、第１９図は第１６図に
示したノードの動作を説明するタイミングチャート、第
２０図は更に他の実施例に係わるノードの構成例を示す
ブロック図、第２１図はこの実施例の入力データデータ
列長カウンタの一構成例を示すブロック図、第２２図は
この実施例の出力データデータ列長カウンタの一構成例
を示すブロック図、第２３図、第２４図は次第２０図に
示したノードの動作を説明するタイミングチャートであ
る。 １．１−１〜１−ｎ・・・センサ群、２．２−１〜２−
ｎ・・・アクチュエータ群、１０．１０−１〜１０−ｎ
・・・ノード、１００・・・メインコントローラ。

Claims (1)

1. 【特許請求の範囲】 （１）複数のノードを直列に接続するとともに、各ノー
   ドに１乃至複数の端末を接続し、各ノードは前段のノー
   ドからの信号に含まれる各端末からの入力データに自己
   のノードに接続される端末からの信号を付加して後段の
   ノードに送出する直列制御装置において、 前記前段のノードからの信号は、該信号に含まれる入力
   データの列長を示すデータ列長データを含み、 前記各ノードは、 前記データ列長データの示すデータ列長と前記付加する
   自己のノードに接続された端末からの信号のデータ列長
   との和にもとづき前記ノードからの信号に含まれるデー
   タの終端を検出する検出手段と、 前記前段からの信号に含まれるデータ列長データを、該
   データ列長データの示すデータ列長に自己のノードで付
   加されたデータのデータ列長を加算したデータ列長に対
   応するデータ列長データに変換し、この変換したデータ
   列長データを後段のノードに送出するデータ列長データ
   変換手段とを具えた直列制御装置。 （２）前段のノードからの信号は、スタートコード、デ
   ータ列長データ、出力データを順次配列したシリアル信
   号を含む請求項（１）記載の列長制御装置。 （３）検出手段は、 スタートコードの検出により計数動作を開始し、データ
   列長データの列長の計数により計数動作を終了する第１
   のカウンタと、 前記第１のカウンタの計数動作の終了により計数動作を
   開始し、自己のノードで付加したデータの列長の計数に
   より計数動作を終了する第２のカウンタと、 前記第１のカウンタの計数動作の終了によりデータ列長
   データの示すデータ列長がプリセットされ、前記第２の
   カウンタの計数動作終了によりダウン計数動作を開始し
   、計数値が「０」になることによりデータ終端の検出出
   力を発生する第３のカウンタと を具える請求項（２）記載の直列制御装置。 （４）前段のノードからの信号は、データ領域を含み、
   各ノードは、自己のノードに接続された端末からのデー
   タを前記データ領域の前端に付加する請求項（１）記載
   の直列制御装置。 （５）前段のノードからの信号は、データ領域を含み、
   各ノードは、自己のノードに接続された端末からのデー
   タを前記データ領域の後端に付加する請求項（１）記載
   の直列制御装置。 （６）前段のノードからデータ領域のデータが入力され
   ている間スタートコードの検出を禁止する手段を更に具
   え請求項（２）記載の直列制御装置。 （７）前段のノードから送出されるデータ領域の各デー
   タは、スタートコードとの識別を容易にするためにそれ
   ぞれ複数ビットに符号化される請求項（２）記載の直列
   制御装置。（８）前段のノードから送出されるデータ領
   域の各データは、スタートコードとの識別を容易にする
   ために所定数のビット毎に「０」が挿入される請求項（
   ２）記載の直列制御装置。 （９）複数のノードはメインコントローラを含んで閉ル
   ープ状に接続される請求項（１）記載の直列制御装置。 （１０）複数のノードはメインコントローラを含んで開
   ループ状に接続される請求項（１）記載の直列制御装置
   。 （１１）端末はセンサからなる請求項（１）記載の直列
   制御装置。 （１２）複数のノードを直列に接続するとともに、各ノ
   ードに１乃至複数の端末を接続し、各ノードは前段のノ
   ードからの信号に含まれる各端末へ出力データから自己
   のノードに接続される端末への信号を抜き取って後段の
   ノードに送出する直列制御装置において、 前記前段のノードからの信号は、該信号に含まれる出力
   データの列長を示すデータ列長データを含み、 前記各ノードは、 前記データ列長データの示すデータ列長と前記抜き取る
   自己のノードに接続された端末への信号のデータ列長と
   の差にもとづく前記ノードからの信号に含まれるデータ
   の終端を検出する検出手段と、前記前段からの信号に含
   まれるデータ列長データを、該データ列長データの示す
   データ列長から自己のノードで抜き取られたデータのデ
   ータ列長を減算したデータ列長に対応するデータ列長デ
   ータに変換し、この変換したデータ列長データを後段の
   ノードに送出するデータ列長データ変換手段と を具えた直列制御装置。 （１３）前段のノードからの信号は、スタートコード、
   データ列長データ、出力データを順次配列したシリアル
   信号を含む請求項（１２）記載の列長制御装置。 （１４）検出手段は、 スタートコードの検出により計数動作を開始し、データ
   列長データの列長の計数により計数動作を終了する第１
   のカウンタと、 前記第１のカウンタの計数動作の終了により計数動作を
   開始し、自己のノードで抜き取るデータの列長の計数に
   より計数動作を終了する第２のカウンタと、 前記第１のカウンタの計数動作の終了によりデータ列長
   データの示すデータ列長から前記抜き取るデータの列長
   を減算した列長がプリセットされるとともにダウン計数
   動作が開始され、計数値が「１１」になることによりデ
   ータ終端の検出出力を発生する第３のカウンタと を具える請求項（１３）記載の直列制御装置。 （１５）前段のノードからの信号は、データ領域を含む
   とともに該データ領域の前端に自己のノードに接続され
   た端末へのデータを含み、各ノードは、自己のノードに
   接続された端末へのデータを前記データ領域の前端から
   抜き取る請求項（１２）記載の直列制御装置。 （１６）前段のノードからの信号は、データ領域を含む
   とともに該データ領域の前端に自己のノードに接続され
   た端末へのデータを含み、各ノードは、自己のノードに
   接続された端末へのデータを前記データ領域の後端から
   抜き取る請求項（１２）記載の直列制御装置。 （１７）前段のノードからデータ領域のデータが入力さ
   れている間、スタートコードの検出を禁止する禁止手段
   を更に具える請求項（１３）記載の直列制御装置。 （１８）前段のノードから送出されるデータ領域の各デ
   ータはスタートコードとの識別を容易にするためにそれ
   ぞれ複数ビットに符号化される請求項（１２）記載の直
   列制御装置。 （１９）前段のノードから送出されるデータ領域の各デ
   ータは、スタートコードとの識別を容易にするために所
   定数のビット毎に「０」が挿入される請求項（１２）記
   載の直列制御装置。 （２０）複数のノードはメインコントローラを含んで閉
   ループ状に接続される請求項（１２）記載の直列制御装
   置。 （２１）複数のノードはメインコントローラを含んで開
   ループ状に接続される請求項（１２）記載の直列制御装
   置。 （２２）端末はアクチュエータからなる請求項（１２）
   記載の直列制御装置。 （２３）複数のノードを直列に接続するとともに、各ノ
   ードに１乃至複数の端末を接続し、各ノードは前段のノ
   ードからの信号に含まれる入出力データに自己のノード
   に接続される端末からの信号を付加するとともに自己の
   ノードに接続される端末への信号を抜き取って後段のノ
   ードに送出する直列制御装置において、 前記前段のノードからの信号は、該信号に含まれる入出
   力データの列長を示すデータ列長データを含み、 前記各ノードは、 前記データ列長データの示すデータ列長に自己のノード
   に付加されるデータ列長を加算するとももに自己のノー
   ド抜き取られるデータ列長を減算したデータ列長にもと
   づき前段ノードからの信号に含まれるデータの終端を検
   出する検出手段と、前記前段からの信号に含まれるデー
   タ列長データを、該データ列長データの示すデータ列長
   に自己のノードで付加されたデータのデータ列長を加算
   するとともに自己のノードで抜き取られたデータ列長を
   減算したデータ列長に対応するデータ列長データに変換
   し、この変換したデータ列長データを後段のノードに送
   出するデータ列長データ変換手段と、 を具えた直列制御装置。 （２４）前段のノードからの信号は、スタートコード、
   データ列長データ、入出力データを順次配列したシリア
   ル信号を含む請求項（２３）記載の列長制御装置。 （２５）検出手段は、 スタートコードの検出により計数動作を開始し、データ
   列長データの列長の計数により計数動作を終了する第１
   のカウンタと、 前記第１のカウンタの計数動作の終了により計数動作を
   開始し、自己のノードで付加したデータの列長の計数に
   より計数動作を終了する第２のカウンタと、 前記第１のカウンタの計数動作の終了によりデータ列長
   データの示すデータ列長から前記抜き取るデータの列長
   を減算した列長がプリセットされ、前記第２のカウンタ
   の計数動作終了によりダウン計数動作を開始し、計数値
   が「０」になることによりデータ終端の検出出力を発生
   する第３のカウンタと を具える請求項（２４）記載の直列制御装置。 （２６）前段のノードからの信号は、データ領域を含む
   とともに該データ領域の後端に自己のノードに接続され
   た端末へのデータ含み、 各ノードは、自己のノードに接続された端末からのデー
   タを前記データ領域の前端に付加し、自己のノードに接
   続された端末へのデータを前記データ領域の後端から削
   除する請求項（２３）記載の直列制御装置。 （２７）前段のノードからの信号は、データ領域を含む
   とともに該データ領域の前端に自己のノードに接続され
   た端末へのデータを含み、 各ノードは、自己のノードに接続された端末へのデータ
   を前記データ領域の前端から削除し、自己のノードに接
   続された端末からのデータを前記領域の後端に付加する
   請求項（２３）記載の直列制御装置。 （２８）前段のノードからの信号は、入力データスター
   トコード、データ列長データ入力データ、出力データス
   タートコード、出力データを順次配列したシリアル信号
   を含み、前記データ列長データは前記入力データと前記
   出力データスタートコードと前記出力データの和のデー
   タ列長に対応する請求項（２３）記載の直列制御装置。 （２９）検出手段は、 入力データスタートコードの検出により計数動作を開始
   し、データ列長データの列長の計数により計数動作を終
   了する第１のカウンタと、 前記第１のカウンタの計数動作の終了により計数動作を
   開始し、自己のノードで付加したデータの列長の計数に
   より計数動作を終了する第２のカウンタと、 前記第１のカウンタの計数動作の終了によりデータ列長
   データの示すデータ列長から前記抜き取るデータの列長
   を減算した列長がプリセットされ、前記第２のカウンタ
   の計数動作終了によりダウン計数動作を開始し、計数値
   が「０」になることによりデータ終端の検出出力を発生
   する第３のカウンタと を具える請求項（２８）記載の直列制御装置。 （３０）前段のノードからの信号は、入力データスター
   トコード、入力データ、出力データスタートコード、デ
   ータ列長データ、出力データを順次配列したシリアル信
   号を含み、前記データ列長データは前記出力データのデ
   ータ列長に対応する請求項（２３）記載の直列制御装置
   。 （３１）検出手段は、 出力データスタートコードの検出により計数動作を開始
   し、データ列長データの列長の計数により計数動作を終
   了する第１のカウンタと、 前記第１のカウンタの計数動作の終了により計数動作を
   開始し、自己のノードで付加したデータの列長の計数に
   より計数動作を終了する第２のカウンタと、 前記第１のカウンタの計数動作の終了によりデータ列長
   データの示すデータ列長から前記抜き取るデータの列長
   を減算した列長がプリセットされ、前記第２のカウンタ
   の計数動作終了によりダウン計数動作を開始し、計数値
   が「０」になることによりデータ終端の検出出力を発生
   する第３のカウンタと を具える請求項（３０）記載の直列制御装置。 （３２）前段のノードかの信号は、入力データスタート
   コード、入力データデータ列長データ、入力データ、出
   力データスタートコード、出力データデータ列長データ
   、出力データを順次配列したシルアル信号を含み、前記
   入力データデータ列長データは入力データのデータ列長
   に対応し、前記出力データデータ列長データは出力デー
   タのデータ列長に対応する請求項（２３）記載の直列制
   御装置。 （３３）検出手段は、 入力データスタートコードの検出により計数動作を開始
   し、入力データデータ列長データの列長の計数により計
   数動作を終了する第１のカウンタと、 前記第１のカウンタの計数動作の終了により計数動作を
   開始し、自己のノードで付加した入力データの列長の計
   数により計数動作を終了する第２のカウンタと、 前記第１のカウンタの計数動作の終了により入力データ
   データ列長データの示すデータ列長がプリセットされ、
   前記第２のカウンタの計数動作終了によりダウン計数動
   作を開始し、計数値が「０」になることにより入力デー
   タ終端の検出出力を発生する第３のカウンタと、 出力データスタートコードの検出により計数動作を開始
   し、入力データデータ列長データの列長の計数により計
   数動作を終了する第４のカウンタと、前記第４のカウン
   タの計数動作の終了により計数動作を開始し、自己のノ
   ードで抜き取る出力データの列長の計数により計数動作
   を終了する第５のカウンタと、 前記第４のカウンタの計数動作の終了によりデータ列長
   データの示すデータ列長から前記抜き取る入力データの
   列長を減算した列長がプリセットされるとともに、ダウ
   ン計数動作を開始し、計数値が「１１」になることによ
   り出力データ終端の検出出力を発生する第６のカウンタ
   と を具える請求項（３２）記載の直列制御装置。 （３４）前段のノードからデータ領域のデータが入力さ
   れている間、スタートコードの検出を禁止する禁止手段
   を更に具え請求項（２４）記載の直列制御装置。 （３５）前段のノードから送出されるデータ領域の各デ
   ータは、スタートコードとの識別を容易にするためにそ
   れぞれ複数ビットに符号化される請求項（２３）記載の
   直列制御装置。（３６）前段のノードから送出されるデ
   ータ領域の各データは、スタートコードとの識別を容易
   にするために所定数のビット毎に「０」が挿入される請
   求項（２３）記載の直列制御装置。 （３６）前段のノードから送出されるデータ領域の各デ
   ータは、スタートコードとの識別を容易にするために所
   定数のビット毎に「０」が挿入される請求項（２３）記
   載の直列制御装置。 （３７）複数のノードはメインコントローラを含んで閉
   ループ状に接続される請求項（２３）記載の直列制御装
   置。 （３８）複数のノードはメインコントローラを含んで開
   ループ状に接続される請求項（２３）記載の直列制御装
   置。 （３９）端末はセンサおよびアクチュエータからなる請
   求項（２３）記載の直列制御装置