JPH03126133A - コンパイラ処理方法 - Google Patents
コンパイラ処理方法Info
- Publication number
- JPH03126133A JPH03126133A JP1265503A JP26550389A JPH03126133A JP H03126133 A JPH03126133 A JP H03126133A JP 1265503 A JP1265503 A JP 1265503A JP 26550389 A JP26550389 A JP 26550389A JP H03126133 A JPH03126133 A JP H03126133A
- Authority
- JP
- Japan
- Prior art keywords
- node
- array
- representing
- attribute
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/42—Syntactic analysis
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンパイラ処理方法に関するものである。
〔従来の技術］
コンパイラ処理とは、高級プログラム言語で記述された
原始プログラムを機械語やアセンブラで記述された目的
プログラムに変換するプログラム変換処理であり、一般
に字句解析、構文解析、意味解析、最適化、コード生成
の各処理からなる。
原始プログラムを機械語やアセンブラで記述された目的
プログラムに変換するプログラム変換処理であり、一般
に字句解析、構文解析、意味解析、最適化、コード生成
の各処理からなる。
字句解析とは、原始プログラムを読み込み、定数。
予約語７区切り記号などのプログラムの基本構成要素に
分解する処理である。また構文解析とは、字句解析の結
果からプログラムを構成する個々の文が文法的に正しい
かどうかをｉ１認し、文法に従ってコード生成に必要な
各種のテーブルや中間言語の生成を行う処理であって、
インタプリタでは最終処理となっている。コード生成と
は、構文解析の結果である中間言語と記憶領域の割当と
の情報から、目的のプログラムを生成する処理である。
分解する処理である。また構文解析とは、字句解析の結
果からプログラムを構成する個々の文が文法的に正しい
かどうかをｉ１認し、文法に従ってコード生成に必要な
各種のテーブルや中間言語の生成を行う処理であって、
インタプリタでは最終処理となっている。コード生成と
は、構文解析の結果である中間言語と記憶領域の割当と
の情報から、目的のプログラムを生成する処理である。
最適化とは、生成される目的プログラムの実行時間の短
縮および目的プログラムが占める記憶領域の縮少を図る
処理である。
縮および目的プログラムが占める記憶領域の縮少を図る
処理である。
一般に構文解析では、最適化処理を効率良く行うために
、中間言語として木構造などのリスト構造が用いられる
。リスト構造は動的にノードの付は替えを行えるので、
コードの移動などの処理が比較的容易であり、プログラ
ムの最適化が容易に行えるからである。しかし、このリ
スト構造を用いた場合には、最適化処理の実行時にオペ
レーティングシステムにシステムコールしてメモリの記
憶領域を随時要求するので、カーネルコールによる処理
時間の増大や、コンパイル処理の実行時に生じるメモリ
の消費および解放によってフラグメンテーションが発生
するなどの問題がある。
、中間言語として木構造などのリスト構造が用いられる
。リスト構造は動的にノードの付は替えを行えるので、
コードの移動などの処理が比較的容易であり、プログラ
ムの最適化が容易に行えるからである。しかし、このリ
スト構造を用いた場合には、最適化処理の実行時にオペ
レーティングシステムにシステムコールしてメモリの記
憶領域を随時要求するので、カーネルコールによる処理
時間の増大や、コンパイル処理の実行時に生じるメモリ
の消費および解放によってフラグメンテーションが発生
するなどの問題がある。
このような問題を回避するためには、静的な構造である
配列をできるだけ利用することが望まれる。すなわち、
配列を用いた場合には、メモリ内には予めコンパイラ処
理のための記憶領域が割り当てられ、この記憶領域はコ
ンパイラが自由に用いることができるので、前述のカー
ネルコールの必要もなく、さらにフラグメンテーション
の問題も生じない。
配列をできるだけ利用することが望まれる。すなわち、
配列を用いた場合には、メモリ内には予めコンパイラ処
理のための記憶領域が割り当てられ、この記憶領域はコ
ンパイラが自由に用いることができるので、前述のカー
ネルコールの必要もなく、さらにフラグメンテーション
の問題も生じない。
一方、複数のプロセッサを有する並列計算機のために用
いられる並列処理言語には、演算部分の記述とデータ転
送部分の記述とがある。データ転送部分が陽に記述され
ていないような並列処理言語においても、その処理系に
おいて結果的にはデータ転送部分が生成されることにな
る。すなわち、複数のプロセッサを存する並列計算機で
は、プロセッサ間のデータのやりとりの必要性からデー
タ転送は必須である。
いられる並列処理言語には、演算部分の記述とデータ転
送部分の記述とがある。データ転送部分が陽に記述され
ていないような並列処理言語においても、その処理系に
おいて結果的にはデータ転送部分が生成されることにな
る。すなわち、複数のプロセッサを存する並列計算機で
は、プロセッサ間のデータのやりとりの必要性からデー
タ転送は必須である。
並列処理における全処理時間Ｐ ｌｘｍｃは、同様の処
理を逐次処理で行った場合の処理時間Ｓ□、Ｃと、並列
度Ｎと、データ転送時間Ｔと、並列処理の起動時間Ｐと
により、 Ｐ （、Ｉａｃ＝ Ｐ 十Ｓ ｔ＋＋＊ｃ／ Ｎ 十Ｔ
＝’ （１）と表される。この第（１）式
から、並列処理の効率化のためにはデータ転送時間Ｔの
低減が必要であることが理解される。
理を逐次処理で行った場合の処理時間Ｓ□、Ｃと、並列
度Ｎと、データ転送時間Ｔと、並列処理の起動時間Ｐと
により、 Ｐ （、Ｉａｃ＝ Ｐ 十Ｓ ｔ＋＋＊ｃ／ Ｎ 十Ｔ
＝’ （１）と表される。この第（１）式
から、並列処理の効率化のためにはデータ転送時間Ｔの
低減が必要であることが理解される。
このデータ転送時間Ｔの低減を図る一方法として、デー
タ転送部分の処理を、プロセッサがバスを使用しないで
内部演算を行っている期間に、ＤＭＡ （Ｄｉｒｅｃｔ
Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送により行うことに
より、演算部分の処理とデータ転送部分の処理とを並行
して行わせることが考えられる。そのためには、上記最
適化処理において、データ転送部分のコードを演算部分
のコードの前に移動し、ＤＭＡ転送の起動のためのコー
ドを生成する必要がある。このようなコードの移動は中
間言語を配列により記述した場合には困難となる。
タ転送部分の処理を、プロセッサがバスを使用しないで
内部演算を行っている期間に、ＤＭＡ （Ｄｉｒｅｃｔ
Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送により行うことに
より、演算部分の処理とデータ転送部分の処理とを並行
して行わせることが考えられる。そのためには、上記最
適化処理において、データ転送部分のコードを演算部分
のコードの前に移動し、ＤＭＡ転送の起動のためのコー
ドを生成する必要がある。このようなコードの移動は中
間言語を配列により記述した場合には困難となる。
すなわち、従来のコンパイラ処理方法では、動的に生成
されるデータ構造であるリスト構造を用いると処理時間
およびメモリ消費のオーバヘッドが生じ、また静的なデ
ータ構造である配列を用いると特にコードの移動が生じ
るような並列処理における最適化処理が困難となるとい
う問題があっこの発明の目的は、上述の技術的課題を解
決し、必要な記憶領域が小さく、また最適化処理が容易
なコンパイラ処理方法を提供することである。
されるデータ構造であるリスト構造を用いると処理時間
およびメモリ消費のオーバヘッドが生じ、また静的なデ
ータ構造である配列を用いると特にコードの移動が生じ
るような並列処理における最適化処理が困難となるとい
う問題があっこの発明の目的は、上述の技術的課題を解
決し、必要な記憶領域が小さく、また最適化処理が容易
なコンパイラ処理方法を提供することである。
請求項（１）のコンパイラ処理方法は、原始プログラム
を中間言語に変換し、この中間言語に最適化処理を施し
て目的プログラムを生成させるコンパイラ処理方法であ
って、 原始プログラムを中間言語に変換する構文解析処理にお
いて、前記最適化処理でコードの移動が行われるマクロ
部分の記述をリスト構造で表し、前記マクロ部分を構成
する細部の記述を配列で表すとともに、前記リスト構造
において各マクロ部分を表す各構成要素の属性が備える
ポインタにより各マクロ部分の細部の記述に対応した前
記配列を指示することを特徴とする 請求項（２）のコンパイラ処理方法は、前記リスト構造
の構成要素として、演算実行を表すＥノードとデータ転
送を表すＴノードとを含み、前記Ｅノードはその部分構
造としてループ演算を表すＬＯノードと非ループ演算を
表すＮＬノードとを有し、前記Ｔノードはその部分構造
として送信を表すＳノードと受信を表すＲノードとを存
し、前記Ｅノードと前記Ｔノードとを順序接続した解析
構造を後段から前段へ移動検索し、前記Ｔノードの部分
構造の前記Ｓノードの属性が指示する配列中の代入命令
のソースオペランドが、このＴノードよりも前段の前記
Ｅノードの部分構造の前記ＬＯノードの属性のポインタ
が指示する配列中のストア命令のデスティネーションオ
ペランドであって、しかも前記ＬＯノードよりも後段の
前記ＮＬノードの属性が指示する配列中のストア命令の
デスティネーションオペランドに含まれておらず、かつ
、前記ＬＯノードの実行範囲が前記Ｔノードの実行範囲
と等しい場合に、前記ＬＯノードの属性が指示する配列
中のストア命令を、その実行とともにデータ転送の指示
のための転送信号を発生するシグナル付ストア命令に変
え、前記Ｔノードを前記転送信号の発生に同期してデー
タの転送を行うＴＳノードに変えて、このＴＳノードを
前記Ｅノードよりも前段に移動することを特徴とする。
を中間言語に変換し、この中間言語に最適化処理を施し
て目的プログラムを生成させるコンパイラ処理方法であ
って、 原始プログラムを中間言語に変換する構文解析処理にお
いて、前記最適化処理でコードの移動が行われるマクロ
部分の記述をリスト構造で表し、前記マクロ部分を構成
する細部の記述を配列で表すとともに、前記リスト構造
において各マクロ部分を表す各構成要素の属性が備える
ポインタにより各マクロ部分の細部の記述に対応した前
記配列を指示することを特徴とする 請求項（２）のコンパイラ処理方法は、前記リスト構造
の構成要素として、演算実行を表すＥノードとデータ転
送を表すＴノードとを含み、前記Ｅノードはその部分構
造としてループ演算を表すＬＯノードと非ループ演算を
表すＮＬノードとを有し、前記Ｔノードはその部分構造
として送信を表すＳノードと受信を表すＲノードとを存
し、前記Ｅノードと前記Ｔノードとを順序接続した解析
構造を後段から前段へ移動検索し、前記Ｔノードの部分
構造の前記Ｓノードの属性が指示する配列中の代入命令
のソースオペランドが、このＴノードよりも前段の前記
Ｅノードの部分構造の前記ＬＯノードの属性のポインタ
が指示する配列中のストア命令のデスティネーションオ
ペランドであって、しかも前記ＬＯノードよりも後段の
前記ＮＬノードの属性が指示する配列中のストア命令の
デスティネーションオペランドに含まれておらず、かつ
、前記ＬＯノードの実行範囲が前記Ｔノードの実行範囲
と等しい場合に、前記ＬＯノードの属性が指示する配列
中のストア命令を、その実行とともにデータ転送の指示
のための転送信号を発生するシグナル付ストア命令に変
え、前記Ｔノードを前記転送信号の発生に同期してデー
タの転送を行うＴＳノードに変えて、このＴＳノードを
前記Ｅノードよりも前段に移動することを特徴とする。
請求項（１）のコンパイラ処理方法によれば、構文解析
処理において、原始プログラムの記述のマクロな部分を
動的な構造であるリスト構造で表し、その細部を配列で
表した中間言語が生成される。
処理において、原始プログラムの記述のマクロな部分を
動的な構造であるリスト構造で表し、その細部を配列で
表した中間言語が生成される。
リトス構造を構成する構成要素は、属性として、その細
部の記述に対応した配列を指示するポインタを備えてお
り、これにより、リスト構造により規定される順序での
演算が行われることになる。
部の記述に対応した配列を指示するポインタを備えてお
り、これにより、リスト構造により規定される順序での
演算が行われることになる。
したがって、演算の順序の変更、すなわちコードの移動
は動的な構造であるリスト構造の変換により達成される
ので、構文解析処理後の最適化処理では、コードの移動
を容易に実現することができる。このように、最適化処
理が良好に行われるようになるとともに、演算の記述の
細部を配列により表現したことにより、コンパイラ処理
の実行時に必要な記憶領域を小さくすることができるよ
うになる。
は動的な構造であるリスト構造の変換により達成される
ので、構文解析処理後の最適化処理では、コードの移動
を容易に実現することができる。このように、最適化処
理が良好に行われるようになるとともに、演算の記述の
細部を配列により表現したことにより、コンパイラ処理
の実行時に必要な記憶領域を小さくすることができるよ
うになる。
請求項（２）のコンパイラ処理方法は、リスト構造がそ
の構成要素として演算実行を表すＥノードと、データ転
送を表すＴノードとを含み、演算実行時のデスティネー
ションオペランドがデータ転送のソースオペランドであ
る場合において、データ転送処理と演算実行とを並列処
理として行わせようとする方法である。すなわち、この
場合には、演算実行前にはデータ転送を行うことができ
ないので、演算実行後に転送信号を発生させるようにし
て、この転送信号に同期して演算終了後のデータから順
にデータ転送を行わせるようにすれば、演算実行とデー
タ転送とを並行して行わせることができる。
の構成要素として演算実行を表すＥノードと、データ転
送を表すＴノードとを含み、演算実行時のデスティネー
ションオペランドがデータ転送のソースオペランドであ
る場合において、データ転送処理と演算実行とを並列処
理として行わせようとする方法である。すなわち、この
場合には、演算実行前にはデータ転送を行うことができ
ないので、演算実行後に転送信号を発生させるようにし
て、この転送信号に同期して演算終了後のデータから順
にデータ転送を行わせるようにすれば、演算実行とデー
タ転送とを並行して行わせることができる。
このため、構文解析処理後の最適化処理においては、Ｅ
ノードとＴノードとを順序接続した解析構造を後段から
前段へ移動検索し、ＴノードをＥノードの前段に移動す
る。このとき、Ｔノードを転送信号を受けてデータ転送
を行う転送演算を表すＴＳノードに変換する。これとと
もに、Ｅノードの部分構造であってループ演算を表すＬ
Ｏノーードが有する属性のポインタが指示する配列中の
ストア命令を、ストアとともに転送信号を発生するシグ
ナル付ストア命令に変換する。このようにして、Ｅノー
ドに先立ってＴＳノードの処理が行われ、たとえばＤＭ
Ａコントローラが起動されて、ＤＭＡ転送などによるデ
ータ転送が可能な状態となった後に、ＥノードのＬＯノ
ード、すなわちループ演算が行われ、このループ演算に
おけるシグナル付ストア命令の実行により転送信号が導
出されると、この転送信号に同期してデータの転送が行
われることとなる。このようにして、データ転送のソー
スオペランドと、演算実行のデステネーションオペラン
ドとが一致する場合にも、２つの処理を並行して行わせ
ることができるようになる。
ノードとＴノードとを順序接続した解析構造を後段から
前段へ移動検索し、ＴノードをＥノードの前段に移動す
る。このとき、Ｔノードを転送信号を受けてデータ転送
を行う転送演算を表すＴＳノードに変換する。これとと
もに、Ｅノードの部分構造であってループ演算を表すＬ
Ｏノーードが有する属性のポインタが指示する配列中の
ストア命令を、ストアとともに転送信号を発生するシグ
ナル付ストア命令に変換する。このようにして、Ｅノー
ドに先立ってＴＳノードの処理が行われ、たとえばＤＭ
Ａコントローラが起動されて、ＤＭＡ転送などによるデ
ータ転送が可能な状態となった後に、ＥノードのＬＯノ
ード、すなわちループ演算が行われ、このループ演算に
おけるシグナル付ストア命令の実行により転送信号が導
出されると、この転送信号に同期してデータの転送が行
われることとなる。このようにして、データ転送のソー
スオペランドと、演算実行のデステネーションオペラン
ドとが一致する場合にも、２つの処理を並行して行わせ
ることができるようになる。
ただし、このような処理が可能であるためには、ＬＯノ
ードよりも後段にあって非ループ演算を表すＮＬノード
の属性が指示する配列中のストア命令のデスティネーシ
ョンオペランドが、上記データ転送のソースオペランド
に一致せず、またＬ０ノードの実行範囲とＴノードの実
行範囲とが等しくなっている必要がある。すなわち、こ
れらの条件が満たされない場合には、特定の範囲のデー
タの転送を見合わせたりするなどの複雑な処理が必要と
なり、実用的でないという問題が生じる。
ードよりも後段にあって非ループ演算を表すＮＬノード
の属性が指示する配列中のストア命令のデスティネーシ
ョンオペランドが、上記データ転送のソースオペランド
に一致せず、またＬ０ノードの実行範囲とＴノードの実
行範囲とが等しくなっている必要がある。すなわち、こ
れらの条件が満たされない場合には、特定の範囲のデー
タの転送を見合わせたりするなどの複雑な処理が必要と
なり、実用的でないという問題が生じる。
第１図はこの発明の一実施例のコンパイラ処理方法にお
けるメモリ構造を示す説明図である。原始プログラムと
しては、第２図（１）に示すＦＯＲＴＲＡＮにより記述
されたプログラムを想定する。
けるメモリ構造を示す説明図である。原始プログラムと
しては、第２図（１）に示すＦＯＲＴＲＡＮにより記述
されたプログラムを想定する。
この原始プログラムはｄｏループを用いて記述された演
算部１）と、配列Ｃを配列すに転送させるデータ転送部
１２とを含む０図中”ｔｒａｎｓｆｅｒ（ｃ−＋ｂ）”
は、配列Ｃを配列すに転送することを表す擬像的な命令
である。
算部１）と、配列Ｃを配列すに転送させるデータ転送部
１２とを含む０図中”ｔｒａｎｓｆｅｒ（ｃ−＋ｂ）”
は、配列Ｃを配列すに転送することを表す擬像的な命令
である。
このような原始プログラムは、たとえば第２図（２）に
示すようにデータ転送部１２を演算部１）の処理の前に
移動し、このデータ転送部１２の処理をＤＭＡ転送によ
り行うとともに、演算部１）の処理をプロセッサで並行
して行わせるようにすれば、処理効率が向上する。この
実施例では、このようなプログラムの変換がコンパイラ
処理における最適化処理において行われる。
示すようにデータ転送部１２を演算部１）の処理の前に
移動し、このデータ転送部１２の処理をＤＭＡ転送によ
り行うとともに、演算部１）の処理をプロセッサで並行
して行わせるようにすれば、処理効率が向上する。この
実施例では、このようなプログラムの変換がコンパイラ
処理における最適化処理において行われる。
このようなコードの移動を実現するために、原始プログ
ラムを中間言語に変換する構文解析処理では、演算部１
）およびデータ転送部１２などのマクロな演算の記述を
第１図図示のようなリスト構造２１により表現するよう
にしている。リスト構造２１は個々のマクロな演算を表
すエレメンートＭ１〜Ｍ、、からなり、たとえばエレメ
ントＭ１は演算項目名■１．第１．第２のポインタＰ＋
１ｌＩＰ８．、および属性Ｂ１とを含む、他のエレメン
トも同様な構成を有している。第１図にはコードの移動
が行われた後の状態が示されており、データ転送部１２
に対応したニレメン）Ｍｇは演算部１）に対応したエレ
メントＭ、よりも前段の処理となっている。
ラムを中間言語に変換する構文解析処理では、演算部１
）およびデータ転送部１２などのマクロな演算の記述を
第１図図示のようなリスト構造２１により表現するよう
にしている。リスト構造２１は個々のマクロな演算を表
すエレメンートＭ１〜Ｍ、、からなり、たとえばエレメ
ントＭ１は演算項目名■１．第１．第２のポインタＰ＋
１ｌＩＰ８．、および属性Ｂ１とを含む、他のエレメン
トも同様な構成を有している。第１図にはコードの移動
が行われた後の状態が示されており、データ転送部１２
に対応したニレメン）Ｍｇは演算部１）に対応したエレ
メントＭ、よりも前段の処理となっている。
個々のマクロな演算を表すエレメントＭ ＋ ”” Ｍ
−の細部の演算は配列２２として表現される。たとえ
ば、エレメントＭｌの細部は配列部分Ｄｔで表現され、
エレメントＭ２の属性Ｂ２におけるポインタが配列部分
り、を指示することにより、エレメントＭ、に対応した
データ転送部１２に対応する中間言語とすることができ
る。
−の細部の演算は配列２２として表現される。たとえ
ば、エレメントＭｌの細部は配列部分Ｄｔで表現され、
エレメントＭ２の属性Ｂ２におけるポインタが配列部分
り、を指示することにより、エレメントＭ、に対応した
データ転送部１２に対応する中間言語とすることができ
る。
各エレメントＭ、〜Ｍｌｌの第１のポインタＰオ。
〜ＰＲ＋１ はそれぞれその前段のエレメントＭＩ〜Ｍ
、−１の各第１のポインタＰ Ｉｎ １ ”’ Ｐ （
＊−１）＋ １を指示しており、演算の開始部分の検索
のために用いられる。すなわちヌルコード（第１図では
斜線で示されている。）が代入されている演算開始（ス
タート）を表すエレメントＭＩの検索が、この第１のポ
インタにより行われる。
、−１の各第１のポインタＰ Ｉｎ １ ”’ Ｐ （
＊−１）＋ １を指示しており、演算の開始部分の検索
のために用いられる。すなわちヌルコード（第１図では
斜線で示されている。）が代入されている演算開始（ス
タート）を表すエレメントＭＩの検索が、この第１のポ
インタにより行われる。
また各エレメントＭＩ〜Ｍｌｌ−，の各第２のポインタ
Ｐ８，８〜Ｐ （＊−１）＋オはそれぞれその後段のエ
レメントＭ２〜Ｍ１）の各第２のポインタＰ８，２〜Ｐ
ＩＩ＋ Ｒを指示しており、この第２のポインタによ
り演算の実行順序が規定される。そしてこの演算の実行
の終了点はヌルコードが代入されているエレメントＭ、
である。
Ｐ８，８〜Ｐ （＊−１）＋オはそれぞれその後段のエ
レメントＭ２〜Ｍ１）の各第２のポインタＰ８，２〜Ｐ
ＩＩ＋ Ｒを指示しており、この第２のポインタによ
り演算の実行順序が規定される。そしてこの演算の実行
の終了点はヌルコードが代入されているエレメントＭ、
である。
上述のようにこの実施例では、マクロ部分をすスト構造
で記述しているので、コードの移動（演算、データ転送
の順序の変更）は各エレメントにおける第１．第２のポ
インタの変更により容易に行うことができ、このとき各
エレメントの属性でその細部の演算の記述を表す配列を
指示するようにしておけば、コードの移動が達成された
ことになる。この場合、配列２２は静的な構造であるの
で、コンパイラ処理において必要な記憶領域がコンパク
トになり、結果としてコンパクトでかつコードの移動が
容易に行えるコンパイラ処理が実現される。
で記述しているので、コードの移動（演算、データ転送
の順序の変更）は各エレメントにおける第１．第２のポ
インタの変更により容易に行うことができ、このとき各
エレメントの属性でその細部の演算の記述を表す配列を
指示するようにしておけば、コードの移動が達成された
ことになる。この場合、配列２２は静的な構造であるの
で、コンパイラ処理において必要な記憶領域がコンパク
トになり、結果としてコンパクトでかつコードの移動が
容易に行えるコンパイラ処理が実現される。
第３図はこの発明の第２実施例のコンパイラ処理におけ
るメモリ構造を簡略化して示す説明図である。この実施
例では、第４図（１）に示される原始プログラムを第４
図（２）に示されるプログラムに最適化した目的プログ
ラムを得るようにしたコンパイラ処理が実現される。す
なわち、ｄｏループ３１において代入演算が行われる配
列ａ （ｉ）のデータをその後にｔｒａｎｓｆｅｒ命令
３２により転送させる処理を表した第４図（１）の原始
プログラムを、データ転送をＤＭＡ転送で行うとともに
ｄＯ小ループ演算処理をプロセッサにおいて並行して行
わせるために、ｔｒａｎｓｆｅｒ命令をｄｏループの前
段にコード移動させるようにしている。
るメモリ構造を簡略化して示す説明図である。この実施
例では、第４図（１）に示される原始プログラムを第４
図（２）に示されるプログラムに最適化した目的プログ
ラムを得るようにしたコンパイラ処理が実現される。す
なわち、ｄｏループ３１において代入演算が行われる配
列ａ （ｉ）のデータをその後にｔｒａｎｓｆｅｒ命令
３２により転送させる処理を表した第４図（１）の原始
プログラムを、データ転送をＤＭＡ転送で行うとともに
ｄＯ小ループ演算処理をプロセッサにおいて並行して行
わせるために、ｔｒａｎｓｆｅｒ命令をｄｏループの前
段にコード移動させるようにしている。
この際、ｔｒａｎｓｆｅｒ命令により転送される配列ａ
（ｉ）のデータはその後のｄＯ小ループより代入処理
が行われるデータであるので、この代入処理に先立って
データの転送を行うことができない。
（ｉ）のデータはその後のｄＯ小ループより代入処理
が行われるデータであるので、この代入処理に先立って
データの転送を行うことができない。
このため、代入処理とともに転送信号を発生させるよう
に、代入命令ａ（ｉ）＝ｘｘｘをシグナル付代入命令ａ
（＋） ＝ Ｘ Ｘ Ｘ ｗｉｔｈ ｓｉｇｎａｌに変
更し、さらに転送命令ｔｒａｎｓｆｅｒ（ａ→ｂ）をシ
グナル付転送命令ｔｒａｎｓｆｅｒ（ａ＝ｂ） ａｆｔ
ｅｒ ｓｉｇｎａｌに変更して、代入処理とともに発生
される転送信号に同期して代入されたデータから順にＤ
ＭＡ転送を行わせるようにしている。第４図（２）にお
いて、シグナル付転送命令３２ａ、ｄｏループ３１ａは
それぞれ、第４図（１）のｔｒａｎｓｆｅｒ命令３２．
ｄｏループ３１に対応する。
に、代入命令ａ（ｉ）＝ｘｘｘをシグナル付代入命令ａ
（＋） ＝ Ｘ Ｘ Ｘ ｗｉｔｈ ｓｉｇｎａｌに変
更し、さらに転送命令ｔｒａｎｓｆｅｒ（ａ→ｂ）をシ
グナル付転送命令ｔｒａｎｓｆｅｒ（ａ＝ｂ） ａｆｔ
ｅｒ ｓｉｇｎａｌに変更して、代入処理とともに発生
される転送信号に同期して代入されたデータから順にＤ
ＭＡ転送を行わせるようにしている。第４図（２）にお
いて、シグナル付転送命令３２ａ、ｄｏループ３１ａは
それぞれ、第４図（１）のｔｒａｎｓｆｅｒ命令３２．
ｄｏループ３１に対応する。
第３図（１）にはコードの移動の前（すなわち第４図（
１））の原始プログラムに対応したリスト構造４１、お
よびその細部の記述を表す配列４２が示されている。こ
のリスト構造４１は上述の第１図に示されたリスト構造
２１を構成するエレメントと同様の構成の複数のエレメ
ントからなり、データ演算の実行を表すＥノードのエレ
メントＭＥと、データ転送を表すＴノードのエレメント
ＭＴとを含む。
１））の原始プログラムに対応したリスト構造４１、お
よびその細部の記述を表す配列４２が示されている。こ
のリスト構造４１は上述の第１図に示されたリスト構造
２１を構成するエレメントと同様の構成の複数のエレメ
ントからなり、データ演算の実行を表すＥノードのエレ
メントＭＥと、データ転送を表すＴノードのエレメント
ＭＴとを含む。
Ｅノードはループ演算を表すＬＯノードとＮＬノードと
に分類され、Ｅノードのエレメントの属性ＢＥによりＬ
ＯノードのエレメントＭＬが指示されている。またＴノ
ードは送信を表すＳノードと受信を表すＲノードとに分
類され、ＴノートのエレメントＭＴの属性ＢＴは、Ｓノ
ードのニレメン）ＭＳを指示している。ＭＮはＮＬノー
ドのエレメント、ＭＲはＲノードのエレメントである。
に分類され、Ｅノードのエレメントの属性ＢＥによりＬ
ＯノードのエレメントＭＬが指示されている。またＴノ
ードは送信を表すＳノードと受信を表すＲノードとに分
類され、ＴノートのエレメントＭＴの属性ＢＴは、Ｓノ
ードのニレメン）ＭＳを指示している。ＭＮはＮＬノー
ドのエレメント、ＭＲはＲノードのエレメントである。
各エレメントは、演算開始を示すエレメントを検索する
ための第１のポインタＰＫ−Ｉ ＋ Ｐ？＋ｌ ｒＰ
Ｌ、Ｉ 、 ＰＭ、Ｉ ＋ Ｐｓ＋＋ 、 Ｐｍ
、＋ と、演算の実行順序を規定する第２のポインタＰ
ｔ＊Ｍ ｒ Ｐ ｔ＊ＲｇＰ Ｌ＋１ ＋ Ｐ Ｍ
＋！ ＊ Ｐ Ｓｒ１ ＊ Ｐ ｌ＋１とを備えて
いる。
ための第１のポインタＰＫ−Ｉ ＋ Ｐ？＋ｌ ｒＰ
Ｌ、Ｉ 、 ＰＭ、Ｉ ＋ Ｐｓ＋＋ 、 Ｐｍ
、＋ と、演算の実行順序を規定する第２のポインタＰ
ｔ＊Ｍ ｒ Ｐ ｔ＊ＲｇＰ Ｌ＋１ ＋ Ｐ Ｍ
＋！ ＊ Ｐ Ｓｒ１ ＊ Ｐ ｌ＋１とを備えて
いる。
そして、エレメントＭＬ、ＭＮ、ＭＳ、ＭＲの各属性Ｂ
Ｌ、ＢＮ、ＢＳ、ＢＲは、それぞれの演算の細部を記述
した配列部分ＤＬ、 ＤＮ、 ＤＳ。
Ｌ、ＢＮ、ＢＳ、ＢＲは、それぞれの演算の細部を記述
した配列部分ＤＬ、 ＤＮ、 ＤＳ。
ＤＲを指示している。
コンパイラ処理における構文解析によって、原始プログ
ラムはまずこのようなリスト構造４１および配列４２に
より表現され、この後の最適化処理において上記第４図
（１）から第４図（２）へのプログラムの変換に対応し
たコードの移動が行われる。
ラムはまずこのようなリスト構造４１および配列４２に
より表現され、この後の最適化処理において上記第４図
（１）から第４図（２）へのプログラムの変換に対応し
たコードの移動が行われる。
このコードの移動後のメモリの構成は第３図（２）に示
されている。すなわち、データ演算を表すＥノードのエ
レメントＭＥの前段に、ＤＭＡ転送によるデータ転送を
表すＴノードに代えてシグナル付データ転送を表すＴＳ
ノードとしたエレメントＭＴＳがコード移動されている
。そして、ＬＯノードの属性により指示される配列ＤＬ
において、代入を表すストア（ｓ ｔｏｒｅ）命令が、
配列ａ（ｉ）へのデータの代入に伴って転送信号を発生
させるシグナル付ストア命令（ｓ ｔｏｒｅ Ｓ ）
に変換されている。
されている。すなわち、データ演算を表すＥノードのエ
レメントＭＥの前段に、ＤＭＡ転送によるデータ転送を
表すＴノードに代えてシグナル付データ転送を表すＴＳ
ノードとしたエレメントＭＴＳがコード移動されている
。そして、ＬＯノードの属性により指示される配列ＤＬ
において、代入を表すストア（ｓ ｔｏｒｅ）命令が、
配列ａ（ｉ）へのデータの代入に伴って転送信号を発生
させるシグナル付ストア命令（ｓ ｔｏｒｅ Ｓ ）
に変換されている。
Ｐア＠１＋ Ｐ ＴＳ＋ Ｒはそれぞれ第１．第２の
ポインタであり、ＢＴＳは属性である。
ポインタであり、ＢＴＳは属性である。
このようなリスト構造４１におけるコードの移動および
、配列４２における命令の変換によって、第４図（１）
の原始プログラムから第４図（２）図示のプログラムへ
の変換に対応した最適化処理が実現される。
、配列４２における命令の変換によって、第４図（１）
の原始プログラムから第４図（２）図示のプログラムへ
の変換に対応した最適化処理が実現される。
このようなデータ変換が可能であるためには、次のよう
な諸条件が満たされる必要がある。
な諸条件が満たされる必要がある。
（１） Ｔノードの部分構造であるＳノードの属性が
指示する配列中の転送命令のソースオペランドが、Ｔノ
ードよりも前段のＥノードの部分構造のＬＯノードの属
性が指示する配列中のストア命令のデスティネーション
オペランドであること。
指示する配列中の転送命令のソースオペランドが、Ｔノ
ードよりも前段のＥノードの部分構造のＬＯノードの属
性が指示する配列中のストア命令のデスティネーション
オペランドであること。
これが異なる場合は、上記第１実施例に従えばよく、シ
グナル付転送を行う必要がない。
グナル付転送を行う必要がない。
（２）Ｔノードの部分構造であるＳノードの属性が指示
する配列中の転送命令のソースオペランドが、Ｅノード
の部分構造のＬＯノードよりも後段のＮＬノードの属性
が指示する配列中のストア命令のデスティネーションオ
ペランドに含まれていないこと。
する配列中の転送命令のソースオペランドが、Ｅノード
の部分構造のＬＯノードよりも後段のＮＬノードの属性
が指示する配列中のストア命令のデスティネーションオ
ペランドに含まれていないこと。
ＮＬノードでは、一般に配列中の特定の要素のみに代入
などのデータ処理が施され、このようなＮＬノードのデ
スティネーションオペランドが転送のソースオペランド
に等しい場合には、配列へのデータの代入に伴う転送信
号の発生に同期したＤＭＡ転送において、上記特定の配
列要素に関するデータ転送のみを見合わせる必要があり
、処理が複雑となって実用的ではない。
などのデータ処理が施され、このようなＮＬノードのデ
スティネーションオペランドが転送のソースオペランド
に等しい場合には、配列へのデータの代入に伴う転送信
号の発生に同期したＤＭＡ転送において、上記特定の配
列要素に関するデータ転送のみを見合わせる必要があり
、処理が複雑となって実用的ではない。
（３）ＬＯノードの実行範囲がＴノードの実行範囲に等
しいこと。
しいこと。
具体的には、配列のパラメータの変化の範囲が等しいこ
とを意味し、この範囲が等しくない場合には、代入命令
の実行に伴う転送信号の発生を、成る範囲のパラメータ
に関してのみ行い、残余のパラメータに関しては行わな
いなどの複雑な処理が必要となって実用的でない。
とを意味し、この範囲が等しくない場合には、代入命令
の実行に伴う転送信号の発生を、成る範囲のパラメータ
に関してのみ行い、残余のパラメータに関しては行わな
いなどの複雑な処理が必要となって実用的でない。
上記（１）〜（３）の条件が満たされる場合には、リス
ト構造の変換が行われ、これにより転送信号により同期
のとれたデータ転送およびデータ演算の並行処理が実現
される。
ト構造の変換が行われ、これにより転送信号により同期
のとれたデータ転送およびデータ演算の並行処理が実現
される。
請求項（１）のコンパイラ処理方法によれば、コードの
移動は、マクロな演算に対応したリスト構造の変換によ
り達成されるので、構文解析処理後の最適化処理はコー
ドの移動を容易に行って良好に行うことができる。また
、演算の細部は配列により表現されるので、コンパイラ
処理の実行時に必要な記憶領域を小さくすることができ
る。
移動は、マクロな演算に対応したリスト構造の変換によ
り達成されるので、構文解析処理後の最適化処理はコー
ドの移動を容易に行って良好に行うことができる。また
、演算の細部は配列により表現されるので、コンパイラ
処理の実行時に必要な記憶領域を小さくすることができ
る。
請求項（２）のコンパイラ処理方法によれば、転送信号
により代入と転送との同期をとることにより、転送のソ
ースオペランドと代入のデスティネーションオペランド
とが等しい場合にも、データ演算とデータ転送との並列
処理が可能となる。
により代入と転送との同期をとることにより、転送のソ
ースオペランドと代入のデスティネーションオペランド
とが等しい場合にも、データ演算とデータ転送との並列
処理が可能となる。
第１図はこの発明の一実施例のコンパイラ処理における
メモリの構造を簡略化して示す説明図、第２図は最適化
処理を説明するための説明図、第３図はこの発明の他の
実施例におけるメモリの構造を簡略化して示す説明図、
第４図は最適化処理を説明するための説明図である。 ２１．４１・・・リスト構造、２２．４２・・・配列、
Ｍ１〜Ｍ、、ＭＥ、ＭＴ、ＭＬ、ＭＮ、ＭＳ。 ＭＲ，ＭＴＳ・・・エレメント、Ｂ、−Ｂ、、ＢＥ。
メモリの構造を簡略化して示す説明図、第２図は最適化
処理を説明するための説明図、第３図はこの発明の他の
実施例におけるメモリの構造を簡略化して示す説明図、
第４図は最適化処理を説明するための説明図である。 ２１．４１・・・リスト構造、２２．４２・・・配列、
Ｍ１〜Ｍ、、ＭＥ、ＭＴ、ＭＬ、ＭＮ、ＭＳ。 ＭＲ，ＭＴＳ・・・エレメント、Ｂ、−Ｂ、、ＢＥ。
Claims (2)
- （１）原始プログラムを中間言語に変換し、この中間言
語に最適化処理を施して目的プログラムを生成させるコ
ンパイラ処理方法であって、 原始プログラムを中間言語に変換する構文解析処理にお
いて、前記最適化処理でコードの移動が行われるマクロ
部分の記述をリスト構造で表し、前記マクロ部分を構成
する細部の記述を配列で表すとともに、前記リスト構造
において各マクロ部分を表す各構成要素の属性が備える
ポインタによる各マクロ部分の細部の記述に対応した前
記配列を指示することを特徴とするコンパイラ処理方法
。 - （２）前記リスト構造の構成要素として、演算実行を表
すＥノードとデータ転送を表すＴノードとを含み、前記
Ｅノードはその部分構造としてループ演算を表すＬＯノ
ードと非ループ演算を表すＮＬノードとを有し、前記Ｔ
ノードはその部分構造として送信を表すＳノードと受信
を表すＲノードとを有し、 前記Ｅノードと前記Ｔノードとを順序接続した解析構造
を後段から前段へ移動検索し、 前記Ｔノードの部分構造の前記Ｓノードの属性が指示す
る配列中の代入命令のソースオペランドが、このＴノー
ドよりも前段の前記Ｅノードの部分構造の前記ＬＯノー
ドの属性のポインタが指示する配列中のストア命令のデ
ステイネーションオペランドであって、しかも前記ＬＯ
ノードよりも後段の前記ＮＬノードの属性が指示する配
列中のストア命令のデステイネーションオペランドに含
まれておらず、かつ、前記ＬＯノードの実行範囲が前記
Ｔノードの実行範囲と等しい場合に、前記ＬＯノードの
属性が指示する配列中のストア命令を、その実行ととも
にデータ転送の指示のための転送信号を発生するシグナ
ル付ストア命令に変え、前記Ｔノードを前記転送信号の
発生に同期してデータの転送を行うＴＳノードに変えて
、このＴＳノードを前記Ｅノードよりも前段に移動する
ことを特徴とする請求項（１）記載のコンパイラ処理方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1265503A JPH03126133A (ja) | 1989-10-11 | 1989-10-11 | コンパイラ処理方法 |
| US08/098,162 US5404531A (en) | 1989-10-11 | 1993-07-28 | Method and apparatus for compiler processing on program related to data transfer and calculation, and method of managing memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1265503A JPH03126133A (ja) | 1989-10-11 | 1989-10-11 | コンパイラ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03126133A true JPH03126133A (ja) | 1991-05-29 |
Family
ID=17418074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1265503A Pending JPH03126133A (ja) | 1989-10-11 | 1989-10-11 | コンパイラ処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5404531A (ja) |
| JP (1) | JPH03126133A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2921190B2 (ja) * | 1991-07-25 | 1999-07-19 | 日本電気株式会社 | 並列実行方式 |
| JPH07319710A (ja) * | 1994-05-20 | 1995-12-08 | Matsushita Electric Ind Co Ltd | コンパイル処理方法 |
| US5701487A (en) * | 1995-03-27 | 1997-12-23 | Sun Microsystems, Inc. | Method and apparatus for displaying locations of errors detected inside software macro calls |
| US6279152B1 (en) * | 1996-10-18 | 2001-08-21 | Fujitsu Limited | Apparatus and method for high-speed memory access |
| US5940620A (en) * | 1997-03-07 | 1999-08-17 | Ncr Corporation | Compiler with intermediate compiling mechanism |
| US7337438B1 (en) | 2003-03-31 | 2008-02-26 | Applied Micro Circuits Corporation | Macros to support structures for an assembler that does not support structures |
| JP2007272573A (ja) * | 2006-03-31 | 2007-10-18 | Hitachi Ltd | 低消費電力化メモリ管理方法及びメモリ管理プログラム |
| WO2019092552A1 (en) | 2017-11-09 | 2019-05-16 | nChain Holdings Limited | Systems and methods for ensuring correct execution of computer program using a mediator computer system |
| GB201720946D0 (en) | 2017-12-15 | 2018-01-31 | Nchain Holdings Ltd | Computer-implemented system and method |
| KR102738013B1 (ko) | 2017-11-09 | 2024-12-05 | 엔체인 홀딩스 리미티드 | 확인 키를 변경으로부터 보호하고 정확성 증명의 유효성을 확인하기 위한 시스템 |
| KR102810891B1 (ko) | 2017-12-13 | 2025-05-20 | 엔체인 홀딩스 리미티드 | 암호 자료를 안전하게 공유하기 위한 시스템 및 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4667290A (en) * | 1984-09-10 | 1987-05-19 | 501 Philon, Inc. | Compilers using a universal intermediate language |
| US5170465A (en) * | 1989-06-30 | 1992-12-08 | Digital Equipment Corporation | Incremental-scanning compiler for source-code development system |
| US5276880A (en) * | 1989-12-15 | 1994-01-04 | Siemens Corporate Research, Inc. | Method for parsing and representing multi-versioned computer programs, for simultaneous and synchronous processing of the plural parses |
| US5280613A (en) * | 1990-06-25 | 1994-01-18 | Hewlett-Packard Company | ANDF installer using the HPcode-Plus compiler intermediate language |
-
1989
- 1989-10-11 JP JP1265503A patent/JPH03126133A/ja active Pending
-
1993
- 1993-07-28 US US08/098,162 patent/US5404531A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5404531A (en) | 1995-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666847B2 (ja) | 異種言語間連絡方式 | |
| JP2738692B2 (ja) | 並列化コンパイル方法 | |
| KR101082797B1 (ko) | 고수준 언어 코드를 ｈｄｌ 코드로 변환하는 방법 및 시스템 | |
| JP4923240B2 (ja) | プログラム処理装置、並列処理プログラム、プログラム処理方法、並列処理コンパイラ、並列処理コンパイラを格納した記録媒体およびマルチプロセッサシステム | |
| CN100562849C (zh) | 程序转换器件及方法、程序转换执行器件及转换执行方法 | |
| JPH03126133A (ja) | コンパイラ処理方法 | |
| US20060248262A1 (en) | Method and corresponding apparatus for compiling high-level languages into specific processor architectures | |
| US10152307B2 (en) | Specifying user defined or translator definitions to use to interpret mnemonics in a computer program | |
| US11556357B1 (en) | Systems, media, and methods for identifying loops of or implementing loops for a unit of computation | |
| CN104615496B (zh) | 基于多层次异构结构的可重构架构的并行扩展方法 | |
| JPH0660047A (ja) | マルチプロセッサ処理装置 | |
| JPS6022373B2 (ja) | プログラマブル制御装置のプログラム変換機構 | |
| JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
| JP3464019B2 (ja) | レジスタの割付方式 | |
| JP3218566B2 (ja) | インライン展開処理装置 | |
| JP2000089966A (ja) | 既存プログラムのオブジェクト指向への移行方法 | |
| JPH03172958A (ja) | 同期処理方法および並列処理システムおよび並列処理方法および並列化プログラム生成装置 | |
| JPH05224946A (ja) | 入出力並び最適化処理方式 | |
| JP2000132405A (ja) | インライン展開処理装置及び方法 | |
| JPH05265755A (ja) | 並列命令実行方式 | |
| JPH0561687A (ja) | コンパイラの処理方式 | |
| JPH0868831A (ja) | 半導体試験装置及び半導体試験方法 | |
| JPH0296244A (ja) | プログラム実行方式 | |
| JP2000227861A (ja) | デバッグ方法及びデバッグ装置 | |
| JP2001337836A (ja) | コンパイル装置ならびに同装置におけるメモリ配置の最適化方法 |