JPH0312693A - カラー液晶表示装置 - Google Patents
カラー液晶表示装置Info
- Publication number
- JPH0312693A JPH0312693A JP1147678A JP14767889A JPH0312693A JP H0312693 A JPH0312693 A JP H0312693A JP 1147678 A JP1147678 A JP 1147678A JP 14767889 A JP14767889 A JP 14767889A JP H0312693 A JPH0312693 A JP H0312693A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data lines
- liquid crystal
- crystal display
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000605 extraction Methods 0.000 claims description 16
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000003491 array Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、階調表現が可能なカラー液晶表示装置に関す
るものである。
るものである。
第２図は従来のカラー液晶表示装置の構成図、第３図及
び第４図はそれぞれ第２図のドライバの構成図、第５図
はこの従来例の動作を説明するためのタイミング図であ
る。
び第４図はそれぞれ第２図のドライバの構成図、第５図
はこの従来例の動作を説明するためのタイミング図であ
る。
図に示されるように、従来のカラー液晶表示装置は、複
数列のデータ線Ｄ１〜Ｄ１９２０及びこれに直交する複
数行のゲート線０１〜Ｇ４００とを備えた液晶表示パネ
ル２１と、この液晶表示パネル２１のデータ線にデータ
信号を入力するＸ１ドライバ２２及びＸ２ドライバ２３
と、ゲート線に信号を入力するＹドライバ２４と、これ
らＸｌ及びＸ２ドライバ２２．２３及びＹドライバ２４
の駆動を制御するＬ ＣＤ ｆｆ；（Ｊ御回路２５とを
有している。
数列のデータ線Ｄ１〜Ｄ１９２０及びこれに直交する複
数行のゲート線０１〜Ｇ４００とを備えた液晶表示パネ
ル２１と、この液晶表示パネル２１のデータ線にデータ
信号を入力するＸ１ドライバ２２及びＸ２ドライバ２３
と、ゲート線に信号を入力するＹドライバ２４と、これ
らＸｌ及びＸ２ドライバ２２．２３及びＹドライバ２４
の駆動を制御するＬ ＣＤ ｆｆ；（Ｊ御回路２５とを
有している。
上記Ｘ１及びＸ２ドライバ２２．２３としては、第３図
に示されるように、４ビツトの入力データを最大６ＭＨ
ｚで転送する４×２０ビツトシフトレジスタと、８０ビ
ツトラツチと、８０ビツトレベルシフタと、８０ドツト
出力ドライバとから構成されたもの（例えば、沖電気工
業社製ＭＳＭ５２９９）がある。
に示されるように、４ビツトの入力データを最大６ＭＨ
ｚで転送する４×２０ビツトシフトレジスタと、８０ビ
ツトラツチと、８０ビツトレベルシフタと、８０ドツト
出力ドライバとから構成されたもの（例えば、沖電気工
業社製ＭＳＭ５２９９）がある。
また、Ｙドライバ２４としては、第４図に示されるよう
に、６８ビツトシフトレジスタと、６８ビツトレベルシ
フタと、６８ドツト４出力ドライバとから構成されたも
の（例えば、沖電気工業社製ＭＳＭ５２９８）がある。
に、６８ビツトシフトレジスタと、６８ビツトレベルシ
フタと、６８ドツト４出力ドライバとから構成されたも
の（例えば、沖電気工業社製ＭＳＭ５２９８）がある。
第５図に基づき動作を説明すると、ＣＰはＸｌ及びＸ２
ドライバ２２．２３に入力されるシフトクロックであり
、その周期は１６６．６ｎｓ （周波数６ＭＨｚ）に設
定されている。ここで、ＣＰの周期を１６６゜６ｎｓ
（第５図のＤＡＴＡに示される２４０クロツクで４０μ
ｓを割ることにより得られる）としたのは、表示にフリ
ッカを発生させることのない１フレームの駆動周期は約
１６ｍ５以内（約６０Ｈｚ以上）であり、４００ライン
のゲート線についてこれを実行するためにはＸｌ及びＸ
２ドライバについてのラインデータの伝送速度を４０μ
ｓ／ライン（１６ｍｓ÷４００ラインより）以内にする
必要があるためである。
ドライバ２２．２３に入力されるシフトクロックであり
、その周期は１６６．６ｎｓ （周波数６ＭＨｚ）に設
定されている。ここで、ＣＰの周期を１６６゜６ｎｓ
（第５図のＤＡＴＡに示される２４０クロツクで４０μ
ｓを割ることにより得られる）としたのは、表示にフリ
ッカを発生させることのない１フレームの駆動周期は約
１６ｍ５以内（約６０Ｈｚ以上）であり、４００ライン
のゲート線についてこれを実行するためにはＸｌ及びＸ
２ドライバについてのラインデータの伝送速度を４０μ
ｓ／ライン（１６ｍｓ÷４００ラインより）以内にする
必要があるためである。
また、従来の装置で階調動画駆動を実行する際には、Ｘ
ｌ及びＸ２ドライバを階調データとして４ビツト／ドツ
ト情報を伝送できる階調ドライバに置き換えるが、この
場合には階調ドライバの入力データ数は２ドツト／ドラ
イバになる。
ｌ及びＸ２ドライバを階調データとして４ビツト／ドツ
ト情報を伝送できる階調ドライバに置き換えるが、この
場合には階調ドライバの入力データ数は２ドツト／ドラ
イバになる。
しかしながら、上記従来例において階調動画駆動をさせ
ない場合にあっては、最大転送速度を６ＭＨｚ以内とじ
フリッカのない良好な駆動を実現できるものの、階調動
画駆動をさせる場合にあっては、階調ドライバへの入力
データ数は２ドツト／ドライバであって、データ転送時
間が８０μＳとなるため、１フレームの駆動周期が３２
ｍ５（約３０Ｈｚ）となり、表示にフリッカが発生し、
また、表面輝度が低下するという問題があった。
ない場合にあっては、最大転送速度を６ＭＨｚ以内とじ
フリッカのない良好な駆動を実現できるものの、階調動
画駆動をさせる場合にあっては、階調ドライバへの入力
データ数は２ドツト／ドライバであって、データ転送時
間が８０μＳとなるため、１フレームの駆動周期が３２
ｍ５（約３０Ｈｚ）となり、表示にフリッカが発生し、
また、表面輝度が低下するという問題があった。
そこで、本発明は上記したような従来技術の課題を解決
するなめになされたもので、その目的とするところは、
フリッカの発生及び輝度の低下を防止できる表示品質の
優れたカラー液晶表示装置を提供することにある。
するなめになされたもので、その目的とするところは、
フリッカの発生及び輝度の低下を防止できる表示品質の
優れたカラー液晶表示装置を提供することにある。
本発明に係るカラー液晶表示装置は、基板と、上記基板
に備えられた複数列のデータ線と、上記基板に備えられ
、上記複数列のデータ線に直交する方向に延びる複数行
のゲート線と、上記基板の第一の辺に配列され、上記複
数列のデータ線の内の４ｎ−３（ｎ＝１．２、・・・）
列目及び４ｎ−１列目のデータ線を外部配線に接続する
第一の取出し電極群と、上記第一の辺に対向する第二の
辺に配列され、上記複数列のデータ線の内の４ｎ−２列
目及び４ｎ列目のデータ線を外部配線に接続する第二の
取出し電極群と、上記第一の取出し電極群に接続され、
上記４ｎ−３列目及び４ｎ−１列目のデータ線のそれぞ
れにデータ信号を入力する第一及び第二のデータ駆動回
路と、上記第二の取出し電極群に接続され、上記４ｎ−
２列目及び４ｎ列目のデータ線のそれぞれにデータ信号
を入力する第三及び第四のデータ駆動回路とを有するこ
とを特徴としている。
に備えられた複数列のデータ線と、上記基板に備えられ
、上記複数列のデータ線に直交する方向に延びる複数行
のゲート線と、上記基板の第一の辺に配列され、上記複
数列のデータ線の内の４ｎ−３（ｎ＝１．２、・・・）
列目及び４ｎ−１列目のデータ線を外部配線に接続する
第一の取出し電極群と、上記第一の辺に対向する第二の
辺に配列され、上記複数列のデータ線の内の４ｎ−２列
目及び４ｎ列目のデータ線を外部配線に接続する第二の
取出し電極群と、上記第一の取出し電極群に接続され、
上記４ｎ−３列目及び４ｎ−１列目のデータ線のそれぞ
れにデータ信号を入力する第一及び第二のデータ駆動回
路と、上記第二の取出し電極群に接続され、上記４ｎ−
２列目及び４ｎ列目のデータ線のそれぞれにデータ信号
を入力する第三及び第四のデータ駆動回路とを有するこ
とを特徴としている。
本発明においては、基板に備えられた複数列のデータ線
の内、奇数列目のデータ線の第一の取出し電極群を基板
の第一の辺に価え、偶数列目のデータ線の第二の取出し
電極群を上記第一の辺に対向する第二の辺に備えている
。この構成によれば、データ線より幅広である取出し電
極の形成スペースを確保できる。さらに、第一の取出し
電極群の内、４ｎ−３列目のものと４ｎ−１列目のもの
とをそれぞれ基板の第一の辺の表面と裏面とに形成し、
同様に、第二の取出し電極群の内、４ｎ−２列目のもの
と４ｎ列目のものとをそれぞれ基板の第二の辺の表面と
裏面とに形成することも可能であり、これによって、形
成スペースをより一層広く確保できる。
の内、奇数列目のデータ線の第一の取出し電極群を基板
の第一の辺に価え、偶数列目のデータ線の第二の取出し
電極群を上記第一の辺に対向する第二の辺に備えている
。この構成によれば、データ線より幅広である取出し電
極の形成スペースを確保できる。さらに、第一の取出し
電極群の内、４ｎ−３列目のものと４ｎ−１列目のもの
とをそれぞれ基板の第一の辺の表面と裏面とに形成し、
同様に、第二の取出し電極群の内、４ｎ−２列目のもの
と４ｎ列目のものとをそれぞれ基板の第二の辺の表面と
裏面とに形成することも可能であり、これによって、形
成スペースをより一層広く確保できる。
従って、４台のデータ駆動回路について、４ ｎ３３列
目データ線を第一のデータ駆動回路に接続すると共に、
４ｎ−１列目のデータ線を第二のデータ駆動回路に接続
し、また、第二の辺に備えられた偶数列目のデータ線の
内、４ｎ−２列目のデータ線を第三のデータ駆動回路に
接続すると共に、４ｎ列目のデータ線を第四のデータ駆
動回路に接続でき、４台のデータ駆動回路により階調駆
動に十分な高いデータの処理能力を確保できる。
目データ線を第一のデータ駆動回路に接続すると共に、
４ｎ−１列目のデータ線を第二のデータ駆動回路に接続
し、また、第二の辺に備えられた偶数列目のデータ線の
内、４ｎ−２列目のデータ線を第三のデータ駆動回路に
接続すると共に、４ｎ列目のデータ線を第四のデータ駆
動回路に接続でき、４台のデータ駆動回路により階調駆
動に十分な高いデータの処理能力を確保できる。
以下に本発明を図示の実施例に基づいて説明する。
第１図は本発明に係るカラー液晶表示装置の一実施例を
示すブロック図、第６図はＸｌ乃至Ｘ４ドライバの構成
図、第７図はＸｌ乃至Ｘ４ドライバと液晶表示パネルの
接続配線図、第８図は各水平時間内の画情報のデータ変
換のタイミング図である。
示すブロック図、第６図はＸｌ乃至Ｘ４ドライバの構成
図、第７図はＸｌ乃至Ｘ４ドライバと液晶表示パネルの
接続配線図、第８図は各水平時間内の画情報のデータ変
換のタイミング図である。
第１図において、１はカラーデコード回路を示し、この
カラーデコード回路１はビデオ信号ＶＩＤＥＯ−３ＩＧ
を赤Ｒ１緑Ｇ、青Ｂ信号と同期信号に分離して出力する
。２はＡ／Ｄ変換回路を示し、このＡ／Ｄ変換回路２は
Ｒ，Ｇ、Ｂ信号をそれぞれ４ビット信号に変換し、また
垂直同期信号Ｖと水平同期信号Ｈを出力する。３はデー
タ処理回路を示し、Ｒ，Ｇ、Ｂ信号を画素配列に対応し
てデータ変換し画像メモリ４又は画像メモリ５に格納す
る。また、６はＬＣＤ （液晶デイスプレィ）ドライバ
を示し、Ｘｌ、Ｘ２、Ｘ３及びＸ４ドライバ７．８．９
及び１０、及びＹドライバ１１１２の動作を制御する。
カラーデコード回路１はビデオ信号ＶＩＤＥＯ−３ＩＧ
を赤Ｒ１緑Ｇ、青Ｂ信号と同期信号に分離して出力する
。２はＡ／Ｄ変換回路を示し、このＡ／Ｄ変換回路２は
Ｒ，Ｇ、Ｂ信号をそれぞれ４ビット信号に変換し、また
垂直同期信号Ｖと水平同期信号Ｈを出力する。３はデー
タ処理回路を示し、Ｒ，Ｇ、Ｂ信号を画素配列に対応し
てデータ変換し画像メモリ４又は画像メモリ５に格納す
る。また、６はＬＣＤ （液晶デイスプレィ）ドライバ
を示し、Ｘｌ、Ｘ２、Ｘ３及びＸ４ドライバ７．８．９
及び１０、及びＹドライバ１１１２の動作を制御する。
ここで、第１図及び第８図に基づき本実施例のデータ変
換のタイミングを説明すると、先ず、Ａ／Ｄ変換回路２
は、カラーデコード回路１を介して入力されるビデオ信
号ＶＩＤＥＯ−３ＩＧを１２ Ｍ ）ｉ ｚのサンプリ
ングクロックＳ Ａ Ｍ −ＣＬ ＫのタイミングでＡ
／Ｄ変換し、各Ｒ，Ｇ、Ｂの画・ｍ報を４とットデータ
としている。第８図のし１〜Ｌ４はデータ処理回路３内
の１２ビットラッチ回路のラッチ信号であり、画情報は
この１２ビットラッチ回路の内容を画素配列に対応した
３２ピツＩ・データ（８ドツト分のデータ量）にＬ５．
Ｌ６、Ｌ７のタイミングでラッチ変換され、さらに、選
択されている画像メモリ４又は５にＭＥＭ−ＷＲのタイ
ミングで格納される。ここでは、１画素をＲ，Ｇ、Ｂの
３ドツト画素とすると、−水平時間内に６４０回サンプ
リング（６４０画素／ライン）し、画像メモリに２４０
回格納（１９２０ドツト／８ドツト＝２４０）して１ラ
イン動作を終了する。
換のタイミングを説明すると、先ず、Ａ／Ｄ変換回路２
は、カラーデコード回路１を介して入力されるビデオ信
号ＶＩＤＥＯ−３ＩＧを１２ Ｍ ）ｉ ｚのサンプリ
ングクロックＳ Ａ Ｍ −ＣＬ ＫのタイミングでＡ
／Ｄ変換し、各Ｒ，Ｇ、Ｂの画・ｍ報を４とットデータ
としている。第８図のし１〜Ｌ４はデータ処理回路３内
の１２ビットラッチ回路のラッチ信号であり、画情報は
この１２ビットラッチ回路の内容を画素配列に対応した
３２ピツＩ・データ（８ドツト分のデータ量）にＬ５．
Ｌ６、Ｌ７のタイミングでラッチ変換され、さらに、選
択されている画像メモリ４又は５にＭＥＭ−ＷＲのタイ
ミングで格納される。ここでは、１画素をＲ，Ｇ、Ｂの
３ドツト画素とすると、−水平時間内に６４０回サンプ
リング（６４０画素／ライン）し、画像メモリに２４０
回格納（１９２０ドツト／８ドツト＝２４０）して１ラ
イン動作を終了する。
さらに、本実施例の液晶表示パネル１３は基板に複数列
のデータ線Ｄ１〜Ｄ１９２０と、このデータ線に直交す
る方向に延びる複数行のゲート線０１〜Ｇ４００とから
なるマトリクス状の配線を有して構成されている。ここ
では、データ線Ｄ１〜Ｄ１９２０の内の奇数列目のデー
タ線を外部配線に接続する取出し電極群を液晶表示パネ
ル１３の上辺（第１図における上辺）に備え、データ線
Ｄ１〜Ｄ１９２０の内の偶数列目のデータ線の取出し電
極群を液晶表示パネル１３の下辺（第１図における下辺
）に備えている。
のデータ線Ｄ１〜Ｄ１９２０と、このデータ線に直交す
る方向に延びる複数行のゲート線０１〜Ｇ４００とから
なるマトリクス状の配線を有して構成されている。ここ
では、データ線Ｄ１〜Ｄ１９２０の内の奇数列目のデー
タ線を外部配線に接続する取出し電極群を液晶表示パネ
ル１３の上辺（第１図における上辺）に備え、データ線
Ｄ１〜Ｄ１９２０の内の偶数列目のデータ線の取出し電
極群を液晶表示パネル１３の下辺（第１図における下辺
）に備えている。
上記第一の取出し電極群の内、４ｎ−３列目（ｎ＝１．
２、・・・）のものと４ｎ−１タリ目のものとをそれぞ
れ液晶表示パネル１３の上辺の表面と裏面とに形成し、
同様に、第二の収出じ電極群の内、４ｎ−２列目のもの
と４ｎ列目のものとをそれぞれ液晶表示パネル１３の下
辺の表面と裏面とに形成することにより、取出し電極の
形成スペスをより広く確保している。そして、液晶表示
パネル１３に配列された奇数列目のデータ線の内、４ｎ
−３列目のデータ線の取出し電極はＸ１ドライバ７に接
続され、４ｎ−１列目のデータ線の取出し電極はＸ２ド
ライバ８に接続されている。また、液晶表示パネル１３
に配列された偶数列目のデータ線の内、４ｎ−２列目の
データ線の取出し電極はＸ４ドライバ１０に接続され、
４ｎ列目のデータ線の取出し電極はＸ３ドライバ９に接
続されている。
２、・・・）のものと４ｎ−１タリ目のものとをそれぞ
れ液晶表示パネル１３の上辺の表面と裏面とに形成し、
同様に、第二の収出じ電極群の内、４ｎ−２列目のもの
と４ｎ列目のものとをそれぞれ液晶表示パネル１３の下
辺の表面と裏面とに形成することにより、取出し電極の
形成スペスをより広く確保している。そして、液晶表示
パネル１３に配列された奇数列目のデータ線の内、４ｎ
−３列目のデータ線の取出し電極はＸ１ドライバ７に接
続され、４ｎ−１列目のデータ線の取出し電極はＸ２ド
ライバ８に接続されている。また、液晶表示パネル１３
に配列された偶数列目のデータ線の内、４ｎ−２列目の
データ線の取出し電極はＸ４ドライバ１０に接続され、
４ｎ列目のデータ線の取出し電極はＸ３ドライバ９に接
続されている。
一方、液晶表示パネル１３に配列されたゲート線０１〜
Ｇ４００は、奇数行目についてはＹ１ドライバ１１に、
偶数行目についてはＹ２ドライバ１２に接続されている
。
Ｇ４００は、奇数行目についてはＹ１ドライバ１１に、
偶数行目についてはＹ２ドライバ１２に接続されている
。
上記Ｘｉ、Ｘ２．Ｘ３及びＸ４ドライバは、第６図に示
すように、２系統の４ビツト×４０シフトレジスタと、
８０ビツト×４ラツチと、諧調制御部等とから構成され
（例えば、沖電気工業社製ＭＳＭ６３４５がある）、階
調クロックＣＰＧのタイミングで１６ステツプのパルス
幅変調を可能としている。
すように、２系統の４ビツト×４０シフトレジスタと、
８０ビツト×４ラツチと、諧調制御部等とから構成され
（例えば、沖電気工業社製ＭＳＭ６３４５がある）、階
調クロックＣＰＧのタイミングで１６ステツプのパルス
幅変調を可能としている。
第９図は以上の構成を有する本実施例の動作を示すタイ
ミング図である。図に示すように、垂直同期信号Ｖ−３
ＹＮＣは１６．７ｍｓのタイミングを与え、１フレーム
の映像信号は１６．７ｍｓの第一フィールド及び第二フ
ィールドで構成される。そして、通雷の動作では、第一
フィールドを奇数走査線（Ｇｌ、Ｇ２．・・・、Ｇ３９
９）で駆動し、第二フィールドを偶数走査線（Ｇ２．Ｇ
４゜・・・、Ｇ４００＞で駆動するインクレース駆動を
行う。また、水平同期信号Ｈ−３ＹＮＣは、周期６３．
５μｓのタイミングで動作し、１フイールドは約２４０
本の走査線に相当する。
ミング図である。図に示すように、垂直同期信号Ｖ−３
ＹＮＣは１６．７ｍｓのタイミングを与え、１フレーム
の映像信号は１６．７ｍｓの第一フィールド及び第二フ
ィールドで構成される。そして、通雷の動作では、第一
フィールドを奇数走査線（Ｇｌ、Ｇ２．・・・、Ｇ３９
９）で駆動し、第二フィールドを偶数走査線（Ｇ２．Ｇ
４゜・・・、Ｇ４００＞で駆動するインクレース駆動を
行う。また、水平同期信号Ｈ−３ＹＮＣは、周期６３．
５μｓのタイミングで動作し、１フイールドは約２４０
本の走査線に相当する。
即ち、ＬＣＤ制御回ｉ？４６が、画像メモリ４又は画像
メモリ５に格納された画情報を垂直同期信号Ｖ−８ＹＮ
Ｃの各フィールド時間内（１６，７ｍ５）内に読出し、
８とットデータとしてｘｉ、ｘ２、Ｘ３及びＸ４ドライ
バ７．８．９及び１０のそれぞれに転送する。
メモリ５に格納された画情報を垂直同期信号Ｖ−８ＹＮ
Ｃの各フィールド時間内（１６，７ｍ５）内に読出し、
８とットデータとしてｘｉ、ｘ２、Ｘ３及びＸ４ドライ
バ７．８．９及び１０のそれぞれに転送する。
そして、Ｘ１ドライバ７は、転送されな８ビツトデータ
に基づ＜Ｒ，Ｇ、Ｂ情報を、４ｎ−３列目のデータ線に
転送する（第７図においては、第１画素内のＲ情報、第
２画素内のＧ情報、第３画素内のＢ情報を示す）。Ｘ２
ドライバ８は、転送された８ビツトデータに基づ＜Ｒ，
Ｇ、Ｂ情報を、４ｎ−１列目のデータ線に転送する（第
７図においては、第１画素内のＢ情報、第３画素内のＲ
情報、第４画素内のＧ情報を示す）。また、Ｘ３ドライ
バ９は、転送された８とットデータに基づくＲ，Ｇ、Ｂ
情報を、４ｎ−２列目のデータ線に転送する（第７図に
おいては、第１画素内のＧ情報、第２画素内のＢ＝ｌｉ
報、第４画素内のＲ情報を示す）、Ｘ４ドライバ１０は
、転送された８ビツトデータに基づ＜Ｒ，Ｇ、Ｂ情報を
、４ｎ列目のデータ線に転送する（第７図においては、
第２画素内のＲ情報、第３画素内のＧ・清報、第４画素
内のＢ情報を示す）。
に基づ＜Ｒ，Ｇ、Ｂ情報を、４ｎ−３列目のデータ線に
転送する（第７図においては、第１画素内のＲ情報、第
２画素内のＧ情報、第３画素内のＢ情報を示す）。Ｘ２
ドライバ８は、転送された８ビツトデータに基づ＜Ｒ，
Ｇ、Ｂ情報を、４ｎ−１列目のデータ線に転送する（第
７図においては、第１画素内のＢ情報、第３画素内のＲ
情報、第４画素内のＧ情報を示す）。また、Ｘ３ドライ
バ９は、転送された８とットデータに基づくＲ，Ｇ、Ｂ
情報を、４ｎ−２列目のデータ線に転送する（第７図に
おいては、第１画素内のＧ情報、第２画素内のＢ＝ｌｉ
報、第４画素内のＲ情報を示す）、Ｘ４ドライバ１０は
、転送された８ビツトデータに基づ＜Ｒ，Ｇ、Ｂ情報を
、４ｎ列目のデータ線に転送する（第７図においては、
第２画素内のＲ情報、第３画素内のＧ・清報、第４画素
内のＢ情報を示す）。
このように、本実施例においては、３２とットデータが
、同時にＸｌ乃至Ｘ４ドライバのシフトレジスタに各８
ビット単位で転送される。従って、シフトレジスタに８
とットデータが２４０回転送されると、１ライン分の画
情報がラッチ回路に保持される。Ｙドライバ１１は１ラ
イン分データが保持されると駆動を開始し、Ｘｌ乃至Ｘ
４ドライバは各階調データに応じたパルス幅値でデータ
線を駆動する。以後、画像メモリから読出された第一フ
ィールドの画情報をゲート線の奇数ラインに、第二フィ
ールドの画情報を偶数ラインに転送、駆動し、各フィー
ルドの時間（１６，７ｍ５）内でインクレース駆動して
、カラー液晶表示装置の１フレ一ム動作を行う。
、同時にＸｌ乃至Ｘ４ドライバのシフトレジスタに各８
ビット単位で転送される。従って、シフトレジスタに８
とットデータが２４０回転送されると、１ライン分の画
情報がラッチ回路に保持される。Ｙドライバ１１は１ラ
イン分データが保持されると駆動を開始し、Ｘｌ乃至Ｘ
４ドライバは各階調データに応じたパルス幅値でデータ
線を駆動する。以後、画像メモリから読出された第一フ
ィールドの画情報をゲート線の奇数ラインに、第二フィ
ールドの画情報を偶数ラインに転送、駆動し、各フィー
ルドの時間（１６，７ｍ５）内でインクレース駆動して
、カラー液晶表示装置の１フレ一ム動作を行う。
上記実施例によれば、第一乃至第四のデータ駆動回路に
より駆動を行うことにより、１フレームの駆動周期を１
６ｍ５（約６０ Ｈｚ ）にできるので、フリッカのな
い良好な駆動を実現できる。
より駆動を行うことにより、１フレームの駆動周期を１
６ｍ５（約６０ Ｈｚ ）にできるので、フリッカのな
い良好な駆動を実現できる。
以上説明したように、本発明によれは、第一乃至第四の
データ駆動回路により駆動を行うことにより、１フレー
ムの駆動周期を１６ｍ５（約６０Ｈｚ）にできるので、
フリッカがなく、また、表面輝度の高い良好な駆動を実
現できるという効果を有する。
データ駆動回路により駆動を行うことにより、１フレー
ムの駆動周期を１６ｍ５（約６０Ｈｚ）にできるので、
フリッカがなく、また、表面輝度の高い良好な駆動を実
現できるという効果を有する。
第１図は本発明に係るカラー液晶表示装置の一実施例を
示すブロック図、 第２図は従来のカラー液晶表示装置の構成図、第３図及
び第４図はそれぞれ第２図のドライバの構成図、 第５図は第２図の従来例の動作を説明するためのタイミ
ング図、 第６図は本実施例のドライバの構成図、第７図は本実施
例のドライバと液晶表示パネルの接続配線図、 第８図は本実施例の各水平時間内の画情報のデータ変換
のタイミング図、 第９図は本実施例の動作を示すタイミング図である。 ７、８．９．１０・・・Ｘｉ、Ｘ２．Ｘ３．Ｘ４ドライ
バ、 １１及び１２・・・Ｙドライバ １３・・・液晶表示パネル、 Ｄ１〜Ｄ１９２０・・・データ線、 ０１〜Ｇ４００・・・ゲート線。
示すブロック図、 第２図は従来のカラー液晶表示装置の構成図、第３図及
び第４図はそれぞれ第２図のドライバの構成図、 第５図は第２図の従来例の動作を説明するためのタイミ
ング図、 第６図は本実施例のドライバの構成図、第７図は本実施
例のドライバと液晶表示パネルの接続配線図、 第８図は本実施例の各水平時間内の画情報のデータ変換
のタイミング図、 第９図は本実施例の動作を示すタイミング図である。 ７、８．９．１０・・・Ｘｉ、Ｘ２．Ｘ３．Ｘ４ドライ
バ、 １１及び１２・・・Ｙドライバ １３・・・液晶表示パネル、 Ｄ１〜Ｄ１９２０・・・データ線、 ０１〜Ｇ４００・・・ゲート線。
Claims (1)
- 【特許請求の範囲】 基板と、 上記基板に備えられた複数列のデータ線と、上記基板に
備えられ、上記複数列のデータ線に直交する方向に延び
る複数行のゲート線と、上記基板の第一の辺に配列され
、上記複数列のデータ線の内の４ｎ−３（ｎ＝１、２、
・・・）列目及び４ｎ−１列目のデータ線を外部配線に
接続する第一の取出し電極群と、 上記第一の辺に対向する第二の辺に配列され、上記複数
列のデータ線の内の４ｎ−２列目及び４ｎ列目のデータ
線を外部配線に接続する第二の取出し電極群と、 上記第一の取出し電極群に接続され、上記４ｎ−３列目
及び４ｎ−１列目のデータ線のそれぞれにデータ信号を
入力する第一及び第二のデータ駆動回路と、 上記第二の取出し電極群に接続され、上記４ｎ−２列目
及び４ｎ列目のデータ線のそれぞれにデータ信号を入力
する第三及び第四のデータ駆動回路とを有することを特
徴とするカラー液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147678A JPH0312693A (ja) | 1989-06-09 | 1989-06-09 | カラー液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147678A JPH0312693A (ja) | 1989-06-09 | 1989-06-09 | カラー液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0312693A true JPH0312693A (ja) | 1991-01-21 |
Family
ID=15435805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1147678A Pending JPH0312693A (ja) | 1989-06-09 | 1989-06-09 | カラー液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0312693A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000008626A1 (en) * | 1998-08-03 | 2000-02-17 | Seiko Epson Corporation | Electrooptic device, substrate therefor, electronic device, and projection display |
| US6712344B2 (en) | 1996-05-21 | 2004-03-30 | Toyo Tire & Rubber Co., Ltd. | Liquid-sealing type variation isolating apparatus |
-
1989
- 1989-06-09 JP JP1147678A patent/JPH0312693A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6712344B2 (en) | 1996-05-21 | 2004-03-30 | Toyo Tire & Rubber Co., Ltd. | Liquid-sealing type variation isolating apparatus |
| WO2000008626A1 (en) * | 1998-08-03 | 2000-02-17 | Seiko Epson Corporation | Electrooptic device, substrate therefor, electronic device, and projection display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4777304B2 (ja) | 液晶表示装置 | |
| US4822142A (en) | Planar display device | |
| US5172108A (en) | Multilevel image display method and system | |
| EP0843300B1 (en) | Display gradation controller for a passive liquid crystal display | |
| CN110517633A (zh) | 显示面板、显示装置和驱动方法 | |
| TWI382393B (zh) | 顯示面板驅動電路 | |
| JPH08320674A (ja) | 液晶駆動装置 | |
| CN110148373A (zh) | 一种显示面板、显示装置和显示面板的驱动方法 | |
| WO2011007613A1 (ja) | 表示装置および表示装置の駆動方法 | |
| JPH06103431B2 (ja) | デイスプレイコントロ−ラ | |
| JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
| CN110969973A (zh) | 显示面板、显示面板的驱动方法和电子装置 | |
| JP4166936B2 (ja) | 液晶表示パネルの駆動方法 | |
| KR100303449B1 (ko) | 플리커링을 줄이기 위한 액정 표시 장치 및 이의 구동 방법 | |
| JP3347629B2 (ja) | カラー表示パネル及び装置 | |
| JPH11344955A (ja) | Ｌｅｄ表示器 | |
| JP3526471B2 (ja) | 多階調表示装置 | |
| JP2001296829A (ja) | 平面表示装置 | |
| JPH0230509B2 (ja) | ||
| EP0428324A2 (en) | Matrix addressable display and driver having CRT compatibility | |
| JPH0319557B2 (ja) | ||
| JP2728877B2 (ja) | マトリクス型ディスプレイのデータドライバ | |
| JPH0339317B2 (ja) | ||
| US7262755B2 (en) | Multi-tone display device | |
| JPH0980466A (ja) | アクティブマトリックス型表示装置 |