JPH03127159A - プロセッサ間通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサ間通信に係わり、特に複数の周辺
装置との通信制御を行うプロセッサ間通信装置に関する
。

〔従来の技術〕

近年、パーソナルコンピュータや低価格のワークステー
ションの普及が著しいが、これら相互間あるいは他の入
出力装置との間でのコミュニケーションが不可欠となっ
ている。そこで、このような小型コンピュータ用の人出
力インタフエイスとして、Ｓｍａｌｌ　Ｃｏｍｐｕｔｅ
ｒ　Ｓｙｓｔｅｍ　Ｉｎｔｅｒｆａｃｅ　　’（以下、
ＳＣ３Ｉと呼ぶ。）が脚光を浴びている。これは、モト
モとパーソナルコンピュータの磁気ディスク用のインク
フェイスとして提案されたものに汎用性を加えたもので
、米国規格協会＜ＡＮＳＩ）のＸ３．３１３−１９８６
として標準規格にもなっている。

このＳＣ３Ｉバスには全部で８台の装置が接続可能であ
り、各装置は命令を出す１台のイニシェークとこの命令
を受は取り実行する他のターゲットに分けられる。但し
、ターゲットがイニシ工−タになることもあるし、逆に
イニシェークがターゲットになることもある。

第７図は、ＳＣ３Ｉバスを構成する信号を表わしたもの
である。

この図に示したように、ＳＣ３Ｉバスは、イニシェーク
４１とターゲット４２の間で８ビツトのデータと１ビツ
トのパリティビットからなるデータバス４１、および９
本の制御ラインの合計１８本の入出カラインから構成さ
れる。そして、バスの使用状態（以下、バスフェーズと
呼ぶ。）は、これら９本の制御ラインの各信号の組み合
わせにより定義され、あらかじめ決められたシーケンス
に沿って変化するようになっている。

以下、各、制御信号線について簡単に説明する。

アテンション（ＡＴＮ＞信号は、イニシェークがターゲ
ットにメツセージを出力したいときイニシェークがいつ
でも出力する信号である。リセツ）　（Ｒ３Ｔ）信号は
すべての装置がいつでも送ることができ、これを検出し
た装置はすべての信号を開放してバスの使用をやめなけ
ればならない。

ビジー（ＢＳＹ）信号は次の３つの目的で用いられる。

■ある２つの装置くイニシェークとターゲット〉がバス
上で接続されていてバスを使用中であることを他の装置
に知らしめる。

■アクティブ・ローのワイヤードオア接続により、ＳＣ
３Ｉバス上のバスを使用したい装置がすべて参加してバ
スの使用権を争うときに各装置により駆動される。

■１つのＳＣ３Ｉ装置が自分の通信相手を選択するため
のセレクションフェーズおよびリセレクションフェーズ
において、当初イニシェークにより駆動され、次にター
ゲットによりこれに対する応答信号として駆動される。

リクエスト　（ＲＥＱ）信号とアクル−ジ（ＡＣＫ）信
号は、データ転送を行うときのハンドシェークを行うた
めのもので、次のように用いられる。

（１〉イニシェークからターゲットへのデータ転送の場
合 ■ターゲットがＲＥＱ信号を立てる。

■イニシェークは出力したいデータをデータバスにセッ
トする。

■イニシェークがＡＣＫ信号を立てる。

■ターゲットは、ＡＣＫ信号が立ったのを検出してデー
タバスからデータを取り込み、ＲＥＱ信号を落とす。

■イニシェークは、ＲＥＱ信号が落ちたのを検出してＡ
ＣＫ信号を落とし、次のＲＥＱ信号が立つのを待つ。

以下、複数バイトを転送する場合には■〜■を繰り返す
。

（２）ターゲットからイニシェークへのデータ転送の場
合 ■ターゲットは出力したいデータをテ゛−タバスにセッ
トする。

■ターゲットはＲＥＱ信号を立てる。

■イニシェークは、ＲＥＱ信号が立ったのを検出してデ
ータバスからデータを取り込み、ＡＣＫ信号を立てる。

■ターゲットは、ＡＣＫ信号が立ったのを検出して、Ｒ
ＥＱ信号を落とす。

但し、次のデータがある場合、ＡＣＫ信号が落ちるのを
待たずに■に戻ることができるが、ＡＣＫ信号が落ちた
あとでなければ■のＲＥＱ信号を立てることはできない
。

また、メツセージ信号（ＭＳＧ信号）、セレクト信号（
ＳＥＬ信号）、コントロール・データ信号（Ｃ／Ｄ信号
）、およびインプット・アウトプット信号（１／○信号
〉は、バスフェーズを決めるのに用いられる。

第８図は、５Ｃ３Ｉバスのもつ８つのバスフェーズを表
わしたものであり、それぞれのフェーズ間で第９図に示
したように変化するようになっている。

バス・フリー・フェーズはＳＣ３Ｉバスをどの装置も使
用していないフェーズで、他のいずれのフェーズからも
、そのフェーズ終了後に、このバス・フリー・フェーズ
に移行することができる。

また、アービトレーション・フェーズは５Ｃ３Ｉバスの
使用権を決めるためのフェーズで、このフェーズにはバ
ス・フリー・フェーズからしか移行することができない
。セレクション・フェーズでは、アービトレーション・
フェーズに勝ったイニシェークが、これから使用しよう
とするターゲットの選択を行う。リセレクション・フェ
ーズでは、−旦接続を断ち切ったのち、再度ターゲット
がイニシェークと接続を行う場合に再接続を要求する。

さらに、コマンド・フェーズ、データ・フェーズ、ステ
ータス・フェーズ、およびメツセージ・フェーズでは、
前記したＲＥＱ信号とＡＣＫ信号を用いたハンドシェー
クにより、それぞれ情報転送が行われるようになってい
る。

〔発明が解決しようとする課題〕

このような従来のプロセッサ間通信方法では、データを
転送するためのバスの遷移状態が数多く存在するが、こ
れらの制御の大部分がプロセッサによりソフトウェアで
行われるようになっていた。

従って、プロセッサのファームウェアに多大な負担がか
かると共に、ハンドシェークが複雑となるという欠点が
あった。

そこで、本発明の目的は、比較的簡単なハンドシェーク
で、ソフトウェアに過大な負担をかけることのないプロ
セッサ間通信装置を提供することにある。

〔課題を解決するための手段〕

本発明では、（イ〉複数のデータ線と複数の制御線から
なるプロセッサ間バスに対するアクセスの制御を行うバ
ス制御部とデータを記憶する記憶装置とこれらを制御す
るプロセッサからなりプロセッサ間バスの状態遷移を管
理する主制御装置と、この主制御装置と同様にバス制御
部、記憶装置およびプロセッサからなり主制御装置によ
り指定されたバス状態に従ってアクセスを行う複数の周
辺装置からなり、（口〉周辺装置のビジーチェックを行
った主制御装置がバスの状態をコマンド転送時の状態に
遷移させると共に自己側の記憶装置の既定のアドレスに
コマンドを格納し、そのコマンドのバイト数を自己側の
バス制御部に通知して相手側周辺装置に先送りさせるこ
とにより自己側の記憶装置の既定のアドレスのコマンド
を周辺装置の記憶装置の既定アドレスに直接転送させる
コマンド転送シーケンスと、（ハ）主制御装置のビジ−
チエツクを行った周辺装置が自己側の記憶装置の既定の
アドレスにレポートを格納すると共に主制御装置に対し
レポート転送の要求を行い、主制御装置による装置指定
を受けることでバスの状態がレポート転送時の状態に遷
移すると、レポートのバイト数を自己側のバス制御部に
通知して相手側周辺装置に先送りさせることにより自己
側の記憶装置の既定のアドレスのレポートを主制御装置
の記憶装置の既定アドレスに直接転送させるレポート転
送シーケンスとを、個々の転送データの確定および受信
を相互に通知するためのハンドシェークを用いて行うプ
ロセッサ間通信システムにおいて、 （ｉ）コマンド転送およびレポート転送のシーケンスに
より自己側の記憶装置の転送アドレスとその転送バイト
数を自己側のバス制御部に設定する設定手段と、（ｉｉ
　）周辺装置からのダイレクトメモリアクセスの要求を
受信する受信手段と、（ｉｉｉ　）この受信手段がダイ
レクトメモリアクセス要求を受信したときすべての周辺
装置に対し識別番号の問い合わせを行う識別番号問い合
わせ手段と、（ｉｖ　）この問い合わせに応答した周辺
装置のうちの１つを指定する指定手段と、（ｖ）この指
定手段により周辺装置が指定されたときバス状態をダイ
レクトメモリアクセス転送状態に遷移させる遷移手段と
、（ｖｉ）この遷移手段によりバス状態がダイレクトメ
モリアクセス転送状態に遷移されたとき指定手段により
指定された周辺装置の記憶装置の転送アドレスに対し自
己側の記憶装置の転送アドレスに格納されたデータを直
接送出する送出手段とをプロセッサ間通信装置に具備さ
せる。

そして本発明では、これらコマンド転送およびレポート
転送により転送開始アドレスと転送バイト数をそれぞれ
のバス制御手段に設定するだけで、プロセッサの介在な
しにバスの競合の制御およびダイレクトメモリアクセス
によるデータ転送ができることになる。

〔実施例〕

以下、実施例につき本発明の詳細な説明する。

第１図は、本発明の一実施例におけるプロセッサ間通信
システムを表わしたものである。

このシステムで、主制御装置１１には、内部バス１２に
よりプロセッサエ３および記憶装置１４に接続されたバ
ス制御回路１５が設けられ、プロセッサ間バス１７へと
接続されている。このプロセッサ間バス１７には、最大
８台までの周辺装置１８−ｌ〜１８−８が接続される。

これらの周辺装置のバス制御回路２１−１〜２１−８は
、内部バス２４−１〜２４−８によりそれぞれのプロセ
ッサ２２−１〜２２−８および記憶装置２３−１〜２３
−・８に接続されている。

第２図は、プロセッサ間バス１７のバス構成を詳細に表
わしたものである。この図に示すように、主制御装置（
以下、マスクと呼ぶ。）側のバス制御回路１５から周辺
装置（以下、ペリフェラルと呼ぶ。）側のバス制御回路
２１に対する信号として、３種類の信号が用意されてい
る。まず、３ビツトからなるバス状態指定信号（以下、
ＰＨ３信号と呼ぶ。〉３１は、プロセッサ間バス１７の
状態を指定するのに用いられ、同じく３ビツトからなる
ペリフェラルアドレス指定信号（以下、ＡＤＲ３信号と
呼ぶ。）３２は、８台のペリフェラルの中の１台を指定
するために用いられる。また、マスク側受信完了信号（
以下、ＭＯＫ信号と呼ぶ。

）３３はデータ転送時のハンドシェークを行うのに用い
られ、ペリフェラル側からのデータの受信完了時などに
送出されるようになっている。

一方、ペリフェラル側のバス制御回路２１からマスク側
のバス制御回路１５に対する信号としては、４種類が用
意されている。まず、マスク側でのＭＯＫ信号３３に相
当するものとしてペリフェラル側受信完了信号〈以下、
ＰＯＫ信号と呼ぶ。

〉３４があり、マスク側からのデータの受信完了時など
に送出される。また、レポート転送要求信号（以下、Ｒ
ＰＴＲＱ信号と呼ぶ。）３５は、マスク側からの各種コ
マンドに対する報告を行うときに送出されるようになっ
ている。ダイレクトメモリアクセス要求信号（以下、Ｄ
ＭＡＲＱ信号と呼ぶ。）３６は、８ビツトのデータバス
３８を使用して実際のデータのやりとりを行うときに用
いられる。そして、状態遷移要求信号（以下、５ＴＣＲ
Ｑ信号と呼ぶ。〉　３７は、マスク側のバス制御回路１
５がペリフェラル１８−１〜１８−８のそれぞれについ
て保有しているビジーフラグ〈以下、ＰＢＳＹフラグと
呼ぶ。〉のうち、自己に関するフラグをリセットさせる
ために用いられる。

次に、このビジーフラグについて簡単に説明しておく。

ＰＢＳＹフラグは、マスク側からペリフェラル側に転送
したコマンドが、ペリフェラル側の記憶装置の所定のア
ドレス領域に格納された前回のコマンド上に上書きされ
るのを防止するためのものである。すなわち、後述する
ように、マスク側からペリフェラル側に転送されたコマ
ンドはべりフェラル側の記憶装置のあらかじめ定められ
た同じアドレス領域に毎回書き込まれるようになってい
る。このため、受は取ったコマンドを他の領域に退避す
るか、あるいは実行処理する前に次のコマンドが転送さ
れると、そのアドレス領域に次のコマンドが上書きされ
てしまい、前回のコマンドが消失してしまう。これを防
ぐために、マスク側ではコマンド転送と同時にＰＢＳＹ
フラグをセットしておき、ペリフェラル側から５ＴＣＲ
Ｑ信号３７を受は取るまでは次のコマンドを送出しない
ようになっている。

これに対してそれぞれのペリフェラル側では、マスク側
に関するビジーフラグ（以下、ＭＢＳＹフラグと呼ぶ。

）を保有している。これは、ペリフェラル側からマスク
側に転送したレポートが、マスク側の記憶装置の一定の
アドレス領域に格納されている前回のレポート上に上書
きされるのを防止するためのものである。すなわち、後
述するように、ペリフェラル側からマスク側に転送され
たレポートはべりフェラル側の記憶装置のあらかじめ定
められたアドレス領域に毎回書き込まれるようになって
いる。このため、受は取ったレポートを他の領域に退避
するなどの処理を行う前に次のレポートが転送されると
、そのアドレス領域に次のレポートが上書きされてしま
い、前回のレポートが消失してしまう。これを防ぐため
に、ペリフェラル側ではレポート転送と同時にＭＢＳＹ
フラグをセットしておき、マスク側により自己のペリフ
ェラルアドレスが指定されてリセットされるまで、次の
レポートを送出しないようにしている。

次に、以上のような構成のプロセッサ間通信システムの
動作を説明する。

まず、第３図のコマンド転送シーケンス図と第６図の状
態遷移図と共に、マスク側からペリフェラル側にコマン
ドを転送する場合の動作を説明する。ここでは説明を簡
単にするため、ペリフェラル１８−１に対する転送を例
にとって説明する。

コマンド転送に先立ってマスク側のプロセッサ１３は、
バス制御回路１５に対して転送アドレスの初期設定を行
う（第３図ステップ■）。これは、自己の転送したいコ
マンドを一旦記憶装置の所定のアドレス領域に格納して
おき、常にそのアドレスからコマンドを読み出して転送
を行うようにするためである。同様に、ペリフェラル側
のプロセッサ２２−１は、バス制御回路２１−１に対し
て転送アドレスの初期設定を行う（ステップ■）。

これは、転送されたコマンドを一旦記憶装置の所定のア
ドレス領域に格納しておき、常にそのアドレスからコマ
ンドを読み出して処理を行うようにするためである。

マスク側のプロセッサ１３は、ペリフェラル側のバス制
御回路２１−１が受信可能状態か否かを判断するために
、ペリフェラル１８−１に対応するＰＢＳＹフラグをチ
エツクする（ステップ■）。

このときＰＢＳＹフラグがリセットされていれば受信可
能と判断しくステップ■）、記憶装置１４の既に初期設
定しておいたアドレスに転送したいコマンドをセットす
ると共に（ステップ■〉、そのコマンドを構成するバイ
ト数（以下、転送バイト数と呼ぶ。）をバス制御回路１
５にセットする（ステップ■〉。これにより、以下のよ
うなコマンド転送シーケンスが開始される。

まず、バス制御回路１５はＰＨ３信号３１によりプロセ
ッサ間バス１７の状態をコマンド転送状態ＰＨ１へと遷
移させると共に（ステップ■、第６図■）、プロセッサ
１３に対して内部バス要求信号（以下、ＨＯＬＤ信号と
呼ぶ。）を送出する（ステップ■〉。これが受は付けら
れると、プロセッサ１３は内部バス許可信号（以下、Ｈ
ＬＤＡ信号と呼ぶ。）をバス制御回路１５に返送する（
ステップ■）。これにより、内部バス１２（第１図〉が
開放される。そしてバス制御回路１５は、プロセッサ１
３によりセットされた転送バイト数をバス制御回路２１
−１に送出すると共に（第３図ステップ［相］）、記憶
装置１４に対しリード信号を送出する（ステップ０）。

バス制御回路２１−１では、転送バイト数を受は取ると
ＰＯＫ信号３４をマスク側に送出しくステップ■）、受
信完了を通知する。このように、コマンド転送に先立っ
てそのバイト数を転送するのは、転送したコマンドが正
しく受信されたか否かをペリフェラル側で確認できるよ
うにするためである。

マスク側のバス制御回路１５は、リード信号により記憶
装置１４の既定の先頭アドレスからコマンドの最初の１
バイトを読み出しくステップ０〉、ペリフェラル側から
のＰＯＫ信号３４が取り下げられる（ステップ■）と同
時にこの１バイトを送出する（ステップ■〉。これと同
時に、バス制御回路１５は送出した１バイトのコマンド
データが有効であることをペリフェラル側に通知するた
めのＭＯＫ信号３３を送出しくステップ１＠）、さらに
、ペリフェラル１８−１に対応するＰＢＳＹフラグをセ
ットする（ステップ０）。

一方、ペリフェラル側のバス制御回路２１−１ではこの
ｌバイトのコマンドデータを受は取ると、ＰＯＫ信号３
４を送出して応答すると共に（ステップ＠）、プロセッ
サ２２−１に対してＨＯＬＤ信号を送出する（ステップ
■）。これを受は付けたプロセッサ２２−１は、ＨＬＤ
Ａ信号をバス制御回路２１−１に返送する（ステップ■
〉。これにより、ペリフェラル側の内部バス２４−１が
開放され、ＤＭＡ転送が行われる。すなわち、バス制御
回路２１−１は、ライト信号によりこの１バイトのコマ
ンドデータを記憶装置２３−１の既定の先頭アドレスに
書き込む（ステップＯ〉。この書き込みが終了すると、
記憶装置２３−１はメモリアクルレッジ信号（以下、Ａ
ＣＫ信号と呼ぶ。

）を出力する（ステップ０＞。これを受は取ったバス制
御回路２１−■では、コマンドデータ受信時にセットし
たＰＯＫ信号３４を取り下げる（ステップ■）ことによ
り、次のコマンドが受信可能であることをマスク側に通
知する。

マスク側のバス制御回路１５は１．ステップ＠でペリフ
ェラル側からのＰＯＫ信号３４を受は取った時点で、リ
ード信号により記憶装置１４の次のアドレスから再び１
バイトのコマンドデータを読み出しておき（ステップ［
相］）、ＰＯＫ信号３４が取り下げられる（ステップ■
）と同時にＭＯＫ信号３３と共にそのコマンドデータを
送出する（ステップ■〉。そして、この動作は当初設定
されたバイト数分のコマンドデータを転送し終わるまで
繰り返されることとなる。

また、ペリフェラル側バス制御回路２１−１は、第２バ
イト目のコマンドデータを受は取るとＰ○に信号３４を
送出して応答すると共に、記憶装置２３−１の前回のコ
マンドデータを格納した次のアドレスに今回受は取った
１バイトのコマンドデータを書き込む。そして、この書
き込み終了後、記憶装置２３−１はＡＣＫ信号をバス制
御回路２１−１に送出する。これを受は取ったバス制御
回路２１−１は、コマンドデータ受信時にセットしたＰ
ＯＫ信号３４を取り下げることにより、さらに次のコマ
ンドデータが受信可能であることをマスク側に通知する
。この動作は当初設定されたバイト数分のコマンドデー
タの書き込みが終了するまで繰り返されることとなる。

このようにして、マスク側からペリフェラル側に対しコ
マンドの転送が終了すると、バス制御回路１５はプロセ
ッサ間バス１７の状態をバス要求受付状態ＰＨＯへと遷
移させる（第６図■）。そして、バス制御回路２１−１
はプロセッサ２２−１に対して割込信号を送出し、コマ
ンド転送終了を通知すると共に（ステップ［相］）、バ
ス状態および転送バイト数の報告を行う（ステップ［相
］〉。このあと、プロセッサ２２−１はバス制御回路２
１１に対し割込クリア信号を送出する（ステップ■）こ
とにより割り込みを終了させると、バス制御回路２１−
ｌはマスク側のバス制御回路１５に対し５ＴＣＲＱ信号
を送出する（ステップＯ）。

これにより、バス制御回路１５はプロセッサ間バス１７
の状態をペリフェラル状態遷移状態ＰＨ７へと遷移させ
ると共に（ステップ［株］、第６図■）、ＰＢＳＹフラ
グをリセットする（ステップ■〉。

これにより、プロセッサ間バス１７は再びバス要求受付
状態ＰＨＯへと復帰する（第６図■）。

次に、第４図および第６図と共にペリフェラル側からマ
スク側にレポートを転送する場合の動作を説明する。

ペリフェラル側のプロセッサ２１−１は、マスク側のバ
ス制御回路Ｉ５が受信可能状態か否かを判断するために
、ＭＢＳＹフラグをチエツクする（第４図ステップ■）
。このときＭＢＳＹフラグがリセットされていれば受信
可能と判断し、記憶装置２３−１の既に初期設定してお
いたアドレスに転送したいレポートデータをセットする
と共に（ステップ■〉、その転送バイト数をバス制御回
路２１−１にセットする（ステップ■）。そして、バス
要求受付状態ＰＨＯのとき、ペリフェラル側のバス制御
回路２１−１がＲＰＴＲＱ信号３５を送出すると（ステ
ップ■）、バス状態はレポート時ペリフェラル識別状態
ＰＨ２へと遷移する（第６図■）。このとき、バス制御
回路１５はデータバス３８（第２図〉の８ビツトをすべ
て“１”にして、各ペリフェラルの認識番号（ＩＤ）を
要求する（第４図ステップ■）。バス制御回路２１−１
はこのうち自己のペリフェラル認識番号に対応するビッ
ト、すなわちこの場合最下位ビットを“０”に変化させ
る〈ステップ■〉。これにより、ペリフェラル１８−１
からのレポート転送要求がマスク側に通知される。この
とき、他のペリフェラル１８−２〜１８−８からもレポ
ート転送要求がなされた場合には、データバス３８のそ
れぞれ対応するビットが“０”となる。マスク側のバス
制御回路１５は、プロセッサ間バス１７に接続されてい
るすべてのペリフェラルが応答したか否かを示す信号を
監視し、これを確認するとレポート転送の要求をしてい
るペリフェラルのうち最高優先順位のものを選択する。

そして、バス制御回路１５はＡＤＲ３信号３２によりペ
リフェラル１８−１を指定すると共に（ステップ■）、
ＰＨ３信号３１によりバス状態をレポート転送状態ＰＨ
３へと遷移させる（第６図■）。

ペリフェラル１８−１のバス制御回路２１−１は、自分
が指定されてバス状態がレポート転送状態ＰＨ３になっ
たのを確認すると、転送すべきレポートのバイト数をマ
スク側に送出すると共に（ステップ■）、プロセッサ２
２−１に対してＨ○ＬＤ信号を送出する（ステップ■〉
。マスク側のバス制御回路１５では、転送バイト数を受
は取るとＭＯＫ信号を返送する（ステップＯ）。また、
プロセッサ２２−１はＨＯＬＤ信号を受は付けるとＨＬ
ＤＡ信号をバス制御回路２１−１に返送する（ステップ
０）。これにより、ペリフェラル側の内部バス２４−１
　　（第１図）が開放される。すなわち、バス制御回路
２１−１は、リード信号により、記憶装置２３−１の既
定の先頭アドレスからレポートデータの最初のｌバイト
を読み出す（ステップ０）。そして、読み出し終了後、
記憶装置２３−１からＡＣＫ信号を受は取るとくステッ
プ■〉、読み出した１バイトのデータをデータバス３８
を介してマスク側のバス制御回路１５に送出すると共に
（ステップｏ）、ＰＯＫ信号３４を出力してそのデータ
が有効であることを通知する（ステップ［相］）。これ
と同時に、バス制御回路２１−１のＭＢＳＹフラグはセ
ットされる（ステップ［相］〉。

バス制御回路１５は、このレポートデータを受は取ると
、これをペリフェラル側に通知するためにＭＯＫ信号３
３を出力すると共に（ステップ＠）、プロセッサ１３に
対しＨＯＬＤ信号を送出する（ステップ［相］〉。これ
を受は付けたプロセッサ１３はＨＬＤＡ信号をバス制御
回路１５に返送する（ステップ■〉。これによりマスク
側の内部バス１２（第１図）が開放されると、バス制御
回路１５はライト信号により、初期設定されたアドレス
に対してペリフェラル側から受は取ったデータを書き込
む（ステップ■）。この書き込みが終了すると、記憶装
置１４はＡＣＫ信号を出力する（ステップＯ）。これを
受は取ったバス制御回路１５では、レポートデータ受信
時にセットしたＭ○に信号３３を取り下げることにより
、次のレポートデータが受信可能であることをペリフェ
ラル側に通知する（ステップ０）。

ペリフェラル側のバス制御回路２１−１は、ステップ０
でマスク側からのＭＯＫ信号３３を受は付けた時点で記
憶装置２３−１の次のアドレスから再び１バイトのレポ
ートデータを読み出しておき（ステップ■〉、ＭＯＫ信
号３３が取り下げられると同時にＰＯＫ信号３４と共に
、そのレポートデータを送出する（ステップ＠）。そし
て、この動作は当初設定されたバイト数分のレポートデ
ータを転送し終わるまで繰り返されることとなる。

また、マスク側のバス制御回路１５は、第２バイト目の
レポートデータを受は取るとＭＯＫ信号３３を送出して
応答すると共に（ステップ■）、ライト信号により記憶
装置１４の前回のレポートデータを格納した次のアドレ
スに今回受は取った１バイトのレポートデータを書き込
む（ステップＳｌ）。そして、この書き込み終了後、記
憶装置１４からＡＣＫ信号を受は取ったバス制御回路１
５は、レポートデータ受信時にセットしたＭＯＫ信号３
３を取り下げてさらに次のレポートデータが受信可能で
あることをペリフェラル側に通知する。

この動作は当初設定されたバイト数分のレポートデータ
の書き込みが終了するまで繰り返されることとなる。

このようにして、ペリフェラル側からマスク側に対しレ
ポートの転送が終了すると、バス制御回路１５はプロセ
ッサ１３に対して割込信号を送出しくステップ■〉、レ
ポート転送終了を通知すると共に、バス状態および転送
バイト数の報告を行う（ステップ■）。このあと、プロ
セッサ１３はバス制御回路１５に対し割込クリア信号を
送出する（ステップ■）ことにより割り込みを終了させ
ると共に、ペリフェラル側が保持しているＭＢＳＹフラ
グをリセットする（ステップ＠）。そして、バス制御回
路１５は、プロセッサ間バス１７の状態をバス要求受付
状態ＰＨＯへと復帰させる（第６図■〉。

次に、マスク側とペリフェラル側との間でＤＭＡ転送を
行う場合の動作を説明する。

この場合、まず前記したようなコマンドおよびレポート
のやりとりを行うことにより、双方のプロセッサは、そ
れぞれ自己のバス制御回路に設定すべき転送アドレスお
よび転送バイト数を相互に認識し合う。すなわち、マス
ク側のプロセッサ１３は、記憶装置１４の転送開始アド
レスと転送バイト数をバス制御回路１５に設定しく第５
図ステップ■）、その転送バイト数とＤＭＡ転送を開始
するための起動コマンドを、前記したコマンド転送手順
によりペリフェラル側に転送する。ペリフェラル側のプ
ロセッサ２２−１では、受信したＤＭＡ転送起動コマン
ドを解読して転送開始アドレスおよび転送バイト数をバ
ス制御回路２１−１に設定すると共に、転送すべきデー
タを記憶装置２３−１の転送元アドレスにセットする（
ステップ■）。このあと、バス制御回路２１−１がＤＭ
ＡＲＱ信号３６を出力すると（ステップ■）、バス制御
回路１５はＰＨ３信号３１によりプロセッサ間バス１７
の状態をＤＭＡ要求時ペリフェラル識別状態ＰＨ４へと
遷移させ（第６図■〉、ベリフェラ゛ル識別番号（ＩＤ
）を要求する（第５図ステップ■）。そして、ペリフェ
ラル側ではデータバス３８０８ビツト中の自己に対応す
るビットを“１”とする（ステップ■〉。これを検出し
たマスク側のバス制御回路１５では、ＡＤＲ３信号３２
により最優先順位のペリフェラル識別番号を指定すると
共に（ステップ■）、ＰＨ３信号３１によりプロセッサ
間バス１７の状態をＤＭＡ転送状態ＰＨ５またはＤＭＡ
転送状態ＰＨ６へと遷移させる（第６図■）。このよう
にして、前記したレポート時ペリフェラル識別状態ＰＨ
２の場合と同様のペリフェラル競合制御が行われる。こ
こでは、例えばペリフェラル１８−１が指定され、また
ＤＭＡ転送状態ＰＨ６への遷移が行われたとする。

これにより、ペリフェラル側１８−１からマスク側への
ＤＭＡ転送シーケンスが開始され、以下のような動作が
行われる。

まず、バス制御回路２１−１がプロセッサ２２−１に対
してＨＯＬＤ信号を送出しく第５図ステップ■）、これ
を受けたプロセッサ２２−１はＨＬＤＡ信号をバス制御
回路２１−１に返送する（ステップ■）。これによりペ
リフェラル側の内部バスが開放される。バス制御回路２
１−１はリード信号を出力しくステップ■〉、記憶装置
２３−１の既定の先頭アドレスからデータの最初の１バ
イトを読み出すくステップ０〉。そして、読み出し終了
後、記憶装置２３−１からＡＣＫ信号を受は取るとくス
テップ■）、読み出したデータをデータバス３８を介し
てマスク側のバス制御回路１５に送出すると共に（ステ
ップｏ）、ＰＯＫ信号３４を出力する（ステップ０）。

バス制御回路１５は、このデータを受は取るとこれをペ
リフェラル側に通知するためにＭＯＫ信号３３を出力す
ると共に（ステップ０）、プロセッサ１３に対しＨＯＬ
Ｄ信号を送出する（ステップ■）。これを受けたプロセ
ッサ１３からＨＬＤＡ信号がバス制御回路１５に返送さ
れると（ステップ［相］〉、マスク側の内部バスが開放
される。そして、バス制御回路１５は記憶装置１４にラ
イト信号を送出しくステップＯ）、初期設定されたアド
レスに対してペリフェラル側から受は取ったデータを書
き込む（ステップ［相］）。この書き込みが終了すると
、記憶装置１４はＡＣＫ信号を出力する（ステップ［相
］〉。これを受は取ったバス制御回路１５では、データ
受信時にセットしたＭＯＫ信号３３を取り下げることに
より（ステップ［相］〉、次のデータが受信可能である
ことをペリフェラル側に通知する。

以下、レポート転送時と同様にして設定されたバイト数
分のデータが転送される。そして、これが終了すると、
バス制御回路１５はプロセッサ１３に対し、またバス制
御回路２１−１はプロセッサ２２−１に対し、割込信号
を送出し、転送終了を通知すると共に、バス状態と転送
バイト数の報告を行う（ステップ０Ｓ０＞。この後、バ
ス制御回路１５はプロセッサ間バス１７の状態をバス要
求受付状ａｐＨｏへと復帰させる（第６図０〉。

〔発明の効果〕

以上説明したように、本発明によればコマンド・レポー
ト形式とダイレクトメモリアクセス形式の２種類のデー
タ転送を行うこととしたので、比較的簡単なハンドシェ
ークだけで複数のプロセッサ間の通信が可能である。ま
た、プロセッサ間バスの状態の遷移シーケンス制御の大
部分をバス制御部というバードウェアに任せることとし
たので、プロセッサ自身のファームウェアが簡単になり
、ソフトウェアへの依存度を低減することができる。

従って、プロセッサは他のタスクの処理を効率良く行う
ことができ、システムのスルーブツトが向上するという
効果がある。また、その多機能性により、柔軟性のある
システムを構築することができるという効果もある。

【図面の簡単な説明】

第１図〜第６図は本発明の一実施例を説明するためのも
ので、このうち第１図はプロセッサ間通信システムを示
すブロック図、第２図は第１図のプロセッサ間バスの詳
細を示す説明図、第３図はコマンド転送時の動作を示す
説明図、第４図はレポート転送時の動作を示す説明図、
第５図はダイレクトメモリアクセス転送時の動作を示す
説明図、第６図は第１図のプロセッサ間バスの状態の遷
移を示す状態遷移図、第７図は従来のＳＣ３Ｉバスの詳
細を示す説明図、第８図は第７図のＳＣ３Ｉバスの状態
の意味を説明するための説明図、第９図は第７図のＳＣ
３Ｉバスの状態遷移を示す流れ図である。 １１・・・・・・主制御装置（マスク）、１３・・・・
・・プロセッサ、１４・・・・・・記憶装置、１５・・
・・・・バス制御回路、 １７・・・・・・プロセッサ間バス、 １８−ｌ〜１８−８・・・・・・周辺装置（ペリフェラ
ル）、 ２１−１〜２１−８・・・・・・バス制御回路、２−１
〜２２−８・・・・・・プロセッサ、３−１〜２３−８
・・・・・・記憶装置、１・・・・・・バス状態指定信
号、 ２・・・・・・ペリフェラルアドレス指定信号、３・・
・・・・マスク側受信完了信号、４・・・・・・ペリフ
ェラル側受信完了信号、５・・・・・・レポート転送要
求信号、６・・・・・・ダイレクトメモリアクセス要求
信号、７・・・・・・状態遷移要求信号。

Claims (1)

1. 【特許請求の範囲】 複数のデータ線と複数の制御線からなるプロセッサ間バ
   スに対するアクセスの制御を行うバス制御部とデータを
   記憶する記憶装置とこれらを制御するプロセッサからな
   り前記プロセッサ間バスの状態遷移を管理する主制御装
   置と、この主制御装置と同様にバス制御部、記憶装置お
   よびプロセッサからなり主制御装置により指定されたバ
   ス状態に従ってアクセスを行う複数の周辺装置からなり
   、周辺装置のビジーチェックを行った主制御装置が前記
   バスの状態をコマンド転送時の状態に遷移させると共に
   自己側の記憶装置の既定のアドレスにコマンドを格納し
   、そのコマンドのバイト数を自己側のバス制御部に通知
   して相手側周辺装置に先送りさせることにより前記自己
   側の記憶装置の既定のアドレスの前記コマンドを周辺装
   置の記憶装置の既定アドレスに直接転送させるコマンド
   転送シーケンスと、主制御装置のビジーチェックを行っ
   た周辺装置が自己側の記憶装置の既定のアドレスにレポ
   ートを格納すると共に主制御装置に対しレポート転送の
   要求を行い、主制御装置による装置指定を受けることで
   前記バスの状態がレポート転送時の状態に遷移すると、
   前記レポートのバイト数を自己側のバス制御部に通知し
   て相手側周辺装置に先送りさせることにより前記自己側
   の記憶装置の既定のアドレスの前記レポートを主制御装
   置の記憶装置の既定アドレスに直接転送させるレポート
   転送シーケンスとを、個々の転送データの確定および受
   信を相互に通知するためのハンドシェークを用いて行う
   プロセッサ間通信システムにおいて、 前記コマンド転送およびレポート転送のシーケンスによ
   り自己側の記憶装置の転送アドレスとその転送バイト数
   を自己側のバス制御部に設定する設定手段と、 周辺装置からのダイレクトメモリアクセスの要求を受信
   する受信手段と、 この受信手段がダイレクトメモリアクセス要求を受信し
   たときすべての周辺装置に対し識別番号の問い合わせを
   行う識別番号問い合わせ手段と、この問い合わせに応答
   した周辺装置のうちの１つを指定する指定手段と、 この指定手段により周辺装置が指定されたときバス状態
   をダイレクトメモリアクセス転送状態に遷移させる遷移
   手段と、 この遷移手段によりバス状態がダイレクトメモリアクセ
   ス転送状態に遷移されたとき前記指定手段により指定さ
   れた周辺装置の記憶装置の転送アドレスに対し前記自己
   側の記憶装置の転送アドレスに格納されたデータを直接
   送出する送出手段とを具備することを特徴とするプロセ
   ッサ間通信装置。