JPH0312716A - 電圧検知回路 - Google Patents
電圧検知回路Info
- Publication number
- JPH0312716A JPH0312716A JP1148084A JP14808489A JPH0312716A JP H0312716 A JPH0312716 A JP H0312716A JP 1148084 A JP1148084 A JP 1148084A JP 14808489 A JP14808489 A JP 14808489A JP H0312716 A JPH0312716 A JP H0312716A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- reference voltage
- constant
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は′１圧検知回路に関し、特に基準電圧のバラ
ツキに依存しない電圧検知回路に関する。
ツキに依存しない電圧検知回路に関する。
第８図は、従来の電圧検知回路の一実施例の構成ｆｔ示
すブロック図である。
すブロック図である。
６は比較電圧供給源、７は第１のオペアンプ８は基準電
圧発生回路である。
圧発生回路である。
次に動作について説明する。基準電圧発生回路より発生
する基準電圧Ｖｒｅｆと比較電圧供給源６より供給され
る比較電圧Ｖｘｆ比較し、比較電圧Ｖｘの電位が基準電
圧Ｖｒθｆ以上になると第１のオペアンプ７が動作し、
出力信号を反転させることにより、所定の電圧を検知す
ることができる。
する基準電圧Ｖｒｅｆと比較電圧供給源６より供給され
る比較電圧Ｖｘｆ比較し、比較電圧Ｖｘの電位が基準電
圧Ｖｒθｆ以上になると第１のオペアンプ７が動作し、
出力信号を反転させることにより、所定の電圧を検知す
ることができる。
電圧検知回路が検知する電圧は、基準電圧発生回路から
発生する基準電圧Ｖｒ６ｆによって決る。この基準電圧
Ｖｒ８ｆけプロセスパラメータ（トランジスタのしきい
値電圧等）のバラツキにより変化するので、安定した電
圧検知ができないという問題が生じる。
発生する基準電圧Ｖｒ６ｆによって決る。この基準電圧
Ｖｒ８ｆけプロセスパラメータ（トランジスタのしきい
値電圧等）のバラツキにより変化するので、安定した電
圧検知ができないという問題が生じる。
この発明は上記のような問題点を解消するためになされ
たものでプロセスパラメータのバラツキによる基準電圧
Ｖｒｅｆの変化に左右されず安定した電圧検知を行うこ
とを目的とする。
たものでプロセスパラメータのバラツキによる基準電圧
Ｖｒｅｆの変化に左右されず安定した電圧検知を行うこ
とを目的とする。
上記課題を解決する定めに、この発明においては、基準
電圧発生回路が、定電圧供給手段々この定電圧供給手段
および前記第１のオペアンプ間に設けられたトランジス
タと、基準電圧供給手段と、前記トランジスタおよび前
記第１のオペアンプ間の電圧を降圧する降圧回路手段と
、前記基準′９電圧供給段の供給電圧と前記降圧回路手
段の出力電圧とを比較して、その出力信号により前記ト
ランジスタの動作を制御する弔２のオペアンプとｔｉｔ
て構成するようにしたものである。
電圧発生回路が、定電圧供給手段々この定電圧供給手段
および前記第１のオペアンプ間に設けられたトランジス
タと、基準電圧供給手段と、前記トランジスタおよび前
記第１のオペアンプ間の電圧を降圧する降圧回路手段と
、前記基準′９電圧供給段の供給電圧と前記降圧回路手
段の出力電圧とを比較して、その出力信号により前記ト
ランジスタの動作を制御する弔２のオペアンプとｔｉｔ
て構成するようにしたものである。
この発明にかかる電圧検知回路においては、基準電圧供
給手段は、第２のオペアンプに接続され、基準電１ｆＶ
ｒｓｆを与えるものである。
給手段は、第２のオペアンプに接続され、基準電１ｆＶ
ｒｓｆを与えるものである。
降圧電圧を任意に設定できる降圧［ｉ０］路手段は定電
圧Ｖｒｅｇ金降圧する。
圧Ｖｒｅｇ金降圧する。
第２のオペアンプは、基準電圧Ｖｒｅｆ、ｌ！一定電圧
Ｖｒｅｇを降圧−］路手段を介して降圧したものとを比
較するものである。第１のオペアンプは定電圧Ｖｒｅｇ
と比較電圧Ｖｘとを比較するものである。
Ｖｒｅｇを降圧−］路手段を介して降圧したものとを比
較するものである。第１のオペアンプは定電圧Ｖｒｅｇ
と比較電圧Ｖｘとを比較するものである。
スイッチ手段は、基準電圧Ｖｒｅｆと定電圧Ｖｒｅｇを
降圧＋０１路手段を介したものと？比較するも２のオペ
アンプの動作により開閉する。
降圧＋０１路手段を介したものと？比較するも２のオペ
アンプの動作により開閉する。
したがってこの発明に係る電圧検知回路においては、定
電圧Ｖｒｅｇを基準電圧Ｖｒｌｆと定電圧Ｖｒｆｌ１ｇ
′ｆｔ降圧回路手段を介して降圧したものとを比較す
る一ｐＪ２のオペアンプのωＪ作により開閉するスイッ
チにより制馴しており、それによって定電圧Ｖｒｅｇの
プロセスパラメータにヨルバラツキを解消できる。
電圧Ｖｒｅｇを基準電圧Ｖｒｌｆと定電圧Ｖｒｆｌ１ｇ
′ｆｔ降圧回路手段を介して降圧したものとを比較す
る一ｐＪ２のオペアンプのωＪ作により開閉するスイッ
チにより制馴しており、それによって定電圧Ｖｒｅｇの
プロセスパラメータにヨルバラツキを解消できる。
以下、この発明の一実苑例ケ図面を用いて説明する。
第１図は、この発明の一実施例による電圧検知回路の全
体構成を示すブロック図である。
体構成を示すブロック図である。
第１図において、基準電圧供給手段１は後述する第２の
オペアンプ２に基準電圧Ｖｒθｆを与える。゛定電圧供
給源８としてｔｗ６ＩＸ嵐圧ＶＣＣｉ用いる。定電圧Ｖ
ｒθｇは、後述するＪＳ １のオペアンプ？ＶＣ接続さ
れる。またこの定電圧Ｖ ｒ ｅｇは後述する降圧回路
手段番を介して第２のオペアンプ２に接続される。第２
のオペアンプ２は基準電圧Ｖｒｅｆと定電圧Ｖｒｅｇを
降圧したものとを比較し、その出力は、定電圧供給源８
である櫃源電圧ＶＣＣの供給を制別するスイッチ手段で
あるＰＭＯ８）ランジスタに続接している。
オペアンプ２に基準電圧Ｖｒθｆを与える。゛定電圧供
給源８としてｔｗ６ＩＸ嵐圧ＶＣＣｉ用いる。定電圧Ｖ
ｒθｇは、後述するＪＳ １のオペアンプ？ＶＣ接続さ
れる。またこの定電圧Ｖ ｒ ｅｇは後述する降圧回路
手段番を介して第２のオペアンプ２に接続される。第２
のオペアンプ２は基準電圧Ｖｒｅｆと定電圧Ｖｒｅｇを
降圧したものとを比較し、その出力は、定電圧供給源８
である櫃源電圧ＶＣＣの供給を制別するスイッチ手段で
あるＰＭＯ８）ランジスタに続接している。
比較電圧供給＃６としてＶＣＣを抵抗分割したものを用
いる。
いる。
比較電圧Ｖｘは、第１のオペアンプ７に接続している。
なお、これらの各部分１〜７は半導体チップ上に形成さ
れている。
れている。
次に第１図に示す回路の動作を説明する。基準電圧Ｖｒ
ｅｆと定電圧ｖｒｅｇｆｔ降圧１０１路手段番を介して
降圧したもｌ／）とを弔２のオペアンプ２を用いて比較
し、基準電圧Ｖｒθｆが、定電圧Ｖｒｅｇｋ降圧回路手
段４１ｊＩ：介したものの電圧より高い場合は、第２の
オペアンプ２の出力はｒＬＪレヘルとなりＰＭＯＳトラ
ンジスタ５がオンし、定電圧供給源８より、′１圧の供
給を受ける。
ｅｆと定電圧ｖｒｅｇｆｔ降圧１０１路手段番を介して
降圧したもｌ／）とを弔２のオペアンプ２を用いて比較
し、基準電圧Ｖｒθｆが、定電圧Ｖｒｅｇｋ降圧回路手
段４１ｊＩ：介したものの電圧より高い場合は、第２の
オペアンプ２の出力はｒＬＪレヘルとなりＰＭＯＳトラ
ンジスタ５がオンし、定電圧供給源８より、′１圧の供
給を受ける。
一方、定電圧Ｖｒｅｇを降圧ｉｏｌ路手段４を介したも
α１圧が、基準電圧Ｖｒ＠ｆ より高い場合は、オペア
ンプ２の出力はｒＨＪレベルとなりＰＭＯＳトランジス
タ５がオフし、ご電圧供給源８からの電圧供給を断つ、
この動作を繰り返すことにより定電圧Ｖｒθｇを一定に
保つことが町１泪である。
α１圧が、基準電圧Ｖｒ＠ｆ より高い場合は、オペア
ンプ２の出力はｒＨＪレベルとなりＰＭＯＳトランジス
タ５がオフし、ご電圧供給源８からの電圧供給を断つ、
この動作を繰り返すことにより定電圧Ｖｒθｇを一定に
保つことが町１泪である。
尚、降圧１ｏ］ ｓ手段の設定ｆｉｉＶｓｅｔは。
Ｖｅｅｔ−Ｖｒｅｇ＝Ｖｒ８ｆである。
このようにして得られた定電圧Ｖｒ８ｇ と比較電圧Ｖ
ｘと？第１のオペアンプ７で比較し、この第１のオペア
ンプ７の出力信号により、電圧を検知することができる
。
ｘと？第１のオペアンプ７で比較し、この第１のオペア
ンプ７の出力信号により、電圧を検知することができる
。
ＶｓｅｔｍＶｒｅｇ−Ｖｒｅｆ よ リＶｒｅ
ｇｍＶｓｅｔ＋Ｖｒｅｆ であるから、プログラムに
よりｖｓｅｔ ｋ変化させることにより、任意の検知電
圧を設定することが出来る。
ｇｍＶｓｅｔ＋Ｖｒｅｆ であるから、プログラムに
よりｖｓｅｔ ｋ変化させることにより、任意の検知電
圧を設定することが出来る。
以上のようにこの発明によれば、基＄直圧発生回路より
発生する基準電圧Ｖｒ＋９ｆのプロセスパラメータによ
るバラツキを任意に降圧電圧を設定できる降圧四路手段
を用いることにより、゛ご電圧Ｖｒｅｇを安定して供給
することができる。
発生する基準電圧Ｖｒ＋９ｆのプロセスパラメータによ
るバラツキを任意に降圧電圧を設定できる降圧四路手段
を用いることにより、゛ご電圧Ｖｒｅｇを安定して供給
することができる。
このことＶＣより、バラツキのない電圧検知回路を構成
することができる。
することができる。
第１図はこの発明の一実施例による電圧検知回路の全体
構成を示すブロック図％第２図に従来の４圧検知回路の
全体構成を示すブロック図である。 図において％ ｌは基準電圧供給手段、２は第２のオペ
アンプ、８は逆電圧供給源、４は降圧１川路手段％ ６
はＰＭＯ８）ランジスタ、ｆｌｊｍ比較電圧供給源、７
は第１のオペアンプ、８は基準電圧発生回路である。 尚、各図中、同一符号は（ロ）−または相当部分を示す
。
構成を示すブロック図％第２図に従来の４圧検知回路の
全体構成を示すブロック図である。 図において％ ｌは基準電圧供給手段、２は第２のオペ
アンプ、８は逆電圧供給源、４は降圧１川路手段％ ６
はＰＭＯ８）ランジスタ、ｆｌｊｍ比較電圧供給源、７
は第１のオペアンプ、８は基準電圧発生回路である。 尚、各図中、同一符号は（ロ）−または相当部分を示す
。
Claims (1)
- 基準電圧発生回路の基準電圧と比較電圧とを第１のオペ
アンプで比較して、比較電圧が所定値を越えたときに反
転出力信号を得るようにした電圧検知回路において、前
記基準電圧発生回路が、定電圧供給手段と、この定電圧
供給手段および前記第１のオペアンプ間に設けられたト
ランジスタと、基準電圧供給手段と、前記トランジスタ
および前記第１のオペアンプ間の電圧を降圧する降圧回
路手段と、前記基準電圧供給手段の供給電圧と前記降圧
回路手段の出力電圧とを比較し、その出力信号により前
記トランジスタの動作を制御する第２のオペアンプとを
備えたことを特徴とする電圧検知回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148084A JPH0312716A (ja) | 1989-06-09 | 1989-06-09 | 電圧検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148084A JPH0312716A (ja) | 1989-06-09 | 1989-06-09 | 電圧検知回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0312716A true JPH0312716A (ja) | 1991-01-21 |
Family
ID=15444877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1148084A Pending JPH0312716A (ja) | 1989-06-09 | 1989-06-09 | 電圧検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0312716A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS491826U (ja) * | 1972-04-05 | 1974-01-09 | ||
| US9157643B2 (en) | 2010-10-14 | 2015-10-13 | Fimcim S.P.A. | Conditioning plant |
-
1989
- 1989-06-09 JP JP1148084A patent/JPH0312716A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS491826U (ja) * | 1972-04-05 | 1974-01-09 | ||
| US9157643B2 (en) | 2010-10-14 | 2015-10-13 | Fimcim S.P.A. | Conditioning plant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689708B2 (ja) | バイアス電流制御回路 | |
| US7615977B2 (en) | Linear voltage regulator and method of limiting the current in such a regulator | |
| US6794856B2 (en) | Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback | |
| JP2643813B2 (ja) | 安定化電源回路 | |
| JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
| US4901037A (en) | Oscillator with amplitude stabilizing circuit | |
| JPH06168044A (ja) | プログラマブル出力電圧調整器 | |
| JP3822781B2 (ja) | 安定化電源回路 | |
| EP0359171B1 (en) | Circuit for sensing the transistor current waveform | |
| JP2005157604A (ja) | 過電流保護回路 | |
| JP3680784B2 (ja) | 電源回路 | |
| US6882582B2 (en) | EEPROM circuit voltage reference circuit and method for providing a low temperature-coefficient voltage reference | |
| JPH02284072A (ja) | 無線周波エネルギー検出回路 | |
| JPS60191320A (ja) | 電流しきい値検出器 | |
| KR100205783B1 (ko) | 감지 온도에 따른 전력 공급 제어 장치 | |
| EP0955724B1 (en) | Short-circuit protection circuit, particularly for power transistors | |
| JPH07222437A (ja) | スイッチング電源装置 | |
| JP2901419B2 (ja) | 半導体集積回路装置 | |
| JP2000065872A (ja) | 電圧検出回路 | |
| JP2828904B2 (ja) | 安定化電源回路 | |
| JP2003273711A (ja) | 電圧比較器 | |
| JPS6310215A (ja) | 定電流回路 | |
| JPH05267951A (ja) | 定電圧発生回路 | |
| JP2772962B2 (ja) | 定電圧回路およびそれを利用した直流２線式センサ | |
| JPS5847567A (ja) | 溶接用電源装置 |