JPH03127821A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03127821A JPH03127821A JP26498189A JP26498189A JPH03127821A JP H03127821 A JPH03127821 A JP H03127821A JP 26498189 A JP26498189 A JP 26498189A JP 26498189 A JP26498189 A JP 26498189A JP H03127821 A JPH03127821 A JP H03127821A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- epitaxial layer
- lattice
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法、特にシリコン基板上などに低温
蒸着法で単結晶シリコンのエピタキシャル層を形成する
方法に関し、 ＭＢＥ法による例えばシリコン基板上へのシリコンエピ
タキシャル層の成長において、結晶欠陥の少ないシリコ
ン層形成方法を提供することを目的とし、 シリコン基板またはシリコンの格子配置に似た格子構造
をもつ基板上にシリコンエピタキシャル層を成長するに
おいて、シリコン膜を形成する工程とシリコンをエツチ
ングする工程とを同時に同一蒸着装置内で行なうことを
特徴とする半導体装置の製造方法を含み構成する。
蒸着法で単結晶シリコンのエピタキシャル層を形成する
方法に関し、 ＭＢＥ法による例えばシリコン基板上へのシリコンエピ
タキシャル層の成長において、結晶欠陥の少ないシリコ
ン層形成方法を提供することを目的とし、 シリコン基板またはシリコンの格子配置に似た格子構造
をもつ基板上にシリコンエピタキシャル層を成長するに
おいて、シリコン膜を形成する工程とシリコンをエツチ
ングする工程とを同時に同一蒸着装置内で行なうことを
特徴とする半導体装置の製造方法を含み構成する。
本発明は半導体装置の製造方法、特にシリコン基板上な
どに低温蒸着法で単結晶シリコンのエピタキシャル層を
形成する方法に関する。
どに低温蒸着法で単結晶シリコンのエピタキシャル層を
形成する方法に関する。
例えばシリコン基板上に単結晶シリコン層を形成する方
法としては、化学気相成長（ＣＶＤ）法がある。この方
法では、１ｏｏｏ’ｃの高温中で反応ガスを分解させて
シリコン基板上に単結晶シリコンを成長させるのである
が、温度が前記の如くに高温である点に問題がある。
法としては、化学気相成長（ＣＶＤ）法がある。この方
法では、１ｏｏｏ’ｃの高温中で反応ガスを分解させて
シリコン基板上に単結晶シリコンを成長させるのである
が、温度が前記の如くに高温である点に問題がある。
そこで、比較的低温で単結晶シリコン層を形成すること
のできるシリコン分子線エピタキシャル法（ＭＢＥ法）
が注目されている。第２図はＭＢＥ法を実施するための
装置の模式図であって、図中、１１は蒸着装置、１２は
蒸着装置内を１Ｏ−９Ｔｏｒｒ程度の超高真空に保つた
めに図示しない排気系に連結された排気口、１３はその
上に単結晶シリコン層を形成しようとするシリコン基板
、１４はシリコン基板１３を例えば５００〜６００ ’
Ｃ程度に加熱するためのヒーター（このヒーターは使用
しなくてもよい。）、１５はるつぼ、１６はシリコンソ
ース、１７はシリコンソース１６を１４００°Ｃ程度に
加熱するためのヒーターである。シリコンソース１６を
１４００°Ｃの高温に加熱すると、シリコン原子１９が
蒸発し矢印を付して示すようにシリコン分子線１８とな
ってシリコン基板１３に飛ぶ。
のできるシリコン分子線エピタキシャル法（ＭＢＥ法）
が注目されている。第２図はＭＢＥ法を実施するための
装置の模式図であって、図中、１１は蒸着装置、１２は
蒸着装置内を１Ｏ−９Ｔｏｒｒ程度の超高真空に保つた
めに図示しない排気系に連結された排気口、１３はその
上に単結晶シリコン層を形成しようとするシリコン基板
、１４はシリコン基板１３を例えば５００〜６００ ’
Ｃ程度に加熱するためのヒーター（このヒーターは使用
しなくてもよい。）、１５はるつぼ、１６はシリコンソ
ース、１７はシリコンソース１６を１４００°Ｃ程度に
加熱するためのヒーターである。シリコンソース１６を
１４００°Ｃの高温に加熱すると、シリコン原子１９が
蒸発し矢印を付して示すようにシリコン分子線１８とな
ってシリコン基板１３に飛ぶ。
加熱されたシリコンソース１６から蒸発してくるシリコ
ン分子線１日のシリコン基板１３の表面に対する付着係
数（付着するシリコン分子の数／入射するシリコン分子
の数）は双方間しシリコンであることにより１であるた
め、飛来してくるシリコン原子１９はすべてシリコン基
板１３上のシリコンエピタキシャル層（成長層）１３ａ
の一部となる。前記したように、シリコン基板１３を加
熱するヒーター１４は使用しなくてもよく、このＭＢＥ
法によるシリコン成長層１３ａの形成中に、シリコン基
板１３の温度は５００〜６００°Ｃを超えることはない
。シリコン基板１３に前の工程で不純物が拡散されてい
るとき、前記した範囲内の温度では拡散された不純物の
再拡散は発生せず、設計されたとおりの不純物の分布プ
ロファイルが影響を受けることがなく、この事実がＭＢ
Ｅ法の大なる利点である。
ン分子線１日のシリコン基板１３の表面に対する付着係
数（付着するシリコン分子の数／入射するシリコン分子
の数）は双方間しシリコンであることにより１であるた
め、飛来してくるシリコン原子１９はすべてシリコン基
板１３上のシリコンエピタキシャル層（成長層）１３ａ
の一部となる。前記したように、シリコン基板１３を加
熱するヒーター１４は使用しなくてもよく、このＭＢＥ
法によるシリコン成長層１３ａの形成中に、シリコン基
板１３の温度は５００〜６００°Ｃを超えることはない
。シリコン基板１３に前の工程で不純物が拡散されてい
るとき、前記した範囲内の温度では拡散された不純物の
再拡散は発生せず、設計されたとおりの不純物の分布プ
ロファイルが影響を受けることがなく、この事実がＭＢ
Ｅ法の大なる利点である。
前記したように、シリコン分子線のシリコン基板表面に
対する付着係数が１であることは、シリコン同士の格子
定数が同じで、シリコン基板の格子構造のシリコンの位
置するところにシリコン原子が付着することによる。そ
のため、−旦結晶欠陥が形成されると、すなわちシリコ
ン基板の格子構造のシリコン格子の間にシリコンが付着
すると、そのシリコンはエネルギーが不安定な状態の欠
陥となり、その欠陥が除去されないま覧にシリコンが付
着すると、この不安定な状態にあるシリコンにシリコン
が付着し、その結果シリコン層の深さにわたってこの結
晶欠陥が作られ、シリコンエピタキシャル層（シリコン
成長層）の欠陥として残る。
対する付着係数が１であることは、シリコン同士の格子
定数が同じで、シリコン基板の格子構造のシリコンの位
置するところにシリコン原子が付着することによる。そ
のため、−旦結晶欠陥が形成されると、すなわちシリコ
ン基板の格子構造のシリコン格子の間にシリコンが付着
すると、そのシリコンはエネルギーが不安定な状態の欠
陥となり、その欠陥が除去されないま覧にシリコンが付
着すると、この不安定な状態にあるシリコンにシリコン
が付着し、その結果シリコン層の深さにわたってこの結
晶欠陥が作られ、シリコンエピタキシャル層（シリコン
成長層）の欠陥として残る。
ＣＶＤ法においては、このような欠陥が作られた場合に
は、成長ガスのキャリアガスとしてＣＶＤｔｃ長装置内
に導入される水素（Ｉ＋□）が、このような格子間に付
着したシリコンを Ｓｉ＋２Ｈｚ→ＳｉＨ４ に変化させ、ＳｉＨ４は揮発性のものであるので排気さ
れ、その結果欠陥の原因となるシリコンが基板上に残る
ことなく、結晶欠陥のないシリコン成長層が得られる。
は、成長ガスのキャリアガスとしてＣＶＤｔｃ長装置内
に導入される水素（Ｉ＋□）が、このような格子間に付
着したシリコンを Ｓｉ＋２Ｈｚ→ＳｉＨ４ に変化させ、ＳｉＨ４は揮発性のものであるので排気さ
れ、その結果欠陥の原因となるシリコンが基板上に残る
ことなく、結晶欠陥のないシリコン成長層が得られる。
しかし、ＭＢＥ法では、蒸着装置内に■２などのガスを
導入しないために、−旦作られた結晶欠陥が除去される
ことなく残り、そのため、ＭＢＥ法で形成したシリコン
エピタキシャル層（成長層）を用いた素子の信頼性が乏
しくなる問題がある。
導入しないために、−旦作られた結晶欠陥が除去される
ことなく残り、そのため、ＭＢＥ法で形成したシリコン
エピタキシャル層（成長層）を用いた素子の信頼性が乏
しくなる問題がある。
そこで本発明は、ＭＢＥ法による例えばシリコン基板上
へのシリコンエピタキシャル層の戊辰において、結晶欠
陥の少ないシリコン層形成方法を提供することを目的と
する。
へのシリコンエピタキシャル層の戊辰において、結晶欠
陥の少ないシリコン層形成方法を提供することを目的と
する。
上記課題は、シリコン基板またはシリコンの格子配置に
似た格子構造をもつ基板上にシリコンエピタキシャル層
を戊辰するにおいて、シリコン膜を形成する工程とシリ
コンをエツチングする工程とを同時に同一蒸着装置内で
行なうことを特徴とする半導体装置の製造方法によって
解決される。
似た格子構造をもつ基板上にシリコンエピタキシャル層
を戊辰するにおいて、シリコン膜を形成する工程とシリ
コンをエツチングする工程とを同時に同一蒸着装置内で
行なうことを特徴とする半導体装置の製造方法によって
解決される。
本発明においては、シリコンのＭＢＥ法による戊辰にお
いて、シリコン層を形成するプロセスと、その一部を除
去するプロセスとを同時に行なうことにより、欠陥の少
ないシリコンエビタキシャル層を得ることを特徴として
いる。一般に、格子位置でない所に付着した原子は、格
子位置に入った原子に比べて、下地との結合力は小さい
。そのため、エツチングガスを成長中に適当に供給する
ことにより、格子位置でない所に付着した原子のみをエ
ツチングすることが可能となる。その結果、結晶欠陥の
少ないシリコンエピタキシャル層が得られる。
いて、シリコン層を形成するプロセスと、その一部を除
去するプロセスとを同時に行なうことにより、欠陥の少
ないシリコンエビタキシャル層を得ることを特徴として
いる。一般に、格子位置でない所に付着した原子は、格
子位置に入った原子に比べて、下地との結合力は小さい
。そのため、エツチングガスを成長中に適当に供給する
ことにより、格子位置でない所に付着した原子のみをエ
ツチングすることが可能となる。その結果、結晶欠陥の
少ないシリコンエピタキシャル層が得られる。
以下、本発明を図示の実施例により具体的に説明する。
シリコンのＭＢＥ戒長成長いて、本発明によると、シリ
コン分子線供給用の蒸発源の他にシリコンエツチング用
のガス（たとえば、Ｈ，α系のＳｉα４、Ｆ系のＳｉＦ
４など）の導入系を有した装置を用い、通常のＭＢＥ成
長と同様に、シリコン分子線を供給すると同時に、上記
エツチングガスを、基板に照射する。装置内の圧力とし
ては、１０−５〜１Ｏ−６Ｔｏｒｒを維持できる程度に
ガスを導入する。エツチングガスは、シリコン成長層に
影響を与えることのないよう極微量導入する。この量は
、現在の技術ではモニターすることができないので、最
初１Ｏ−９Ｔｏｒｒの高真空であった蒸着装置の真空度
が、エツチングガスの導入により１０−５〜１０− ’
Ｔｏｒｒに変化したことを検知して導入するエツチング
ガスの量を規制するのである。これにより、例えばエツ
チングガスとしてＨを用いると、格子位置でない所に存
在するシリコン原子は、次の反応により、気体となって
、すみやかに成長層から除去される。
コン分子線供給用の蒸発源の他にシリコンエツチング用
のガス（たとえば、Ｈ，α系のＳｉα４、Ｆ系のＳｉＦ
４など）の導入系を有した装置を用い、通常のＭＢＥ成
長と同様に、シリコン分子線を供給すると同時に、上記
エツチングガスを、基板に照射する。装置内の圧力とし
ては、１０−５〜１Ｏ−６Ｔｏｒｒを維持できる程度に
ガスを導入する。エツチングガスは、シリコン成長層に
影響を与えることのないよう極微量導入する。この量は
、現在の技術ではモニターすることができないので、最
初１Ｏ−９Ｔｏｒｒの高真空であった蒸着装置の真空度
が、エツチングガスの導入により１０−５〜１０− ’
Ｔｏｒｒに変化したことを検知して導入するエツチング
ガスの量を規制するのである。これにより、例えばエツ
チングガスとしてＨを用いると、格子位置でない所に存
在するシリコン原子は、次の反応により、気体となって
、すみやかに成長層から除去される。
Ｓｉ＋Ｘｌｌ →ＳｉＨ，↑
本発明の方法の実施に用いる装置は第１図に示され、図
中、第１図に示したものと同じものは同一符号を付して
表示し、２０はロードロック、２１はイオンポンプ、２
２はターボ分子ポンプ（ＴＭＰ） 、２３は反射高速電
子線回折装置（Ｒ肝Ｅ［ｌ） 、２４は四重極質量分析
器（ＱＭＡ） 、２５は気体セル、２６はバルブ、２７
はマスフローコントローラ（ＮＦＣ）で、ｌ１２はこの
ＭＦＣ２７、気体セル２５を経由して蒸着装置１１に供
給される。
中、第１図に示したものと同じものは同一符号を付して
表示し、２０はロードロック、２１はイオンポンプ、２
２はターボ分子ポンプ（ＴＭＰ） 、２３は反射高速電
子線回折装置（Ｒ肝Ｅ［ｌ） 、２４は四重極質量分析
器（ＱＭＡ） 、２５は気体セル、２６はバルブ、２７
はマスフローコントローラ（ＮＦＣ）で、ｌ１２はこの
ＭＦＣ２７、気体セル２５を経由して蒸着装置１１に供
給される。
本発明の方法によって、シリコンのＭＢＥ成長を行った
場合、通常のＭＢＥ法では１００〜５００ケ／Ｃ１１！
程度存在する結晶欠陥は、ＣＶＤ法（化学気相成長法）
で形成するシリコンエピタキシャル層と同様にはｙＱケ
に低減される。この欠陥の観察は、成長したシリコン成
長層をエツチング液に浸けると、欠陥のあるところでは
欠陥のないところに比べより多くエツチングされ、欠陥
部分に穴があけられたような状態になるので、それの数
を顕微鏡を用いてカウントすることによってなされた。
場合、通常のＭＢＥ法では１００〜５００ケ／Ｃ１１！
程度存在する結晶欠陥は、ＣＶＤ法（化学気相成長法）
で形成するシリコンエピタキシャル層と同様にはｙＱケ
に低減される。この欠陥の観察は、成長したシリコン成
長層をエツチング液に浸けると、欠陥のあるところでは
欠陥のないところに比べより多くエツチングされ、欠陥
部分に穴があけられたような状態になるので、それの数
を顕微鏡を用いてカウントすることによってなされた。
以上のように本発明によると、低温でのシリコンエピタ
キシャル層（成長層）の成長という利点に加え、結晶欠
陥がＣＶＤ法の場合と同程度に除去されたシリコンエピ
タキシャル層の形成が可能となり、製造されるデバイス
の信頼性の向上に有効である。なお、本発明の方法は、
シリコン基板上に単結晶シリコン層を形成する場合に限
定されるものではなく、サファイアのようにシリコンの
結晶格子構造に類似の格子構造をもつ基板に対しても実
施可能である。
キシャル層（成長層）の成長という利点に加え、結晶欠
陥がＣＶＤ法の場合と同程度に除去されたシリコンエピ
タキシャル層の形成が可能となり、製造されるデバイス
の信頼性の向上に有効である。なお、本発明の方法は、
シリコン基板上に単結晶シリコン層を形成する場合に限
定されるものではなく、サファイアのようにシリコンの
結晶格子構造に類似の格子構造をもつ基板に対しても実
施可能である。
第１図は本発明の方法の実施に用いる装置の構成国、
第２図はＭＢＥ法に用いる装置の構成国である。
図中、
１１は蒸着装置、
１２は排気口、
１３はシリコン基板、
１３ａはシリコンエピタキシャル層、
１４と１７はヒーター
１５はるつぼ、
１６はシリコンソース、
１８はシリコン分子線、
１９はシリコン原子、
２０はロードロック、
０
２１はイオンポンプ、
２２はＴＭＰ。
２３は反射高速電子線回折装置（ＲＩＩＥＥＤ）２４は
ＱＭＡ、 ２５は気体セル、 ２６はバルブ、 ２７はマスフローコントローラ（ＭＦＣ）を示す。
ＱＭＡ、 ２５は気体セル、 ２６はバルブ、 ２７はマスフローコントローラ（ＭＦＣ）を示す。
Claims (1)
- 【特許請求の範囲】 シリコン基板（１３）またはシリコンの格子配置に似た
格子構造をもつ基板上にシリコンエピタキシャル層（１
３ａ）を成長するにおいて、 シリコン膜を形成する工程とシリコンをエッチングする
工程とを同時に同一蒸着装置（１１）内で行なうことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26498189A JPH03127821A (ja) | 1989-10-13 | 1989-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26498189A JPH03127821A (ja) | 1989-10-13 | 1989-10-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03127821A true JPH03127821A (ja) | 1991-05-30 |
Family
ID=17410907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26498189A Pending JPH03127821A (ja) | 1989-10-13 | 1989-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03127821A (ja) |
-
1989
- 1989-10-13 JP JP26498189A patent/JPH03127821A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4579609A (en) | Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition | |
| CA2021993C (en) | Impurity doping method with diffusion source | |
| EP0518800B1 (en) | Heteroepitaxial growth of germanium on silicon by UHV/CVD | |
| JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
| TWI893031B (zh) | 磊晶晶圓之製造方法 | |
| GB2195663A (en) | Chemical vapour deposition method and apparatus therefor | |
| Donahue et al. | Low‐temperature silicon epitaxy using low pressure chemical vapor deposition with and without plasma enhancement | |
| JPH10289906A5 (ja) | ||
| US4948751A (en) | Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor | |
| JPH04174517A (ja) | ダイヤモンド半導体の製造方法 | |
| US5286334A (en) | Nonselective germanium deposition by UHV/CVD | |
| JP2970499B2 (ja) | 半導体装置の製造方法 | |
| US6251183B1 (en) | Rapid low-temperature epitaxial growth using a hot-element assisted chemical vapor deposition process | |
| US6661075B2 (en) | Abrupt pn junction diode formed using chemical vapor deposition processing | |
| JPH03127821A (ja) | 半導体装置の製造方法 | |
| JPH03769B2 (ja) | ||
| KR20010062215A (ko) | 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치 | |
| JPH03218622A (ja) | 不純物ドーピングの方法 | |
| JPH0243720A (ja) | 分子線エピタキシャル成長方法 | |
| JPS6027699A (ja) | 炭火硅素単結晶膜の製造法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| WO2025041531A1 (ja) | エピタキシャルウェーハの製造方法 | |
| EP0842531A1 (en) | A method for the low temperature cleaning of substrates containing indium or antimony | |
| JP2876414B2 (ja) | 拡散抵抗素子の製造方法 | |
| JPH04124814A (ja) | Ｓｏｉ基板の作製方法 |