JPH03128552A - データ伝送システムのための変復調装置 - Google Patents
データ伝送システムのための変復調装置Info
- Publication number
- JPH03128552A JPH03128552A JP2195632A JP19563290A JPH03128552A JP H03128552 A JPH03128552 A JP H03128552A JP 2195632 A JP2195632 A JP 2195632A JP 19563290 A JP19563290 A JP 19563290A JP H03128552 A JPH03128552 A JP H03128552A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- difference signal
- difference
- output
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
- H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
- H04L27/3427—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation
- H04L27/3438—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation using an underlying generalised cross constellation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ伝送システムのための変復調装置（Ｍ
ＯＤＥＭ）に関し、特に遅延等化量を設定するか否かを
自動的に決定することができるＭＯＤＥＭに関する。
ＯＤＥＭ）に関し、特に遅延等化量を設定するか否かを
自動的に決定することができるＭＯＤＥＭに関する。
データ伝送システムは互いに離れた場所に存在するデー
タ処理装置とデータ入出力装置との間、あるいはデータ
処理装置相互間を接続して情報伝送を行う。このために
、データ伝送システムは各種の伝送路及び伝送装置から
構成される。
タ処理装置とデータ入出力装置との間、あるいはデータ
処理装置相互間を接続して情報伝送を行う。このために
、データ伝送システムは各種の伝送路及び伝送装置から
構成される。
データ伝送システムに接続されるデータ処理装置及びデ
ータ入出力装置は総称してデータ端末装置（ＤＴＥ）と
呼ばれる。データ伝送システムにおける伝送装置はデー
タ回線終端装置（ＤＣＥ）と呼ばれる。データ回線終端
装置の一代表例であるＭＯＤＥＭは、データ端末装置と
の間での信号インタフェース条件と伝送路側の信号イン
タフェース条件との相互変換を行う。
ータ入出力装置は総称してデータ端末装置（ＤＴＥ）と
呼ばれる。データ伝送システムにおける伝送装置はデー
タ回線終端装置（ＤＣＥ）と呼ばれる。データ回線終端
装置の一代表例であるＭＯＤＥＭは、データ端末装置と
の間での信号インタフェース条件と伝送路側の信号イン
タフェース条件との相互変換を行う。
通常、このようなデータ伝送システムのＭＯＤＥＭには
、伝送路上で受けた遅延歪、特に群遅延歪を補償するた
めに、遅延等化器が設けられる。
、伝送路上で受けた遅延歪、特に群遅延歪を補償するた
めに、遅延等化器が設けられる。
互いに対向するＭＯＤＥＭ間の伝送路として使用される
電話回線における群遅延歪は、回線のリンク数等によっ
てその特性が変化する。専用回線においては、回線工事
を施した時に群遅延歪の特性が決まり、以降の大きな特
性変化は基本的には無い。したがって、遅延等化器の設
定は、ＭＯＤＥＭ設置時に設置技術者がＭＯＤＥＭを使
用して試験的に実際のデータ伝送を行いながら回線の′
＃遅延特性を調査することにより行われる。この設定時
、設置技術者は精密なオシロスコープ等の測定器を使用
することにより、回線に対して遅延等仕置を挿入した場
合と押入しない場合とのデータ伝送のアイパターンを観
測して比較する。この結果に基づいて設置技術者は遅延
等化器の設定の必要性を判断する。
電話回線における群遅延歪は、回線のリンク数等によっ
てその特性が変化する。専用回線においては、回線工事
を施した時に群遅延歪の特性が決まり、以降の大きな特
性変化は基本的には無い。したがって、遅延等化器の設
定は、ＭＯＤＥＭ設置時に設置技術者がＭＯＤＥＭを使
用して試験的に実際のデータ伝送を行いながら回線の′
＃遅延特性を調査することにより行われる。この設定時
、設置技術者は精密なオシロスコープ等の測定器を使用
することにより、回線に対して遅延等仕置を挿入した場
合と押入しない場合とのデータ伝送のアイパターンを観
測して比較する。この結果に基づいて設置技術者は遅延
等化器の設定の必要性を判断する。
しかしながら、上述したような遅延等化器の設定では、
精密なオシロスコープなどの測定器が必要となるだけで
はなく、設置技術者として熟練者が必要となる。
精密なオシロスコープなどの測定器が必要となるだけで
はなく、設置技術者として熟練者が必要となる。
この発明の目的は特殊な測定器及びその操・作を必要と
することなく、遅延等化器を自動的に設定することがで
きるデータ伝送システムのための変復調装置を提供する
ことにある。
することなく、遅延等化器を自動的に設定することがで
きるデータ伝送システムのための変復調装置を提供する
ことにある。
この発明の別の目的は熟練技術者でなくとも、つまり一
般ユーザであっても遅延等化器の設定・非設定を容易に
行うことができるデータ伝送システムのための変復調装
置を提供することにある。
般ユーザであっても遅延等化器の設定・非設定を容易に
行うことができるデータ伝送システムのための変復調装
置を提供することにある。
この発明の一態様によるデータ伝送システムのための変
復調装置は、対向する変復調装置から送信されたトレリ
ス符号化テスト信号を伝送路を介して受信し、テスト信
号の伝送路における遅延歪を補償する遅延等化手段と、
遅延等化手段の出力の前記テスト信号と伝送路を介して
入力されたテスト信号とを選択的に出力する第１のスイ
ッチング手段と、第１のスイッチング手段の出力信号を
復調する復調手段と、復調手段の出力信号を予め定めら
れた信号点座標に判定する判定手段とを備える。また、
変復調装置は判定手段及び復調手段の出力信号から判定
点と受信信号点との距離を表わすブランチメトリックを
計算し、計算されたブランチメトリックに基づく累積値
のパスメトリックを求めるビタビ復号手段と、ビタビ復
号手段からのパスメトリックの最大値及び最小値を選択
し、選択された最大値と最小値との差を求め差信号とし
て出力する演算手段とを備える。さらに、変復ｉ！Ｉａ
置は演算手段で求めた差信号を遅延等化手段を伝送路に
対して設定しない場合のパスメトリックに対応する第１
差信号及び遅延等化手段を伝送路に対して設定した場合
のパスメトリックに対応する第２差信号としてそれぞれ
出力する第２のスイッチング手段から出力される第１差
信号及び第２差信号を互いに比較し、第１差信号が第２
差信号より大きいとき遅延等化手段を伝送路に対して設
定しない状態に第１のスイッチング手段を設定し、第２
差信号が第１差信号より大きいとき遅延等化手段を伝送
路に対して設定する状態に第１のスイッチング手段を設
定する制御手段とを備える。
復調装置は、対向する変復調装置から送信されたトレリ
ス符号化テスト信号を伝送路を介して受信し、テスト信
号の伝送路における遅延歪を補償する遅延等化手段と、
遅延等化手段の出力の前記テスト信号と伝送路を介して
入力されたテスト信号とを選択的に出力する第１のスイ
ッチング手段と、第１のスイッチング手段の出力信号を
復調する復調手段と、復調手段の出力信号を予め定めら
れた信号点座標に判定する判定手段とを備える。また、
変復調装置は判定手段及び復調手段の出力信号から判定
点と受信信号点との距離を表わすブランチメトリックを
計算し、計算されたブランチメトリックに基づく累積値
のパスメトリックを求めるビタビ復号手段と、ビタビ復
号手段からのパスメトリックの最大値及び最小値を選択
し、選択された最大値と最小値との差を求め差信号とし
て出力する演算手段とを備える。さらに、変復ｉ！Ｉａ
置は演算手段で求めた差信号を遅延等化手段を伝送路に
対して設定しない場合のパスメトリックに対応する第１
差信号及び遅延等化手段を伝送路に対して設定した場合
のパスメトリックに対応する第２差信号としてそれぞれ
出力する第２のスイッチング手段から出力される第１差
信号及び第２差信号を互いに比較し、第１差信号が第２
差信号より大きいとき遅延等化手段を伝送路に対して設
定しない状態に第１のスイッチング手段を設定し、第２
差信号が第１差信号より大きいとき遅延等化手段を伝送
路に対して設定する状態に第１のスイッチング手段を設
定する制御手段とを備える。
一実施例を示す第１図を参照すると、ここには第１の変
復調装置（ＭＯＤＥＭ）１と第２の変復調装置（ＭＯＤ
ＥＭ）２とを伝送路（専用回線）３を介して相互接続し
たデータ伝送システムが示されている。互いに対向する
ＭＯＤＥＭＩ及びＭＯＤＥＭ２は全く同一構成であるが
、第１図ではＭＯＤＥＭＩが遅延等化器を自動設定する
ために必要なテスト信号の受信側に存在し、ＭＯＤＥＭ
２がこのテスト信号の送信側に存在する場合のそれぞれ
の関係する構成だけを示している。ＭＯＤＥＭＩにおい
て、起動スイッチ４はＭＯＤＥＭｌの操作盤に設けられ
る。テスト信号送信要求回路５は、このスイッチ４が操
作されたとき、伝送路３を介して対向するＭＯＤＥＭ２
にテスト信号の送信要求信号ＴＲＥＱを送信する。ＭＯ
ＤＥＭｌのテスト信号送信要求回路５から送出された送
信要求信号ＴＲＥＱを伝送路３を介して受信したＭＯＤ
ＥＭ２は、トレリス符号化テスト信号５（１）を作成し
、このテスト信号を伝送路３を介して対向するＭＯＤＥ
ＭＩに送信する。このためａ、：ＭＯＤＥＭ２はトレリ
ス符号器６を備える。
復調装置（ＭＯＤＥＭ）１と第２の変復調装置（ＭＯＤ
ＥＭ）２とを伝送路（専用回線）３を介して相互接続し
たデータ伝送システムが示されている。互いに対向する
ＭＯＤＥＭＩ及びＭＯＤＥＭ２は全く同一構成であるが
、第１図ではＭＯＤＥＭＩが遅延等化器を自動設定する
ために必要なテスト信号の受信側に存在し、ＭＯＤＥＭ
２がこのテスト信号の送信側に存在する場合のそれぞれ
の関係する構成だけを示している。ＭＯＤＥＭＩにおい
て、起動スイッチ４はＭＯＤＥＭｌの操作盤に設けられ
る。テスト信号送信要求回路５は、このスイッチ４が操
作されたとき、伝送路３を介して対向するＭＯＤＥＭ２
にテスト信号の送信要求信号ＴＲＥＱを送信する。ＭＯ
ＤＥＭｌのテスト信号送信要求回路５から送出された送
信要求信号ＴＲＥＱを伝送路３を介して受信したＭＯＤ
ＥＭ２は、トレリス符号化テスト信号５（１）を作成し
、このテスト信号を伝送路３を介して対向するＭＯＤＥ
ＭＩに送信する。このためａ、：ＭＯＤＥＭ２はトレリ
ス符号器６を備える。
ここで、トレリス符号器６について詳細に述べる。トレ
リス符号化は回線上の雑音に対する余裕度を高め、Ｓ／
Ｎ対エラーレート特性を改善するデータ伝送の符号化の
一種である。このようなトレリス符号化を施したテスト
信号を発生するトレリス符号器６は、第２図に示すよう
なＣＣＩＴＴ勧告ｖ、３３の構成を採ることができる。
リス符号化は回線上の雑音に対する余裕度を高め、Ｓ／
Ｎ対エラーレート特性を改善するデータ伝送の符号化の
一種である。このようなトレリス符号化を施したテスト
信号を発生するトレリス符号器６は、第２図に示すよう
なＣＣＩＴＴ勧告ｖ、３３の構成を採ることができる。
第２図を参照すると、トレリス符号器６は差動符号器６
１と畳込み符号器６２とマツピング回路６３とから構成
されている。このトレリス符号器６において、送信デー
タは６ビツトＱ６．、・・・Ｑｌ、、づつに区切られ、
かつ並列に入力される。このデータの６ビツトのうち４
ビツトＱθ。＋ Ｑｆｉｎ＋ Ｑ４０ＩＱ３ｎは符
号化されず、他の２ビットＱ２□、Ｑ１□についてだけ
符号化が行われる。差動符号器６１は第３図に真理値を
示すように、入力Ｑｒｎ＋ Ｑ２゜と前回の出力である
先行入力Ｙ１□−８，Ｙ２□−□とを比較して新たな出
力Ｙ １ｎ＋ Ｙ２ｆ、を送出する。この差動符号器６
１の動作は位相偏移変調（Ｐ Ｓ Ｋ ： ｐｈａｓｅ
ｓｈｉｆｔ ｋｅｙｌｎｇ）方式及び直交振幅変調（Ｑ
ＡＭ：ｑｕａｄｒａｔｕｒｅ ａｍｐｌｉｔｕｄｅ ｍ
ｏｄｕｌａｔｉｏｎ ）方式における差動変調方式、つ
まり送信データを搬送信号の位相変化量に置き変えて伝
送し、位相ヒツト等で瞬間的な位相変化があった場合、
その瞬間はエラーを生じるが、以降のデータには影響を
及ぼさない方式と同様である。
１と畳込み符号器６２とマツピング回路６３とから構成
されている。このトレリス符号器６において、送信デー
タは６ビツトＱ６．、・・・Ｑｌ、、づつに区切られ、
かつ並列に入力される。このデータの６ビツトのうち４
ビツトＱθ。＋ Ｑｆｉｎ＋ Ｑ４０ＩＱ３ｎは符
号化されず、他の２ビットＱ２□、Ｑ１□についてだけ
符号化が行われる。差動符号器６１は第３図に真理値を
示すように、入力Ｑｒｎ＋ Ｑ２゜と前回の出力である
先行入力Ｙ１□−８，Ｙ２□−□とを比較して新たな出
力Ｙ １ｎ＋ Ｙ２ｆ、を送出する。この差動符号器６
１の動作は位相偏移変調（Ｐ Ｓ Ｋ ： ｐｈａｓｅ
ｓｈｉｆｔ ｋｅｙｌｎｇ）方式及び直交振幅変調（Ｑ
ＡＭ：ｑｕａｄｒａｔｕｒｅ ａｍｐｌｉｔｕｄｅ ｍ
ｏｄｕｌａｔｉｏｎ ）方式における差動変調方式、つ
まり送信データを搬送信号の位相変化量に置き変えて伝
送し、位相ヒツト等で瞬間的な位相変化があった場合、
その瞬間はエラーを生じるが、以降のデータには影響を
及ぼさない方式と同様である。
畳込み符号器６２は差動符号器６１の出力Ｙ １ｎ＋Ｙ
２．、を得てトレリス符号化を行う。畳込み符号器６２
では１つの冗長ビットＹ。ｆｌが加えられ、符号化され
た出力は３ビツトＹ２□＋ Ｙ’ｔｎｌ Ｙｏｎとなる
。この畳込み符号器６２は３つの遅延器（Ｔ）の内容Ｗ
ｎ ｌ ＊ Ｗ ｎ Ｑ ＋ Ｗ ｎ ３によって８
つの状態を持つ。ある１つの状態から次の状態に変化す
る時、変化すべき状態は８つのうちの４つに限定され、
入力Ｙ ｌｎ＊ Ｙ ２ｎによって変化する。８状態ト
レリス符号化の状態遷移は第４図に示すとおりである。
２．、を得てトレリス符号化を行う。畳込み符号器６２
では１つの冗長ビットＹ。ｆｌが加えられ、符号化され
た出力は３ビツトＹ２□＋ Ｙ’ｔｎｌ Ｙｏｎとなる
。この畳込み符号器６２は３つの遅延器（Ｔ）の内容Ｗ
ｎ ｌ ＊ Ｗ ｎ Ｑ ＋ Ｗ ｎ ３によって８
つの状態を持つ。ある１つの状態から次の状態に変化す
る時、変化すべき状態は８つのうちの４つに限定され、
入力Ｙ ｌｎ＊ Ｙ ２ｎによって変化する。８状態ト
レリス符号化の状態遷移は第４図に示すとおりである。
たとえば、時刻ｎで状態Ｗｎｌ＋ＷｎＱ＋Ｗ□３が００
０のとき、時刻ｎ＋１での状態、Ｗ （ｎ ＋ １ ）
ｌ ＋Ｗ＜ｎ＋１＋２ｔ Ｗ＜ｎ＋ｓ、ａは０００
，００１，０１０及び０１１のうちのいずれかである。
０のとき、時刻ｎ＋１での状態、Ｗ （ｎ ＋ １ ）
ｌ ＋Ｗ＜ｎ＋１＋２ｔ Ｗ＜ｎ＋ｓ、ａは０００
，００１，０１０及び０１１のうちのいずれかである。
畳込み符号器６２の出力は冗長ビットＹ。□及び入力Ｙ
１ｎ＊ Ｙ２ｎの３ビツトから成る。時刻ｎにおける
冗長ビットＹ。、ｌは同時刻の入力Ｙ ｌｎ＋ Ｙ２ｎ
に影響されることなく、遅延器の内容Ｗｎ２と同じであ
るため、出力は８種類のうちの４種類に限定される。第
４図に示すように、状態遷移を表わす線に付記されたＡ
、Ｂ、・・・、Ｈがその遷移での出力となる。
１ｎ＊ Ｙ２ｎの３ビツトから成る。時刻ｎにおける
冗長ビットＹ。、ｌは同時刻の入力Ｙ ｌｎ＋ Ｙ２ｎ
に影響されることなく、遅延器の内容Ｗｎ２と同じであ
るため、出力は８種類のうちの４種類に限定される。第
４図に示すように、状態遷移を表わす線に付記されたＡ
、Ｂ、・・・、Ｈがその遷移での出力となる。
すなわち、出力Ｙ ２ｎ＋ ｙｔｔ＋Ｉ ＹｏｎはＡ＝
ＯＯＯ１Ｂ＝０１０１ Ｇ＝１００．Ｄ＝１ １０１
Ｅ＝０１１、Ｆ＝１０１、Ｇ＝１１１、及びＨ＝００１
となる。たとえば、状態がＷ□ｇ Ｗｎ２＋ Ｗｎ３＝
ＯＯＯである時、入力Ｙ １ｎ＋ Ｙ２！ｌとして０Ｏ
１０１，１０１及び１１が入力されると、遷移状態Ｗ
（ｎ＋１１１＋ Ｗ（ｎ＋１１２ｓ Ｗ（＊＋１１１の
それぞれはＯｏｏ、ｏｔｉｌｏｏｔ、及び０１０となる
。このとき、畳込み符号器６２の出力はそれぞれ０ＯＯ
＝Ａ、０１０＝Ｂ、１００＝Ｃ，及び１１０＝Ｄとなる
。
ＯＯＯ１Ｂ＝０１０１ Ｇ＝１００．Ｄ＝１ １０１
Ｅ＝０１１、Ｆ＝１０１、Ｇ＝１１１、及びＨ＝００１
となる。たとえば、状態がＷ□ｇ Ｗｎ２＋ Ｗｎ３＝
ＯＯＯである時、入力Ｙ １ｎ＋ Ｙ２！ｌとして０Ｏ
１０１，１０１及び１１が入力されると、遷移状態Ｗ
（ｎ＋１１１＋ Ｗ（ｎ＋１１２ｓ Ｗ（＊＋１１１の
それぞれはＯｏｏ、ｏｔｉｌｏｏｔ、及び０１０となる
。このとき、畳込み符号器６２の出力はそれぞれ０ＯＯ
＝Ａ、０１０＝Ｂ、１００＝Ｃ，及び１１０＝Ｄとなる
。
畳込み符号器６２の出力Ｙ ２ｎｓ Ｙ １ ｎ＋ Ｙ
Ｏｎと符号化されなかった送信データＱ６゜＊ Ｑ５
ｎ＋ Ｑ４□。
Ｏｎと符号化されなかった送信データＱ６゜＊ Ｑ５
ｎ＋ Ｑ４□。
Ｑ３□とはマツピング回路６３において第５図に示す信
号空間のＣＣＩＴＴ勧告ｖ、３３による１２８の信号点
に配置される。たとえばマツピング回路６３の入力がＱ
８ｎ＋ Ｑ５ｎ＊ Ｑ４ｎ＋ Ｑ３ｎ＋Ｙ２ｎ、 Ｙ
ｔ−Ｙｏ−＝ ０１０１０００であるとき、信号点は
横軸（Ｐ軸）上で４及び縦軸（Ｑ軸）上で１の座標に配
置される。したがって、マツピング回路６３の出力Ｐ、
ＱはそれぞれＰ＝４及びＱ＝１となる。上述した畳込み
符号器６２の８種類の出力Ａ、Ｂ、・・・、Ｈ（サブセ
ットと称す）は送信データＱ ８ｎ＋ Ｑ ５＊＋ Ｑ
４ｎ＋ Ｑ ３ｎの採る１６の状態に応じてそれぞれ
１６種類ある。サブセｙ）Ａ。
号空間のＣＣＩＴＴ勧告ｖ、３３による１２８の信号点
に配置される。たとえばマツピング回路６３の入力がＱ
８ｎ＋ Ｑ５ｎ＊ Ｑ４ｎ＋ Ｑ３ｎ＋Ｙ２ｎ、 Ｙ
ｔ−Ｙｏ−＝ ０１０１０００であるとき、信号点は
横軸（Ｐ軸）上で４及び縦軸（Ｑ軸）上で１の座標に配
置される。したがって、マツピング回路６３の出力Ｐ、
ＱはそれぞれＰ＝４及びＱ＝１となる。上述した畳込み
符号器６２の８種類の出力Ａ、Ｂ、・・・、Ｈ（サブセ
ットと称す）は送信データＱ ８ｎ＋ Ｑ ５＊＋ Ｑ
４ｎ＋ Ｑ ３ｎの採る１６の状態に応じてそれぞれ
１６種類ある。サブセｙ）Ａ。
Ｂ、・・・ Ｈを用いて信号点を表示すると、第６図に
示すマツピング規則に対応して各信号点は配置される。
示すマツピング規則に対応して各信号点は配置される。
このマツピング規則によれば、たとえば畳込み符号器６
２の出力がサブセラ）Ａである場合、１６個の信号点Ａ
０からＡ１５はその最小距離が１２８個の信号点間の最
小距離の２ｖ’２倍になるようにマツピングされる。こ
の結果、回線雑音に対するデータ誤り（エラーレート）
特性が改善される。マツピング回路６３の出力Ｐ、Ｑ１
すなわちトレリス符号器６の出力は図示省略の変調器に
おいて直交振幅変調され、式（１）に示すトレリス符号
化テスト信号Ｓ （ｔ）として伝送路３に送出される。
２の出力がサブセラ）Ａである場合、１６個の信号点Ａ
０からＡ１５はその最小距離が１２８個の信号点間の最
小距離の２ｖ’２倍になるようにマツピングされる。こ
の結果、回線雑音に対するデータ誤り（エラーレート）
特性が改善される。マツピング回路６３の出力Ｐ、Ｑ１
すなわちトレリス符号器６の出力は図示省略の変調器に
おいて直交振幅変調され、式（１）に示すトレリス符号
化テスト信号Ｓ （ｔ）として伝送路３に送出される。
５（ｔ） ＝Ｑ＠５ｌｎ（ω。ｔ）
＋Ｐ・ ｃｏｓ （ω。ｔ） （１）第１図
に示すＭＯＤＥＭＩの遅延等化量７はＭＯＤＥＭ２から
送出されたトレリス符号化テスト信号Ｓ Ｄ）を伝送路
３を介して受信する。テスト信号Ｓ （ｔ）は伝送路３
を構成する回線の群遅延及び雑音の影響を受けるため、
式（２）に示すテスト信号Ｓ、（ｔ）として遅延等化器
７に入力される。
に示すＭＯＤＥＭＩの遅延等化量７はＭＯＤＥＭ２から
送出されたトレリス符号化テスト信号Ｓ Ｄ）を伝送路
３を介して受信する。テスト信号Ｓ （ｔ）は伝送路３
を構成する回線の群遅延及び雑音の影響を受けるため、
式（２）に示すテスト信号Ｓ、（ｔ）として遅延等化器
７に入力される。
等化量７はテスト信号Ｓ、（ｔ）の伝送路３における群
遅延を補償（等化）したテスト信号５ｂ（ｔ）を出力す
る。このテスト信号５ｂ（ｔ）は式（３）で表わされる
。
遅延を補償（等化）したテスト信号５ｂ（ｔ）を出力す
る。このテスト信号５ｂ（ｔ）は式（３）で表わされる
。
Ｓ ａ（ｔ）” Ｘ ５（ｔ） ｓｉｎ （ωａｔ＋ψ
（ｔ））＋ゝ・（ｔ） ｃｏｓ （“・ｔ＋ ９！′（
ｔ））＋ ｎ （ｔ）２゜Ｓ ｂ（ｔ）” Ｘ ｔ（ｔ
） ｓｉｎ （ωａｔ十ψ’ （ｔ））＋ Ｘ ａ（
ｔ） ｃｏｓ （ω。ｔ＋ψ’ （ｔ））＋ｎ’ （ｔ
）（３） ここで、ψ（ｔ）、ψ’ （ｔ） ：位相誤差ｎ（ｔ
） 、 ｎ’ （ｔ） ：雑音 ｘｔ（ｔ）：トレリス符号器出力Ｑ Ｘ２（ｔ）：トレリス符号器出力Ｐ 回線の群遅延の一例は第７図に示すような特性であるた
め、遅延等化器７でこの群遅延歪を等化するには、第８
図に示すような特性を有するフィルタによって等化量７
を構成すればよい。
（ｔ））＋ゝ・（ｔ） ｃｏｓ （“・ｔ＋ ９！′（
ｔ））＋ ｎ （ｔ）２゜Ｓ ｂ（ｔ）” Ｘ ｔ（ｔ
） ｓｉｎ （ωａｔ十ψ’ （ｔ））＋ Ｘ ａ（
ｔ） ｃｏｓ （ω。ｔ＋ψ’ （ｔ））＋ｎ’ （ｔ
）（３） ここで、ψ（ｔ）、ψ’ （ｔ） ：位相誤差ｎ（ｔ
） 、 ｎ’ （ｔ） ：雑音 ｘｔ（ｔ）：トレリス符号器出力Ｑ Ｘ２（ｔ）：トレリス符号器出力Ｐ 回線の群遅延の一例は第７図に示すような特性であるた
め、遅延等化器７でこの群遅延歪を等化するには、第８
図に示すような特性を有するフィルタによって等化量７
を構成すればよい。
第１のスイッチング回路８は遅延等化器７から出力され
たテスト信号５ｂＤ）を受信する第１の端子８１と、伝
送路を介して入力されたテスト信号Ｓ、（ｔ）を直接受
信する、つまり等化量７を通すことなく受信する第２の
端子８２と、第１の端子８１へのテスト信号５ｂ（ｔ）
及び第２の端子８２へのテスト信号５ａ（ｔ）を選択的
に出力する第３の端子８３を有する。このスイッチング
回路８において、第２の端子８２と第３の端子８３とを
接続する第１の状態及び第１の端子８１と第３の端子８
３とを接続する第２の状態の選択設定は後述する制御回
路１５により制御される。
たテスト信号５ｂＤ）を受信する第１の端子８１と、伝
送路を介して入力されたテスト信号Ｓ、（ｔ）を直接受
信する、つまり等化量７を通すことなく受信する第２の
端子８２と、第１の端子８１へのテスト信号５ｂ（ｔ）
及び第２の端子８２へのテスト信号５ａ（ｔ）を選択的
に出力する第３の端子８３を有する。このスイッチング
回路８において、第２の端子８２と第３の端子８３とを
接続する第１の状態及び第１の端子８１と第３の端子８
３とを接続する第２の状態の選択設定は後述する制御回
路１５により制御される。
復調器９はスイッチング回路８から出力された信号ｓ
ｏ（ｔ） （ｓ ｏ（ｔ）＝ ｓ 、（ｔ）または５ｂ
（ｔ））を復調して信号ＲＳ（ｔ）及びｒ ｍ（ｔ）を
出力する。
ｏ（ｔ） （ｓ ｏ（ｔ）＝ ｓ 、（ｔ）または５ｂ
（ｔ））を復調して信号ＲＳ（ｔ）及びｒ ｍ（ｔ）を
出力する。
ＱＡＭ信号の復調器９は互いに位相差π／２ｒａｄｌａ
ｎｓ（９０＠）の局部発振信号ｃｏｓ（ωａｔ）及び５
ｌｎ（ωａｔ）と信号Ｓ、（ｔ）との乗算により、式（
４）及び（５）に示す実数部信号Ｒ，’ （ｔ）及び虚
数部信号１．’（ｔ）を得る。
ｎｓ（９０＠）の局部発振信号ｃｏｓ（ωａｔ）及び５
ｌｎ（ωａｔ）と信号Ｓ、（ｔ）との乗算により、式（
４）及び（５）に示す実数部信号Ｒ，’ （ｔ）及び虚
数部信号１．’（ｔ）を得る。
Ｒ，’ （ｔ） ＝Ｓｃ（ｔ） ｃｏｓ （ω。ｔ）
（４）Ｉ、 （ｔ） ＝Ｓ、（ｔ） ｓｌｎ
（ωａｔ） （５）これらの信号Ｒａ ’
（ｔ）及びｉｓ’（ｔ）は復調器９におけるローパスフ
ィルタ（図示省略）に入力されて２次高周波成分が取り
除かれる。この結果、復調器９は式（６）及び（７）に
示す実数部信号Ｒｅ（ｔ）及び虚数部信号Ｉ 、（ｔ）
を受信信号点の情報として出力する。
（４）Ｉ、 （ｔ） ＝Ｓ、（ｔ） ｓｌｎ
（ωａｔ） （５）これらの信号Ｒａ ’
（ｔ）及びｉｓ’（ｔ）は復調器９におけるローパスフ
ィルタ（図示省略）に入力されて２次高周波成分が取り
除かれる。この結果、復調器９は式（６）及び（７）に
示す実数部信号Ｒｅ（ｔ）及び虚数部信号Ｉ 、（ｔ）
を受信信号点の情報として出力する。
判定器１０はＣＣＩＴＴ勧告Ｖ、３３の８種類のパター
ンＡ、Ｂ、・・・、Ｈのそれぞれで復調器９から入力さ
れた信号Ｒ，（ｔ）及びＩ 、（ｔ）の座標上の信号点
を判定する。第９Ａ図から第９Ｈ図には８ｍ類の判定パ
ターンＡ、Ｂ、・・・ Ｈがそれぞれ示されている。信
号Ｒｃｌ（ｔ）及びＩ 、、（ｔ）によって表わされる
受信信号点（ｘ ｓ ３’ ）の座標上の位置は、第９
Ａ図から第９Ｈ図に示すように、点線を境界とし受信信
号点に最も近い位置の黒丸点（・）に判定される。判定
器１０は８パターンで受信信号点を判定するため、８個
の判定結果（判定点）（Ｘ、Ｙ）を出力する。対向する
ＭＯＤＥＭ２のトレリス符号器６から出力されたテスト
信号Ｓ （ｔ）の送信信号点は復調器９で復１（再生）
され、送信信号点の座標（Ｐ、Ｑ）は復調器９の出力（
Ｘ ｚ（ｔ）−Ｘ ｘ（ｔ））に対応している。゛ただ
し、送信信号点の空間座標と受信信号点の空間座標とを
同一スケールに置くことを考えると、復調器９の出力に
おいては信号Ｒ，（ｔ）及びＩ 、（ｔ）のＸｔ（ｔ）
及びＸｔ（ｔ）は信号Ｐ及びＱに対して１７２倍されて
いるため（式（８）及び（７）参照）、判定器１０は信
号Ｘａ（ｔ）及びＸｔ（ｔ）を２倍する必要がある。ま
た、判定器１０に入力される信号Ｒ，（ｔ）及びＩ ｆ
ｆ１（ｔ）は位相誤差（ψ（１）またはψ’ （ｔ））
成分を含む雑音（ｎ ｚＤ）、ｎ １ （ｔ）またはＲ
２（ｔ） ＋ ｎｓ ’ （ｔ））を含んでいる。
ンＡ、Ｂ、・・・、Ｈのそれぞれで復調器９から入力さ
れた信号Ｒ，（ｔ）及びＩ 、（ｔ）の座標上の信号点
を判定する。第９Ａ図から第９Ｈ図には８ｍ類の判定パ
ターンＡ、Ｂ、・・・ Ｈがそれぞれ示されている。信
号Ｒｃｌ（ｔ）及びＩ 、、（ｔ）によって表わされる
受信信号点（ｘ ｓ ３’ ）の座標上の位置は、第９
Ａ図から第９Ｈ図に示すように、点線を境界とし受信信
号点に最も近い位置の黒丸点（・）に判定される。判定
器１０は８パターンで受信信号点を判定するため、８個
の判定結果（判定点）（Ｘ、Ｙ）を出力する。対向する
ＭＯＤＥＭ２のトレリス符号器６から出力されたテスト
信号Ｓ （ｔ）の送信信号点は復調器９で復１（再生）
され、送信信号点の座標（Ｐ、Ｑ）は復調器９の出力（
Ｘ ｚ（ｔ）−Ｘ ｘ（ｔ））に対応している。゛ただ
し、送信信号点の空間座標と受信信号点の空間座標とを
同一スケールに置くことを考えると、復調器９の出力に
おいては信号Ｒ，（ｔ）及びＩ 、（ｔ）のＸｔ（ｔ）
及びＸｔ（ｔ）は信号Ｐ及びＱに対して１７２倍されて
いるため（式（８）及び（７）参照）、判定器１０は信
号Ｘａ（ｔ）及びＸｔ（ｔ）を２倍する必要がある。ま
た、判定器１０に入力される信号Ｒ，（ｔ）及びＩ ｆ
ｆ１（ｔ）は位相誤差（ψ（１）またはψ’ （ｔ））
成分を含む雑音（ｎ ｚＤ）、ｎ １ （ｔ）またはＲ
２（ｔ） ＋ ｎｓ ’ （ｔ））を含んでいる。
これらの理由により、受信信号点（ｘ、ｙ）は判定パタ
ーンの座標上の黒丸点（・）及び白丸点（○）のいずれ
かの位置には通常対応することなく、たとえば代表的に
第９Ａ図及び第９Ｂ図に示すよろに（×）印点の位置に
存在する。受信信号点（ｘ＋７）が（×）印点で示す位
置（Ｒ６゜１、”）＝ （４，５，１，３）である場合
、判定器１０は判定パターンＡにおいては座標（Ｒ６゜
１、）＝ （４，１）の黒丸点（・）に判定しく第９Ａ
図）、かつ判定パターンＢにおいては座標（Ｒ，，１，
）＝ （Ｒ３，３）の黒丸点（・）に判定する（第９Ｂ
図）。ここでは、具体的な説明を省略するが、判定器１
０は他の判定パターンＣ９・・・、Ｈにおいても同様に
受信信号点（Ｘ ＋ｙ）と同一境界内の最も近い黒丸点
（・）に判定する。
ーンの座標上の黒丸点（・）及び白丸点（○）のいずれ
かの位置には通常対応することなく、たとえば代表的に
第９Ａ図及び第９Ｂ図に示すよろに（×）印点の位置に
存在する。受信信号点（ｘ＋７）が（×）印点で示す位
置（Ｒ６゜１、”）＝ （４，５，１，３）である場合
、判定器１０は判定パターンＡにおいては座標（Ｒ６゜
１、）＝ （４，１）の黒丸点（・）に判定しく第９Ａ
図）、かつ判定パターンＢにおいては座標（Ｒ，，１，
）＝ （Ｒ３，３）の黒丸点（・）に判定する（第９Ｂ
図）。ここでは、具体的な説明を省略するが、判定器１
０は他の判定パターンＣ９・・・、Ｈにおいても同様に
受信信号点（Ｘ ＋ｙ）と同一境界内の最も近い黒丸点
（・）に判定する。
判定器１０で得られた判定パターンＡ、Ｂ、・・・Ｈの
８個の判定結果（ｘ、ｙ）は復調器９からの信号Ｒｓ（
ｔ）、 ■、、（ｔ）つまり受信信号点（ｘ、ｙ）の
情報とともに、ビタビ復号器１１を構成するブランチメ
トリック計算回路１１１に入力される。
８個の判定結果（ｘ、ｙ）は復調器９からの信号Ｒｓ（
ｔ）、 ■、、（ｔ）つまり受信信号点（ｘ、ｙ）の
情報とともに、ビタビ復号器１１を構成するブランチメ
トリック計算回路１１１に入力される。
ブランチメトリック計算回路１１１は８個の判定結果の
それぞれについて式（８）で示す演算を行う。
それぞれについて式（８）で示す演算を行う。
ｍ２＝ （Ｘ−ｘ） ２＋ （Ｙ−７） ２ （
８）式（８）で示す演算は判定結果（判定点）（Ｘ、Ｙ
）と受信信号点（ｘ、Ｙ）とのニークリ、ソド距離の２
乗を求めている。この結果、８個の判定結果についての
それぞれのブランチメトリックｍ２（ｍ２： 、ｍａ２
＋ ｒｎｂ”＋ ０．’＋ ｍｂ２）を求めることがで
きる。たとえば、上述した判定パターンＡ及びＢにおけ
る判定結果（Ｘ、Ｙ）及び受信信号点（ｘｔｙ）の具体
例によると、判定パターンＡ及びＢのブランチメトリッ
クｍ、′及びｍｂ”はそれぞｍ、”＝ （４−４−５
） ２ ＋ （１−１−３）”＝０． ３４ ｍｂ２＝ ｃｏ−４，５）” ＋ （３−１，３
）”＝５． １４ となる。
８）式（８）で示す演算は判定結果（判定点）（Ｘ、Ｙ
）と受信信号点（ｘ、Ｙ）とのニークリ、ソド距離の２
乗を求めている。この結果、８個の判定結果についての
それぞれのブランチメトリックｍ２（ｍ２： 、ｍａ２
＋ ｒｎｂ”＋ ０．’＋ ｍｂ２）を求めることがで
きる。たとえば、上述した判定パターンＡ及びＢにおけ
る判定結果（Ｘ、Ｙ）及び受信信号点（ｘｔｙ）の具体
例によると、判定パターンＡ及びＢのブランチメトリッ
クｍ、′及びｍｂ”はそれぞｍ、”＝ （４−４−５
） ２ ＋ （１−１−３）”＝０． ３４ ｍｂ２＝ ｃｏ−４，５）” ＋ （３−１，３
）”＝５． １４ となる。
ブランチメトリック計算回路１１１で求められた８個の
ブランチメトリックｍ ＊”ｓ ｍ ｂ”＊ ””ｍｈ
”はビタビ復号器１１を構成するＡＣ８回路（ａｄｄｉ
ｎｇ、ｃｏｍｐａｒｉｎｇ ａｎｄ ｓｅｌｅｃｔｉｎ
ｇ ｃ％ｒｃｕ１ｔ） １１２に入力される。ＡＣ８回
路１１２はブランチメトリックｍ、、” ｍｂ２ｔ
・・・ｍｈ”及び８個の変数Ｍ。。
ブランチメトリックｍ ＊”ｓ ｍ ｂ”＊ ””ｍｈ
”はビタビ復号器１１を構成するＡＣ８回路（ａｄｄｉ
ｎｇ、ｃｏｍｐａｒｉｎｇ ａｎｄ ｓｅｌｅｃｔｉｎ
ｇ ｃ％ｒｃｕ１ｔ） １１２に入力される。ＡＣ８回
路１１２はブランチメトリックｍ、、” ｍｂ２ｔ
・・・ｍｈ”及び８個の変数Ｍ。。
Ｍ□、・・・ｊ Ｍ７に基づいて式（９）に示す演算を
行う。演算結果、求められたＭ。からＭ７をバスメ詳述
すると、トレリス符号器８の畳込み符号器θ２（第２図
参照）内の遅延器の内容Ｗ□、Ｗゎ２゜Ｗｏの値によっ
て状態（ステート）Ｏ（Ｗ、１□。
行う。演算結果、求められたＭ。からＭ７をバスメ詳述
すると、トレリス符号器８の畳込み符号器θ２（第２図
参照）内の遅延器の内容Ｗ□、Ｗゎ２゜Ｗｏの値によっ
て状態（ステート）Ｏ（Ｗ、１□。
Ｗ□２１ ハイ。＝ＯＯＯ）、状態１ （Ｗ、ｌｔ−Ｗ
−ａ。
−ａ。
Ｗｎ、１Ｉ＝ＯＯ１）から状態７ （Ｗ−１−Ｗｎ２．
Ｗ−３＝１１１）と呼ぶとすると、パスメトリックＭ□
。
Ｗ−３＝１１１）と呼ぶとすると、パスメトリックＭ□
。
Ｍｌｔ・・・１Ｍ７は状態Ｏから状態７にそれぞれ対応
する。式（９）に示されるパスメトリックＭ。を考えた
場合、状態Ｏになるためにはその前の状態は状態０，１
，５．４のいずれかであることは第４図に示す状態遷移
図より理解できる。また、そのときのサブセットはそれ
ぞれＡ、Ｄ、Ｂ、Ｃとなる。サブセットＡ、Ｂ、・・・
、Ｈは判定パターンＡ、Ｂ、・・・、Ｈに対応し、ブラ
ンチメトリックｍ ａ２１ ｍ ｄ２＋ ｍ ａ２＋
ｍ ｂ２をそれぞれの状態を示すパスメトリックＭ。＊
Ｍｔ ｓ Ｍｅ ｔ Ｍ４に累積すると、値の最小な
ものがＭ。を決定するときに最も確からしいため、４つ
の値のうちの最小値を選択する。このようにしてＭｏか
らＭ７まで計算することにより、考えられる全ての状態
遷移のパスメトリックを計算したことになる。
する。式（９）に示されるパスメトリックＭ。を考えた
場合、状態Ｏになるためにはその前の状態は状態０，１
，５．４のいずれかであることは第４図に示す状態遷移
図より理解できる。また、そのときのサブセットはそれ
ぞれＡ、Ｄ、Ｂ、Ｃとなる。サブセットＡ、Ｂ、・・・
、Ｈは判定パターンＡ、Ｂ、・・・、Ｈに対応し、ブラ
ンチメトリックｍ ａ２１ ｍ ｄ２＋ ｍ ａ２＋
ｍ ｂ２をそれぞれの状態を示すパスメトリックＭ。＊
Ｍｔ ｓ Ｍｅ ｔ Ｍ４に累積すると、値の最小な
ものがＭ。を決定するときに最も確からしいため、４つ
の値のうちの最小値を選択する。このようにしてＭｏか
らＭ７まで計算することにより、考えられる全ての状態
遷移のパスメトリックを計算したことになる。
パスメトリックＭ。１Ｍ、、・・・ｅ Ｍ７は送信信号
系列と受信信号系列との累積値である。この累積値の最
小の受信信号系列が送信信号系列に最も近いはずである
から、トレースバック回路１１３はパスメトリックＭ。
系列と受信信号系列との累積値である。この累積値の最
小の受信信号系列が送信信号系列に最も近いはずである
から、トレースバック回路１１３はパスメトリックＭ。
１Ｍ１．・・・ｔ Ｍｔの最小な系列を逆にたどること
により、復号結果を得ることができる。トレースバック
回路１１３の出力はテスト信号５ａ（ｔ）の復号信号で
あるが、起動スイッチ４が操作されているときはＭＯＤ
ＥＭＩから外部へは送出されない。トレースバック回路
１１３はビタビ復号器１１を構成するが、この発明の実
施には直接関係しない。
により、復号結果を得ることができる。トレースバック
回路１１３の出力はテスト信号５ａ（ｔ）の復号信号で
あるが、起動スイッチ４が操作されているときはＭＯＤ
ＥＭＩから外部へは送出されない。トレースバック回路
１１３はビタビ復号器１１を構成するが、この発明の実
施には直接関係しない。
ビタビ復号器１１のＡＣ８回路１１２で求められたパス
メトリックＭ。９Ｍ１．・・・ｓＭ７は最大差演算回路
工２を構成する最大値選択回路１２１及び最小値選択回
路１２２にそれぞれ入力される。最大値選択回路１２１
は入力されたパスメトリックＭ。１Ｍ１．・・・９Ｍ７
の値を比較して最大値を選択出力する。また、最小値選
択回路１２２は入力されたパスメトリックＭｏ ＊ Ｍ
ｔ ＊ ・・・。
メトリックＭ。９Ｍ１．・・・ｓＭ７は最大差演算回路
工２を構成する最大値選択回路１２１及び最小値選択回
路１２２にそれぞれ入力される。最大値選択回路１２１
は入力されたパスメトリックＭ。１Ｍ１．・・・９Ｍ７
の値を比較して最大値を選択出力する。また、最小値選
択回路１２２は入力されたパスメトリックＭｏ ＊ Ｍ
ｔ ＊ ・・・。
Ｍ、の値を比較して最小値を選択出力する。選択回路１
２１，１２２において選択されたパスメトリックの最大
値及び最小値は、最大差演算回路１２を構成する演算器
１２３において減算される。最大差演算回路１２の減算
器１２３からの差信号Ｄｒは雑音成分を含む。低域通過
フィルタ（ＬＰＦ）１３はこの差信号Ｄｒを平滑化する
ために設けられている。
２１，１２２において選択されたパスメトリックの最大
値及び最小値は、最大差演算回路１２を構成する演算器
１２３において減算される。最大差演算回路１２の減算
器１２３からの差信号Ｄｒは雑音成分を含む。低域通過
フィルタ（ＬＰＦ）１３はこの差信号Ｄｒを平滑化する
ために設けられている。
第２のスイッチング回路工４はフィルタ１３からの差信
号り、を受信する第１の端子１４１と、第１の端子１４
１に入力された差信号Ｄｒを選択的に分配出力する第２
の端子１４２及び第３の端子１４３とを有する。このス
イッチング回路１４において、第１の端子１４１と第３
の端子１４３とを接続する第１の状態及び第１の端子１
４１と第２の端子１４２とを接続する第２の状態の選択
設定は後述する制御回路１５により制御される。
号り、を受信する第１の端子１４１と、第１の端子１４
１に入力された差信号Ｄｒを選択的に分配出力する第２
の端子１４２及び第３の端子１４３とを有する。このス
イッチング回路１４において、第１の端子１４１と第３
の端子１４３とを接続する第１の状態及び第１の端子１
４１と第２の端子１４２とを接続する第２の状態の選択
設定は後述する制御回路１５により制御される。
このスイッチング回路１４は、第１の状態に設定される
とき、回線に対して遅延等花器７を設定しない状態で受
信したテスト信号５ａ（ｔ）に対応するバスメ） ＩＪ
フック最大値及び最小値の差信号（第１差信号）Ｄｒｌ
を通過させ、かつ第２の状態に設定されるとき、回線に
対して設定された遅延等化器７の出力のテスト信号５ｂ
（ｔ）に対応するパスメトリックの最大値及び最小値の
差信号（第２差信号）Ｄｒａを通過させる。
とき、回線に対して遅延等花器７を設定しない状態で受
信したテスト信号５ａ（ｔ）に対応するバスメ） ＩＪ
フック最大値及び最小値の差信号（第１差信号）Ｄｒｌ
を通過させ、かつ第２の状態に設定されるとき、回線に
対して設定された遅延等化器７の出力のテスト信号５ｂ
（ｔ）に対応するパスメトリックの最大値及び最小値の
差信号（第２差信号）Ｄｒａを通過させる。
制御回路１６は記憶回路１５１．比較器１５２及びタイ
ミング回路１６３から構成されている。
ミング回路１６３から構成されている。
記憶回路１５１は第２のスイッチング回路１４からの第
１差信号Ｄｔｌを記憶する。比較器１５２は記憶回路１
６１から読出した第１差信号Ｄｒｔとスイッチング回路
１４からの第２差信号Ｄｅｗとを比較する。比較の結果
、第１差信号Ｄ０が第２差信号ＤｔＱより大きいとき、
比較器１５２は第１のスイッチング回路８及び第２のス
イッチング回路１４をそれぞれ第１の状態に設定するた
めの信号（論理ハイレベル信号）を出力する。また、第
２差信号ＤｔＱが第１差信号Ｄ ｒｌより大きいとき、
比較器１５２は第１のスイッチング回路８及び第２のス
イッチング回路１４をそれぞれ第２の状態に設定するた
めの第１タイミング信号（論理ロウレベル信号）を出力
する。タイミング回路１５３は起動スイッチ４が操作さ
れると、第１のスイッチング回路８及び第２のスイッチ
ング回路１４をまず第１の状態に設定するための第２タ
イミング信号（論理ハイレベル信号）を所定時間出力し
た後、第１のスイッチング回路８及び第２のスイッチン
グ回路１４を第２の状態に切換設定するための信号（論
理ロウレベル信号）を出力する。タイミング回路１５３
は第２タイミング信号の出力後、所定時間が経過すると
、出力をハイインピーダンス状態とする。比較器１５２
はタイミング回路１５２の動作期間中は出力をハイイン
ピーダンス状態にしている。
１差信号Ｄｔｌを記憶する。比較器１５２は記憶回路１
６１から読出した第１差信号Ｄｒｔとスイッチング回路
１４からの第２差信号Ｄｅｗとを比較する。比較の結果
、第１差信号Ｄ０が第２差信号ＤｔＱより大きいとき、
比較器１５２は第１のスイッチング回路８及び第２のス
イッチング回路１４をそれぞれ第１の状態に設定するた
めの信号（論理ハイレベル信号）を出力する。また、第
２差信号ＤｔＱが第１差信号Ｄ ｒｌより大きいとき、
比較器１５２は第１のスイッチング回路８及び第２のス
イッチング回路１４をそれぞれ第２の状態に設定するた
めの第１タイミング信号（論理ロウレベル信号）を出力
する。タイミング回路１５３は起動スイッチ４が操作さ
れると、第１のスイッチング回路８及び第２のスイッチ
ング回路１４をまず第１の状態に設定するための第２タ
イミング信号（論理ハイレベル信号）を所定時間出力し
た後、第１のスイッチング回路８及び第２のスイッチン
グ回路１４を第２の状態に切換設定するための信号（論
理ロウレベル信号）を出力する。タイミング回路１５３
は第２タイミング信号の出力後、所定時間が経過すると
、出力をハイインピーダンス状態とする。比較器１５２
はタイミング回路１５２の動作期間中は出力をハイイン
ピーダンス状態にしている。
上述したデータ伝送システムにおいて、伝送路（回線）
３に対して遅延等化量を設定するか否かを判断する場合
、設置技術者（一般ユーザであってもよい）はＭＯＤＥ
ＭＩがデータ伝送を行っていない時あるいはＭＯＤＥＭ
Ｉの設置時に起動スイッチ４を操作する。スイッチ４の
動作によりテスト信号送信要求回路５は対向するＭＯＤ
ＥＭ２にトレリス符号化テスト信号Ｓ （ｔ）の送信を
要求する信号ＴＲＥＱを送出する。ＭＯＤＥＭＩはこの
信号ＴＲＥＱを受信したＭＯＤＥＭ２からのテスト信号
Ｓ （ｔ）を伝送路３を介してテスト信号５ａ（ｔ）と
して受信する。ＭＯＤＥＭｌにおいて、制御回路１５の
タイミング回路１５３は起動スイッチ４の操作に同期し
て第１のスイッチング回路８及び第２のスイッチング回
路１４をそれぞれ第１の状態に設定させ、所定時間経過
後に第１のスイッチング回路８及び第２のスイッチング
回路１４をそれぞれ第２の状態に切換設定させるように
動作する。したがって、テスト信号Ｓ 、（ｔ）はまず
遅延等化器７を介さず第１のスイッチング回路８を通し
て復調器９にテスト信号５０（ｔ）として入力される。
３に対して遅延等化量を設定するか否かを判断する場合
、設置技術者（一般ユーザであってもよい）はＭＯＤＥ
ＭＩがデータ伝送を行っていない時あるいはＭＯＤＥＭ
Ｉの設置時に起動スイッチ４を操作する。スイッチ４の
動作によりテスト信号送信要求回路５は対向するＭＯＤ
ＥＭ２にトレリス符号化テスト信号Ｓ （ｔ）の送信を
要求する信号ＴＲＥＱを送出する。ＭＯＤＥＭＩはこの
信号ＴＲＥＱを受信したＭＯＤＥＭ２からのテスト信号
Ｓ （ｔ）を伝送路３を介してテスト信号５ａ（ｔ）と
して受信する。ＭＯＤＥＭｌにおいて、制御回路１５の
タイミング回路１５３は起動スイッチ４の操作に同期し
て第１のスイッチング回路８及び第２のスイッチング回
路１４をそれぞれ第１の状態に設定させ、所定時間経過
後に第１のスイッチング回路８及び第２のスイッチング
回路１４をそれぞれ第２の状態に切換設定させるように
動作する。したがって、テスト信号Ｓ 、（ｔ）はまず
遅延等化器７を介さず第１のスイッチング回路８を通し
て復調器９にテスト信号５０（ｔ）として入力される。
この復調器９によって復調された信号Ｒｅ＜ｔ）、
ｒ、（ｔ）は予め定められた信号点座標（第９Ａ図から
第９Ｈ図参照）に判定する判定器１０に入力される。ビ
タビ復号器１１は判定器１０の出力信号を復号してテス
ト信号Ｓ。（１）の復号データを出力する。また、この
ビタビ復号器１１はブランチメトリック計算回路１１１
及びＡＣ３回路１１２により、判定器１ｏの出力信号か
らブランチトリックｍ ｓ２＊ ｍ ｂ”ｓ ・・・
ｍｈ”を計算し、計算されたこれらのブランチメトリッ
クからパスメトリックＭ。９Ｍ０．・・・ｔ Ｍ７を求
める。最大値選択回路１２１．最小値選択回路１２２及
び減算器１２３からなる最大差演算回路１２において、
減算器１２３は最大値選択回路１２１が出刃するパスメ
トリック最大値と最小値選択回路１２２が出力するパス
メ） ＩＪソック小値との差を差信号Ｄｒとして出力す
る。この減算器１２３から出方された差信号り、は、低
域通過フィルタ１３で平滑化され、第２のスイッチング
回路１４に入力される。この時、第２のスイッチング回
路１４はタイミング回路１５３によって第１の状態に設
定されているため、入力された差信号り、は第１差信号
Ｄｒｓとして制御回路１５の記憶回路１５１に格納され
る。
ｒ、（ｔ）は予め定められた信号点座標（第９Ａ図から
第９Ｈ図参照）に判定する判定器１０に入力される。ビ
タビ復号器１１は判定器１０の出力信号を復号してテス
ト信号Ｓ。（１）の復号データを出力する。また、この
ビタビ復号器１１はブランチメトリック計算回路１１１
及びＡＣ３回路１１２により、判定器１ｏの出力信号か
らブランチトリックｍ ｓ２＊ ｍ ｂ”ｓ ・・・
ｍｈ”を計算し、計算されたこれらのブランチメトリッ
クからパスメトリックＭ。９Ｍ０．・・・ｔ Ｍ７を求
める。最大値選択回路１２１．最小値選択回路１２２及
び減算器１２３からなる最大差演算回路１２において、
減算器１２３は最大値選択回路１２１が出刃するパスメ
トリック最大値と最小値選択回路１２２が出力するパス
メ） ＩＪソック小値との差を差信号Ｄｒとして出力す
る。この減算器１２３から出方された差信号り、は、低
域通過フィルタ１３で平滑化され、第２のスイッチング
回路１４に入力される。この時、第２のスイッチング回
路１４はタイミング回路１５３によって第１の状態に設
定されているため、入力された差信号り、は第１差信号
Ｄｒｓとして制御回路１５の記憶回路１５１に格納され
る。
ＭＯＤＥＭ２からのテスト信号Ｓあ（１）を受信してか
ら所定時間、つまり第１差信号Ｄ□を記憶回路１５１に
格納する上述した処理に必要な時間が過ぎると、タイミ
ング回路１５３によって第１のスイッチング回路８及び
第２のスイッチング回路１４は第２の状態に設定される
。したがって、ＭＯＤＥＭ２から受信した次のテスト信
号５ａ（ｔ）は遅延等化器７を介し、テスト信号Ｓ ｂ
Ｄ） （Ｓ ｂ（ｔ）＝ Ｓ 、（ｔ））として復調器
９に入力される。判定器１０． ビタビ復号器１１．
演算回路１２及びフィルタ１３は遅延等化器３を介さな
いときと同様に動作して差信号Ｄｒを第２のスイッチン
グ回路１４に入力する。この第２のスイッチング回路１
４は上述の通り第２の状態に設定されているため、入力
された差信号り、を第２差信号ＤｒＱとして端子１４２
から出力する。
ら所定時間、つまり第１差信号Ｄ□を記憶回路１５１に
格納する上述した処理に必要な時間が過ぎると、タイミ
ング回路１５３によって第１のスイッチング回路８及び
第２のスイッチング回路１４は第２の状態に設定される
。したがって、ＭＯＤＥＭ２から受信した次のテスト信
号５ａ（ｔ）は遅延等化器７を介し、テスト信号Ｓ ｂ
Ｄ） （Ｓ ｂ（ｔ）＝ Ｓ 、（ｔ））として復調器
９に入力される。判定器１０． ビタビ復号器１１．
演算回路１２及びフィルタ１３は遅延等化器３を介さな
いときと同様に動作して差信号Ｄｒを第２のスイッチン
グ回路１４に入力する。この第２のスイッチング回路１
４は上述の通り第２の状態に設定されているため、入力
された差信号り、を第２差信号ＤｒＱとして端子１４２
から出力する。
上述した処理の結果、制御回路１５の記憶回路１５１に
は遅延等化器７を回線に対して押入しない場合のパスメ
トリックの最大値と最小値との差の値が格納され、第２
のスイッチング回路１４からは遅延等化器７を押入した
場合のパスメトリツムの最大値と最小値との差の値が入
力される。パスメトリックの最大値と最小値との差はエ
ラーレ−トに比例しており、この値が大きい程回線品質
（通信信号品質）が良いことは一般に知られている。制
御回路１５の比較器１５２は記憶回路１５１に記憶され
ている第１差信号Ｉ）ｒｔと第２のスイッチング回路１
４から入力された第２差信号Ｄｒ２とを比較し、第２差
信号Ｉ）ｒ２が第１差信号Ｄ ｒｌより大きいときは第
１のスイッチング回路８及び第２のスイッチング回路１
４を第２の状態に保持するための信号を出力する。また
、比較器１５２は第１差信号Ｄｒ１が第２差信号Ｄｔ２
より大きいときは第１のスイッチング回路８及び第２の
スイッチング回路１４を第１の状態に切換設定するため
の信号を出力する。すなわち、比較器１５２はパスメト
リックの最大値と最小値との差が大きくなるように遅延
等花器７を挿入するか否かの設定制御を行う。
は遅延等化器７を回線に対して押入しない場合のパスメ
トリックの最大値と最小値との差の値が格納され、第２
のスイッチング回路１４からは遅延等化器７を押入した
場合のパスメトリツムの最大値と最小値との差の値が入
力される。パスメトリックの最大値と最小値との差はエ
ラーレ−トに比例しており、この値が大きい程回線品質
（通信信号品質）が良いことは一般に知られている。制
御回路１５の比較器１５２は記憶回路１５１に記憶され
ている第１差信号Ｉ）ｒｔと第２のスイッチング回路１
４から入力された第２差信号Ｄｒ２とを比較し、第２差
信号Ｉ）ｒ２が第１差信号Ｄ ｒｌより大きいときは第
１のスイッチング回路８及び第２のスイッチング回路１
４を第２の状態に保持するための信号を出力する。また
、比較器１５２は第１差信号Ｄｒ１が第２差信号Ｄｔ２
より大きいときは第１のスイッチング回路８及び第２の
スイッチング回路１４を第１の状態に切換設定するため
の信号を出力する。すなわち、比較器１５２はパスメト
リックの最大値と最小値との差が大きくなるように遅延
等花器７を挿入するか否かの設定制御を行う。
一連の動作が終了した後、スイッチ４が復旧操作される
と、対向するＭＯＤＥＭ２からのテスト信号Ｓ （ｔ）
の送信は停止される。以上のようにして遅延等化器７の
設定が済んだ後は、次に設定変更を行うことがない限り
、第１のスイッチング回路８は設定された状態を保持す
る。
と、対向するＭＯＤＥＭ２からのテスト信号Ｓ （ｔ）
の送信は停止される。以上のようにして遅延等化器７の
設定が済んだ後は、次に設定変更を行うことがない限り
、第１のスイッチング回路８は設定された状態を保持す
る。
上記実施例においては、ＭＯＤＥＭｌ、２の構成はこの
発明の説明に必要な要素だけについて述べたが、省略し
た構成は通常のＭＯＤＥＭと同様である。また、第１の
スイッチング回路８及び第２のスイッチング回路１４は
電子スイッチ及び機械スイッチのいずれでも構成できる
。さらに、記憶回路１５１．比較器１５２及びタイミン
グ回路１５３は制御回路１５の構成要素としたが、それ
ぞれ独立あるいは他の構成要素と統合されていてもよい
。また、記憶回路１５１を第２のスイッチング回路１４
の第３の端子１４３側に配置する代りに第２の端子１４
２側に配置し、タイミング回路１５３の出力によりまず
スイッチング回路８゜１４を第２の状態に設定し、その
後第１の状態に設定するようにしてもよい。
発明の説明に必要な要素だけについて述べたが、省略し
た構成は通常のＭＯＤＥＭと同様である。また、第１の
スイッチング回路８及び第２のスイッチング回路１４は
電子スイッチ及び機械スイッチのいずれでも構成できる
。さらに、記憶回路１５１．比較器１５２及びタイミン
グ回路１５３は制御回路１５の構成要素としたが、それ
ぞれ独立あるいは他の構成要素と統合されていてもよい
。また、記憶回路１５１を第２のスイッチング回路１４
の第３の端子１４３側に配置する代りに第２の端子１４
２側に配置し、タイミング回路１５３の出力によりまず
スイッチング回路８゜１４を第２の状態に設定し、その
後第１の状態に設定するようにしてもよい。
以上説明したように、この発明によれば、遅延等化手段
を伝送路に対して挿入すべきか否かを自動的に決定する
ことができ、−酸ユーザーでも簡単に遅延等化手段の設
定が行える。
を伝送路に対して挿入すべきか否かを自動的に決定する
ことができ、−酸ユーザーでも簡単に遅延等化手段の設
定が行える。
第１図はこの発明の一実施例を示す図；第２図から第６
図は第１図のトレリス符化器を説明するための図； 第７図及び第８図は第１図の遅延等化器の特性を説明す
るための図；及び 第９Ａ図から第９Ｈ図は第１図の判定器における判定パ
ターンを示す図である。
図は第１図のトレリス符化器を説明するための図； 第７図及び第８図は第１図の遅延等化器の特性を説明す
るための図；及び 第９Ａ図から第９Ｈ図は第１図の判定器における判定パ
ターンを示す図である。
Claims (1)
- 【特許請求の範囲】 １、対向する変復調装置から送信されたトレリス符号化
テスト信号を伝送路を介して受信し、前記テスト信号の
前記伝送路における遅延歪を補償する遅延等化手段と； 前記テスト信号を前記遅延等化手段を介さずに出力する
第１の状態と前記遅延等化手段の出力信号を出力する第
２の状態とをとる第１のスイッチング手段と； 前記第１のスイッチング手段の出力信号を復調する復調
手段と； 前記復調手段の出力信号を予め定められた信号点座標に
判定する判定手段と； 前記判定手段及び前記復調手段の出力信号から判定点と
受信信号点との距離を表わすブランチメトリックを計算
し、計算された前記ブランチメトリックに基づく累積値
のパスメトリックを求めるビタビ復号手段と； 前記ビタビ復号手段からの前記パスメトリックの最大値
及び最小値を選択し、選択された前記最大値と前記最小
値との差を求め差信号として出力する演算手段と； 前記第１のスイッチング手段が前記第１の状態のときに
前記演算手段から出力された前記差信号を第１差信号と
して出力し、前記第１のスイッチング手段が前記第２の
状態のときに前記演算手段から出力された前記差信号を
第２差信号として出力する第２のスイッチング手段と； 前記第２のスイッチング手段から出力される前記第１差
信号及び前記第２差信号を互いに比較し、前記第１差信
号が前記第２差信号より大きいときは前記第１のスイッ
チング手段を前記第１の状態に保持し、前記第２差信号
が前記第１差信号より大きいときは前記第２の状態に保
持する制御手段と； を備えることを特徴とするデータ伝送システムのための
変復調装置。 ２、前記ビタビ復号手段が前記判定手段及び前記復調手
段の出力信号から判定点と受信信号点との距離を表わす
ブランチメトリックを計算する第１の手段と、この第１
の手段により計算された前記ブランチメトリックに基づ
く累積値のパスメトリックを求める第２の手段とから構
成されることを特徴とする請求項１記載のデータ伝送シ
ステムのための変復調装置。 ３、前記演算手段が前記ビタビ復号手段からの前記パス
メトリックの最大値を選択する第１の選択手段と、前記
ビタビ復号手段からの前記パスメトリックの最小値を選
択する第２の選択手段と、前記第１の選択手段からの前
記最大値と前記第２の選択手段からの前記最小値との差
を求める減算手段とから構成されることを特徴とする請
求項１または２記載のデータ伝送システムのための変復
調装置。 ４、前記演算手段から出力される前記差信号を平滑化し
て前記第２のスイッチング手段に入力するフィルタ手段
を含むことを特徴とする請求項１または３記載のデータ
伝送システムのための変復調装置。 ５、前記制御手段が前記第２のスイッチング手段から出
力される前記第１差信号及び前記第２差信号の一方を他
方との比較のために記憶する記憶手段を含むことを特徴
とする請求項１または３記載のデータ伝送システムのた
めの変復調装置。 ６、前記第２のスイッチング手段から出力される前記第
１差信号及び前記第２差信号のうち先に出力された方の
信号を記憶し後から出力された方の信号との比較のため
に前記制御手段に出力する記憶手段を含むことを特徴と
する請求項１または３記載のデータ伝送システムのため
の変復調装置。 ７、前記制御手段に対して前記第１差信号及び前記第２
差信号を順次入力させるように前記第１及び第２のスイ
ッチング手段を設定制御する手段を前記制御手段が含む
ことを特徴とする請求項１または５記載のデータ伝送シ
ステムのための変復調装置。 ８、前記制御手段に対して前記第１差信号及び前記第２
差信号を順次入力させるように前記第１及び第２のスイ
ッチング手段を設定制御する手段を含むことを特徴とす
る請求項１または６記載のデータ伝送システムのための
変復調装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19668189 | 1989-07-31 | ||
| JP1-196681 | 1989-07-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03128552A true JPH03128552A (ja) | 1991-05-31 |
Family
ID=16361825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195632A Pending JPH03128552A (ja) | 1989-07-31 | 1990-07-24 | データ伝送システムのための変復調装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5113411A (ja) |
| JP (1) | JPH03128552A (ja) |
| CA (1) | CA2022153C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5450442A (en) * | 1990-11-02 | 1995-09-12 | Kabushiki Kaisha Toshiba | Digital radio telephone apparatus having an equalizer selectively employed in the apparatus |
| JPH05207075A (ja) * | 1992-01-24 | 1993-08-13 | Hitachi Ltd | ディジタル通信システム |
| US5432818A (en) * | 1993-02-16 | 1995-07-11 | Lou; Yuang | Method and apparatus of joint adaptive channel encoding, adaptive system filtering, and maximum likelihood sequence estimation process by means of an unknown data training |
| EP0644661B1 (en) * | 1993-09-20 | 2000-06-14 | Canon Kabushiki Kaisha | Signal processing apparatus |
| JPH0837467A (ja) * | 1994-07-26 | 1996-02-06 | Sony Corp | ビタビ復号器およびビタビ復号方法 |
| US5754600A (en) * | 1994-08-29 | 1998-05-19 | Motorola, Inc. | Method and apparatus for optimum soft-decision viterbi decoding of convolutional-differential encoded QPSK data in coherent detection |
| US5675590A (en) * | 1994-11-23 | 1997-10-07 | At&T Wireless Services, Inc. | Cyclic trellis coded modulation |
| US6889356B1 (en) * | 1994-11-23 | 2005-05-03 | Cingular Wireless Ii, Llc | Cyclic trellis coded modulation |
| US5659578A (en) * | 1994-11-23 | 1997-08-19 | At&T Wireless Services, Inc. | High rate Reed-Solomon concatenated trellis coded 16 star QAM system for transmission of data over cellular mobile radio |
| JP3338374B2 (ja) * | 1997-06-30 | 2002-10-28 | 松下電器産業株式会社 | 演算処理方法および装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4037049A (en) * | 1974-10-18 | 1977-07-19 | Intertel, Inc. | Modulator and demodulator for data communications network |
| US4837766A (en) * | 1986-03-24 | 1989-06-06 | Nec Corporation | Frame step-out detecting system |
| US4780883A (en) * | 1986-06-26 | 1988-10-25 | Racal Data Communications Inc. | Data modem with adaptive synchronized speed change |
| JPS6333028A (ja) * | 1986-07-26 | 1988-02-12 | Nec Corp | 信号検出方式 |
| US4945549A (en) * | 1986-11-13 | 1990-07-31 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Trellis coded modulation for transmission over fading mobile satellite channel |
-
1990
- 1990-07-24 JP JP2195632A patent/JPH03128552A/ja active Pending
- 1990-07-27 CA CA002022153A patent/CA2022153C/en not_active Expired - Fee Related
- 1990-07-31 US US07/560,389 patent/US5113411A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5113411A (en) | 1992-05-12 |
| CA2022153A1 (en) | 1991-02-01 |
| CA2022153C (en) | 1995-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2658148C (en) | A receiver structure and method for the demodulation of a quadrature-modulated signal | |
| JPH03128552A (ja) | データ伝送システムのための変復調装置 | |
| US5398260A (en) | Method and apparatus for restoring multi level/phase modulation data | |
| EP0161264A1 (en) | CARRIER PHASE ADJUSTMENT USING AN ABSOLUTE PHASE DETECTOR. | |
| JPH11127210A (ja) | デジタル送信信号の受信機のための搬送波制御ループ | |
| CN110061761A (zh) | 信号均衡方法及装置、光接收机 | |
| JP3691936B2 (ja) | 多値直交振幅変調装置及び多値直交振幅変調方法 | |
| US4455663A (en) | Full duplex modems and synchronizing methods and apparatus therefor | |
| US5014283A (en) | Arrangement for equalizing and demodulating binary continuous-phase angle-modulated data signals with modulation index 0.5 | |
| JPS58138153A (ja) | ２進デ−タ伝送用符号処理装置 | |
| JPH066399A (ja) | データ伝送方法 | |
| JPH0837467A (ja) | ビタビ復号器およびビタビ復号方法 | |
| US6727772B2 (en) | Method and system for synchronizing a quadrature amplitude modulation demodulator | |
| JP2000232494A (ja) | 信号キャリア回復処理方法 | |
| JP3403382B2 (ja) | トレリス復号装置及びその方法 | |
| JPH06205053A (ja) | 復号装置 | |
| CN101499992A (zh) | 解码设备和方法、接收设备和方法以及程序 | |
| JP2006504302A (ja) | Ｑａｍ復調器を調節するための補助シンボルを生成する方法および回路 | |
| USRE33056E (en) | Signal structures for double side band-quadrature carrier modulation | |
| JP3099759B2 (ja) | ビタビ復号回路 | |
| CN113765838A (zh) | 一种dpsk信号的解调方法、装置、设备及存储介质 | |
| JP4545161B2 (ja) | 変復調装置およびその復調方法、ならびにそのプログラムと記録媒体 | |
| JPH0329434A (ja) | フレーム同期外れ検出方式 | |
| JP3381286B2 (ja) | ビタビ復号方法およびその装置 | |
| JPH1127156A (ja) | 誤り訂正復号装置 |