JPH03129900A - Method and device of mounting semiconductor integrated circuit - Google Patents

Method and device of mounting semiconductor integrated circuit

Info

Publication number
JPH03129900A
JPH03129900A JP1268640A JP26864089A JPH03129900A JP H03129900 A JPH03129900 A JP H03129900A JP 1268640 A JP1268640 A JP 1268640A JP 26864089 A JP26864089 A JP 26864089A JP H03129900 A JPH03129900 A JP H03129900A
Authority
JP
Japan
Prior art keywords
solder paste
package
mounting
lsi package
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1268640A
Other languages
Japanese (ja)
Other versions
JP2818221B2 (en
Inventor
Kaoru Ito
馨 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1268640A priority Critical patent/JP2818221B2/en
Publication of JPH03129900A publication Critical patent/JPH03129900A/en
Application granted granted Critical
Publication of JP2818221B2 publication Critical patent/JP2818221B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H05K3/3485—Application of solder paste, slurry or powder
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To improve a semiconductor integrated circuit in mounting yield by a method wherein a proper amount of solder paste is previously applied onto the leads of a surface mounting type LSI package collectively, the LSI package is placed on a board, and the solder paste is subjected to a reflow process. CONSTITUTION:A proper amount of solder paste 12 is previously applied onto the leads 11 of a surface mounting type LSI package 7 collectively, the LSI package 7 is placed on a board, and the solder paste 12 is subjected to a reflow process to mount the LSI package 7 on the board. By this setup, as the solder paste 12 is made to adhere directly to the leads 11 of the LSI package 7, applied solder can be easily, precisely controlled in amount, positioning at the application of the solder paste 12 can be dispensed with, and the LSI package 7 can be decreased in mounting failure rate caused by the inadequate amount of the applied solder and improved in mounting yield.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の実装技術に関し、特に
表面実装形ＬＳＩパッケージの実装技術に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a mounting technique for a semiconductor integrated circuit device, and particularly to a mounting technique for a surface-mounted LSI package.

〔従来の技術〕[Conventional technology]

Ｓ　ＯＰ　（Ｓｍａｌｌ　０ｕｔｌｉｎｅ　Ｐａｃｋａ
ｇｅ）　　　Ｓ　ＯＪ　（Ｓｍａｌｌ　０ｕｔｌｉｎｅ
　Ｊ−１ｅａｄ　ｐａｃｋａｇｅ）、Ｑ　Ｆ　Ｐ　（Ｑ
ｕａｄ　Ｆｌａｔｐａｃｋａｇｅ）などの表面実装形Ｌ
ＳＩパッケージを印刷配線板等の基板に実装するには、
あらかじめ基板のランド（電極）上に適量の半田ペース
ト（半田クリーム）を塗布した後、チップマウント装置
を用いてＬＳＩパッケージのリードを前記ランド上に位
冒決めし、その後リフロー炉内で半田ペーストをリフロ
ーする方法が一船的に用いられている。S OP (Small 0utline Packa
ge) S OJ (Small 0utline
J-1ead package), Q F P (Q
Surface mount type L such as UAD Flatpackage)
To mount an SI package on a substrate such as a printed wiring board,
After applying an appropriate amount of solder paste (solder cream) on the lands (electrodes) of the board in advance, the leads of the LSI package are positioned on the lands using a chip mount device, and then the solder paste is applied in a reflow oven. The reflow method is commonly used.

基板のランド上に半田ペーストを塗布する方法としでは
、スクリーン印刷法やデイスペンサを用いる方法などが
知られているが、デイスペンサによる方法は塗布に時間
がかかるという欠点があるため、半田ペーストを一括し
て塗布することができるスクリーン印刷法が主に用いら
れている。Screen printing methods and methods using a dispenser are known as methods for applying solder paste onto the lands of the board, but the method using a dispenser has the disadvantage that it takes time to apply, so it is difficult to apply the solder paste all at once. The screen printing method is mainly used.

なお、表面実装形ＬＳＩパッケージの実装技術について
は、例えば応用技術出版株式会社、１９８８年１１月１
６日発行の「表面実装形ＬＳＩパッケージの実装技術と
その信頼性向上ＪＰ３３６〜Ｐ３４５に記載されている
。Regarding mounting technology for surface-mounted LSI packages, for example, see Applied Technology Publishing Co., Ltd., November 1, 1988.
This is described in ``Surface-mounted LSI package mounting technology and its reliability improvement'' JP336-P345, published on the 6th.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

近年、ＬＳＩパッケージの多ピン化に伴ってリード幅や
リード間ピッチが狭小化するにつれて、スクリーン印刷
法をはじめとする従来の半田ペースト塗布方法では、半
田塗布量や位置合わせの精密な制御が困難になっており
、そのため半田量不足によるリード−電極間の断線や、
半田量過剰によるリード間の短絡（半田ブリッジ）など
の不良が深刻な問題となっている。In recent years, as lead widths and pitches between leads have become narrower with the increase in the number of pins in LSI packages, it has become difficult to accurately control the amount of solder applied and positioning using conventional solder paste application methods such as screen printing. Therefore, disconnection between the lead and electrode due to insufficient solder amount,
Defects such as short circuits (solder bridges) between leads due to excessive solder have become a serious problem.

また、スクリーン印刷をはじめとする従来の半田ペース
ト塗布作業は、チップマウント−リフロー工程のライン
から外れた、いわゆるバッチ処理で行われるため、これ
が実装工程の一貫化を妨げる原因となっている。Further, conventional solder paste application operations such as screen printing are performed in so-called batch processing, which is off the chip mounting-reflow process line, which hinders the consistency of the mounting process.

本発明の目的は、表面実装形ＬＳＩパッケージの実装歩
留りを向上させることのできる技術を提供することにあ
る。An object of the present invention is to provide a technique that can improve the mounting yield of surface-mounted LSI packages.

本発明の他の目的は、表面実装形ＬＳＩパッケージの実
装工程を一貫化することのできる技術を提供することに
ある。Another object of the present invention is to provide a technique that can integrate the mounting process of surface-mounted LSI packages.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。A brief overview of typical inventions disclosed in this application is as follows.

本願の一発明は、表面実装形ＬＳＩパッケージのリード
にあらかじめ適量の半田ペーストを一括して供給した後
、前記ＬＳＩパッケージを基板に載置し、次いで前記半
田ペーストをリフローすることによって、前記ＬＳＩパ
ッケージを基板に実装する方法である。One invention of the present application is to supply an appropriate amount of solder paste to the leads of a surface-mounted LSI package in advance, place the LSI package on a board, and then reflow the solder paste, so that the LSI package This is a method of mounting the board on the board.

本願の他の発明は、表面実装形のＬＳＩパッケージを供
給するパッケージ供給機構と、前記ＬＳＩパッケージの
リードに所定量の半田ペーストを一括して供給する半田
ペースト定量供給機構と５、前記半田ペーストが被着さ
れたＬＳＩパッケージを基板に載置するチップマウント
機構と、前記パッケージ供給機構、半田ペースト定量供
給機構およびチップマウント機構の間を移動するパッケ
ージ保持機構とを備えた実装装置である。Other inventions of the present application include a package supply mechanism for supplying a surface-mounted LSI package, a solder paste quantitative supply mechanism for supplying a predetermined amount of solder paste to the leads of the LSI package at once; This mounting apparatus includes a chip mount mechanism that places a deposited LSI package on a substrate, and a package holding mechanism that moves between the package supply mechanism, solder paste quantitative supply mechanism, and chip mount mechanism.

〔作用〕[Effect]

前記第一の発明によれば、ＬＳＩパッケージのリードに
半田ペーストが直接被着されるので、半田塗布量の精密
な制御が容易になるとともに、半田ペーストを塗布する
際の位置合わせも不要となり、半田量の過不足に起因す
る不良率を低減することができる。According to the first invention, since the solder paste is directly applied to the leads of the LSI package, it becomes easy to precisely control the amount of solder applied, and there is no need for positioning when applying the solder paste. It is possible to reduce the defect rate caused by excess or deficiency of solder amount.

前記第二の発明によれば、半田ペースト塗布作業がチッ
プマウント−リフロー工程のラインに組み込まれるので
、実装工程の一貫化を実現することができる。According to the second aspect of the invention, the solder paste application work is incorporated into the chip mounting-reflow process line, so it is possible to integrate the mounting process.

〔実施例〕〔Example〕

第４図は、本発明にある半導体集積回路装置の実装方法
の一実施例で用いる実装装置１の要部を示している。FIG. 4 shows the main parts of a mounting apparatus 1 used in an embodiment of the semiconductor integrated circuit device mounting method according to the present invention.

この戸袋装置１は、パッケージ供給機構２と、半田ペー
スト定量供給機構３と、チップマウント機構４と、前記
パッケージ供給機構２、半田ペースト定量供給機構３お
よびチップマウント機構４の間を搬送系５を介して移動
するパッケージ保持機構６とで構成されている。This door bag device 1 includes a package supply mechanism 2, a quantitative solder paste supply mechanism 3, a chip mount mechanism 4, and a transport system 5 between the package supply mechanism 2, the quantitative solder paste supply mechanism 3, and the chip mount mechanism 4. The package holding mechanism 6 moves through the package holding mechanism 6.

パッケージ供給機構２は、所定数のＬＳＩパッケージ７
を収容したトレイ８を載置するＸＹテーブル９ａを備え
ており、前記トレイ８は、このＸＹテーブル９ａを介し
て図示しないローダ部から実装装置１に搬送されてくる
。前記ＬＳＩパッケージ７は、例えば第５図に示′ｔ″
：ＳＯＪである。この表面実装形ＬＳＩパッケージ（Ｓ
ＯＪ）７は、例えばエポキシ樹脂からなるパッケージ本
体１０の側面から突出した複数本のリード１１を３字形
に折り曲げた構造を有している。パッケージ本体１０の
内部には、例えば４メガピツ）　（Ｍｂｉｔ）　Ｄ　Ｒ
ＡＭ、１６メガビツトＤＲＡＭなどのメモリＬＳＩを形
成した半導体チップ（図示せず）が封止されている。The package supply mechanism 2 supplies a predetermined number of LSI packages 7.
The tray 8 is conveyed from a loader section (not shown) to the mounting apparatus 1 via the XY table 9a. The LSI package 7 is, for example, shown in FIG.
:SOJ. This surface-mounted LSI package (S
The OJ) 7 has a structure in which a plurality of leads 11 protruding from the side surface of a package body 10 made of, for example, epoxy resin are bent into a three-shape. Inside the package body 10, for example, 4 megabits) (Mbit) D R
A semiconductor chip (not shown) on which a memory LSI such as AM or 16 megabit DRAM is formed is sealed.

前記パッケージ供給機構２に隣接して設けられた半田ペ
ースト定量供給機構３は、前記ＬＳＩパッケージ７のリ
ード１１に所定量の半田ペースト１２を一括供給する装
置であり、その上面には、常に一定の膜厚（例えば１５
０〜２５０μｍ程度）を有する半田ペース）１２が供給
されるようになっている。この半田ペースト１２は、例
えば６０重量％程度のＳｎを含有するＰ　ｂ　／　Ｓ　
ｎ合金の粉末とフラックスとの混合物である。The solder paste quantitative supply mechanism 3 provided adjacent to the package supply mechanism 2 is a device that supplies a predetermined amount of solder paste 12 to the leads 11 of the LSI package 7 all at once. Film thickness (e.g. 15
A solder paste (12) having a thickness of approximately 0 to 250 μm is supplied. This solder paste 12 is made of, for example, Pb/S containing about 60% by weight of Sn.
It is a mixture of n-alloy powder and flux.

前記半田ペースト定量供給機構３に隣接して設けられた
チップマウント機構４は、半田ペースト１２が被着され
たＬＳＩパッケージ７を印刷配線板などの基板１３の所
定箇所に正確に載置する装置である。チップマウント機
構４は、前記基板１３を載置するＸＹ子テーブルｂを備
えている。基板１３は、このＸＹ子テーブルｂを介して
図示しないローダ部から実装装置１に供給され、ＬＳＩ
パッケージ７が載置された後は、このＸＹ子テーブルｂ
を介してリフロー炉に搬送される。The chip mounting mechanism 4 provided adjacent to the solder paste quantitative supply mechanism 3 is a device that accurately places the LSI package 7 on which the solder paste 12 is adhered onto a predetermined location on a substrate 13 such as a printed wiring board. be. The chip mount mechanism 4 includes an XY child table b on which the substrate 13 is placed. The board 13 is supplied to the mounting apparatus 1 from a loader section (not shown) via this XY child table b, and the LSI
After package 7 is placed, this XY child table b
is transported to a reflow oven via

本実施例の実装装置１においては、パッケージ供給機構
２に搬送されたＬＳＩパッケージ７が、パッケージ保持
機構６の下端部に吸着保持された状態で半田ペースト定
量供給機構３、次いでチップマウント機構４に順次搬送
され、半田ペースト１２の塗布および基板１３へのマウ
ントが一貫して行われる。従って、この実装装置１を使
用することにより、半田ペースト塗布作業をチップマウ
ント−リフロー工程のラインに組み込むことができるの
で、半田ペースト塗布−チツブマウント−リフローの全
工程を一貫して行うことができる。In the mounting apparatus 1 of this embodiment, the LSI package 7 transferred to the package supply mechanism 2 is transferred to the solder paste quantitative supply mechanism 3 and then to the chip mount mechanism 4 while being sucked and held at the lower end of the package holding mechanism 6. They are transported in sequence, and the application of solder paste 12 and mounting on the substrate 13 are performed consistently. Therefore, by using this mounting apparatus 1, the solder paste application work can be incorporated into the chip mounting-reflow process line, so that the entire process of solder paste application-chip mounting-reflow process can be performed consistently.

また、本実施例の実装装置１は、従来のチップマウント
装置の一部に半田ペースト定量供給機構３を増設した構
成になっているため、既成のチップマウント装置の一部
を改造するだけで容易に作製が可能である。Furthermore, since the mounting apparatus 1 of this embodiment has a configuration in which the solder paste quantitative supply mechanism 3 is added to a part of the conventional chip mount apparatus, it is easy to do so by simply modifying a part of the existing chip mount apparatus. It is possible to fabricate it in

次に、前記実装装置１を用いた本実施例の実装方法を説
明する。Next, a mounting method according to this embodiment using the mounting apparatus 1 will be explained.

まず、パッケージ供給機構２のＸＹ子テーブルａに載置
されたトレイ８の中の一つのＬＳＩパッケージ７がパッ
ケージ保持機構６によってピックアップされ、半田ペー
スト定量供給機構３の上方に搬送される。そして、第１
図および第２図に示すように、パッケージ保持機構６が
半田ペースト１２上に下降し、ＬＳＩパッケージ７のリ
ード１１に適量の半田ペースト１２を一括して供給した
後、再度上昇する。First, one LSI package 7 in the tray 8 placed on the XY child table a of the package supply mechanism 2 is picked up by the package holding mechanism 6 and conveyed above the solder paste quantitative supply mechanism 3. And the first
As shown in the figure and FIG. 2, the package holding mechanism 6 descends onto the solder paste 12, supplies an appropriate amount of the solder paste 12 to the leads 11 of the LSI package 7 all at once, and then rises again.

次に、ＬＳＩパッケージ７は、パッケージ保持機構６に
よってチップマウント機構４の上方に搬送される。そし
て、第３図に示すように、パッケージ保持機構６が基板
１３上に下降し、半田ペースト１２が被着されたリード
１１を基板１３、のランド１４上に正確に位置決めする
。Next, the LSI package 7 is transported above the chip mounting mechanism 4 by the package holding mechanism 6. Then, as shown in FIG. 3, the package holding mechanism 6 descends onto the substrate 13 and accurately positions the leads 11 with the solder paste 12 on the lands 14 of the substrate 13.

このようにして、トレイ８の中のＬＳＩパフケージ７が
一つずつ半田ペースト定量供給機構３、次いでチップマ
ウント機構４に搬送され、半田ペースト１２の塗布およ
び基板１３へのマウントが繰り返して行われる。その後
、所定数のＬＳＩパッケージ７が載置された基板１３は
、リフロー炉に搬送され、半田ペースト１２のリフロー
が行われる。In this way, the LSI puff cages 7 in the tray 8 are conveyed one by one to the solder paste quantitative supply mechanism 3 and then to the chip mounting mechanism 4, and the application of the solder paste 12 and the mounting on the substrate 13 are repeated. Thereafter, the substrate 13 on which a predetermined number of LSI packages 7 are mounted is transported to a reflow oven, and the solder paste 12 is reflowed.

このように、本実施例の実装方法によれば、ＬＳＩ／（
ッケージ７のリード１１に半田ペースト１２を直接被着
することにより、半田塗布量の精密な制御が容易になる
とともに、半田ペースト１２を塗布する際の位置合わせ
も不要となる結果、半田量の過不足に起因する実装不良
率が低減され、ＬＳＩパッケージ７の実装歩留りを向上
させることができる。In this way, according to the implementation method of this embodiment, LSI/(
By applying the solder paste 12 directly to the leads 11 of the package 7, precise control of the amount of solder applied is facilitated, and positioning is not required when applying the solder paste 12, which prevents excessive amount of solder. The mounting defect rate due to shortage is reduced, and the mounting yield of the LSI package 7 can be improved.

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。As above, the invention made by the present inventor has been specifically explained based on Examples, but it should be noted that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Not even.

ＬＳＩパッケージは、ＳＯＪに限定されるものではなく
、５ＯＰＳＱＦＰなど、各種の表面実装形ＬＳＩパッケ
ージが適用可能である。The LSI package is not limited to SOJ, and various surface mount LSI packages such as 5OPSQFP are applicable.

実装装置のパッケージ保持機構は、真空吸着方式に限定
されるものではなく、例えばロボットハンドのようなメ
カニカルな機構であってもよい。The package holding mechanism of the mounting apparatus is not limited to the vacuum suction method, and may be a mechanical mechanism such as a robot hand, for example.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

（１）０表面実装形ＬＳＩパッケージのリードにあらか
じめ適量の半田ペーストを一括して供給した後、前記Ｌ
ＳＩパッケージを基板に載置し、次いで前記半田ペース
トをリフローすることによって、前記ＬＳＩパッケージ
を基板に実装する本発明の実装方法によれば、半田量の
過不足に起因する実装不良率を低減することができるの
で、表面実装形ＬＳＩパッケージの実装歩留りを向上さ
せることができる。(1) After supplying an appropriate amount of solder paste to the leads of the surface mount LSI package in advance,
According to the mounting method of the present invention, in which the LSI package is mounted on the board by mounting the SI package on the board and then reflowing the solder paste, the rate of mounting defects caused by excess or deficiency of solder can be reduced. Therefore, the mounting yield of surface-mounted LSI packages can be improved.

（２）３表面実装形のＬＳＩパッケージを供給するパッ
ケージ供給機構と、前記ＬＳＩパッケージのリードに所
定量の半田ペーストを一括して供給する半田ペースト定
量供給機構と、前記半田ペーストが被着されたＬＳＩパ
ッケージを基板に載置するチップマウント機構と、前記
パッケージ供給機構、半田ペースト定量供給機構および
チップマウント機構の間を移動するパッケージ保持機構
とを備えた本発明の実装装置によれば、半田ペースト塗
布作業をチップマウント−リフロー工程のラインに組み
込むことができるので、実装工程の一貫化を実現するこ
とができる。(2) a package supply mechanism that supplies three surface-mounted LSI packages; a solder paste quantitative supply mechanism that supplies a predetermined amount of solder paste to the leads of the LSI package; and a solder paste quantitative supply mechanism that supplies the leads of the LSI package with the solder paste. According to the mounting apparatus of the present invention, which includes a chip mount mechanism for mounting an LSI package on a board, and a package holding mechanism that moves between the package supply mechanism, the solder paste quantitative supply mechanism, and the chip mount mechanism, the solder paste Since the coating work can be incorporated into the chip mounting-reflow process line, it is possible to integrate the mounting process.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図乃至第３図は、本発明の一実施例である半導体集
積回路装置の実装方法を示す工程図、第４図は、本発明
の一実施例である半導体集積回路装置の実装装置の要部
を示す略正面図、第５１！ｌは、表面実装形ＬＳＩパッ
ケージの斜視図である。 １・・・実装装置、２・・・パッケージ供給機構、３・
・・半田ペースト定量供給機構、４・・・チップマウン
ト機構、５・・・搬送系、６・・・パッケージ保持機構
、７・・・ＬＳＩパッケージ、８・・・トレイ、９ａ、
９ｂ・・・ＸＹ子テーブル１０・・・パッケージ本体、
１１・・・リード、１２・・・半田ペースト、１３・・
・基板、１４・・・ランド。1 to 3 are process diagrams showing a mounting method for a semiconductor integrated circuit device, which is an embodiment of the present invention, and FIG. 4 is a process diagram showing a mounting method for a semiconductor integrated circuit device, which is an embodiment of the present invention. Schematic front view showing main parts, No. 51! 1 is a perspective view of a surface-mounted LSI package. 1...Mounting device, 2...Package supply mechanism, 3.
... Solder paste quantitative supply mechanism, 4... Chip mount mechanism, 5... Transport system, 6... Package holding mechanism, 7... LSI package, 8... Tray, 9a,
9b...XY child table 10...Package body,
11...Lead, 12...Solder paste, 13...
- Board, 14...land.

Claims (3)

【特許請求の範囲】[Claims] １．表面実装形のＬＳＩパッケージを基板に実装するに
際し、あらかじめＬＳＩパッケージのリードに適量の半
田ペーストを一括して供給し、次いで前記ＬＳＩパッケ
ージを基板に載置した後、前記半田ペーストをリフロー
することを特徴とする半導体集積回路装置の実装方法。1. When mounting a surface-mounted LSI package on a board, it is recommended to supply an appropriate amount of solder paste to the leads of the LSI package in advance, and then reflow the solder paste after mounting the LSI package on the board. A method of mounting a featured semiconductor integrated circuit device. ２．表面実装形のＬＳＩパッケージを供給するパッケー
ジ供給機構と、前記ＬＳＩパッケージのリードに所定量
の半田ペーストを一括して供給する半田ペースト定量供
給機構と、前記半田ペーストが被着されたＬＳＩパッケ
ージを基板に載置するチップマウント機構と、前記パッ
ケージ供給機構、半田ペースト定量供給機構およびチッ
プマウント機構の間を移動するパッケージ保持機構とを
備えていることを特徴とする半導体集積回路装置の実装
装置。2. a package supply mechanism that supplies a surface-mounted LSI package; a solder paste quantitative supply mechanism that supplies a predetermined amount of solder paste to the leads of the LSI package; and a solder paste quantitative supply mechanism that supplies the LSI package with the solder paste to a board. 1. A mounting apparatus for a semiconductor integrated circuit device, comprising: a chip mounting mechanism placed on the package supply mechanism, a solder paste quantitative supply mechanism, and a package holding mechanism that moves between the chip mounting mechanism. ３．前記半田ペースト定量供給機構をチップマウント装
置の一部に設けたことを特徴とする請求項２記載の半導
体集積回路装置の実装装置。3. 3. The mounting apparatus for a semiconductor integrated circuit device according to claim 2, wherein the solder paste quantitative supply mechanism is provided in a part of a chip mounting apparatus.
JP1268640A 1989-10-16 1989-10-16 Semiconductor integrated circuit device mounting method and mounting device Expired - Fee Related JP2818221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1268640A JP2818221B2 (en) 1989-10-16 1989-10-16 Semiconductor integrated circuit device mounting method and mounting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1268640A JP2818221B2 (en) 1989-10-16 1989-10-16 Semiconductor integrated circuit device mounting method and mounting device

Publications (2)

Publication Number Publication Date
JPH03129900A true JPH03129900A (en) 1991-06-03
JP2818221B2 JP2818221B2 (en) 1998-10-30

Family

ID=17461361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1268640A Expired - Fee Related JP2818221B2 (en) 1989-10-16 1989-10-16 Semiconductor integrated circuit device mounting method and mounting device

Country Status (1)

Country Link
JP (1) JP2818221B2 (en)

Also Published As

Publication number Publication date
JP2818221B2 (en) 1998-10-30

Similar Documents

Publication Publication Date Title
CA1187678A (en) Method of bonding electronic components
US8673685B1 (en) Electronic component mounting line and electronic component mounting method
JP2000508123A (en) Vibrating template method for placing solder balls on I/O pads of an integrated circuit package - Patents.com
KR101053091B1 (en) Manufacturing Method of Mounting Board
US4661887A (en) Surface mountable integrated circuit packages having solder bearing leads
US20140053398A1 (en) Electronic component mounting line and electronic component mounting method
JPS6213840B2 (en)
JP7644119B2 (en) Coating equipment and component placement machines
JP2818221B2 (en) Semiconductor integrated circuit device mounting method and mounting device
CN1209942A (en) Method of reflow soldering printed circuit boards equipped with SMD-components
JPS588156B2 (en) How to install electronic parts
JP2003273165A (en) Electronic component mounting apparatus and electronic component mounting method
WO1987004008A1 (en) Lead finishing for a surface mount package
JP3237392B2 (en) Electronic component mounting method
JPH0760881B2 (en) Solder application method for semiconductor devices
JPH07235764A (en) Surface mounting method for narrow pitch components
JP3334728B2 (en) Electrode terminal of electronic component and surface treatment method of electrode terminal
JPH01143393A (en) Method for soldering flat package type element to wiring board
JPH05102650A (en) Method of mounting semiconductor integrated circuit device
JP2642175B2 (en) Soldering mounting method of electronic components to the substrate
JP2003051669A (en) Circuit device manufacturing method
JPH0284000A (en) Automatic flat ic mounting apparatus
JPH01233062A (en) Method for soldering surface packaging part
KR19990071144A (en) Bond application method of dispenser
JPH0983122A (en) Solder supply method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees